JPH0435521A - パルス供給回路 - Google Patents
パルス供給回路Info
- Publication number
- JPH0435521A JPH0435521A JP2142227A JP14222790A JPH0435521A JP H0435521 A JPH0435521 A JP H0435521A JP 2142227 A JP2142227 A JP 2142227A JP 14222790 A JP14222790 A JP 14222790A JP H0435521 A JPH0435521 A JP H0435521A
- Authority
- JP
- Japan
- Prior art keywords
- pulse train
- output
- control signal
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003111 delayed effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｌｌ上皇月月上！
本発明はパルス供給回路に関するものであり、例えばビ
デオテープレコーダのヘッドスイッチング用のパルス列
を供給する場合等に用いられるパルス供給回路に関する
ものである。
デオテープレコーダのヘッドスイッチング用のパルス列
を供給する場合等に用いられるパルス供給回路に関する
ものである。
災米皇且涛
ビデオテープレコーダにおいては第３図の如くヘッドド
ラム３０に４個のビデオヘッドＨ１，Ｈ２，Ｈ３，Ｈ４
を取り付けて特殊再生を可能にしたものがある。
ラム３０に４個のビデオヘッドＨ１，Ｈ２，Ｈ３，Ｈ４
を取り付けて特殊再生を可能にしたものがある。
互いに１８０°離れた位置に取り付けられたヘッドＨ１
、Ｈ２は通常テープスピードモード（ＳＰモード）以外
のテープスピードモードにおいて使用され、同じく互い
に１８０′″離れた位置に取り付けられたヘッドＨ３，
Ｈ４は通常テープスピードモードにおいて使用される。
、Ｈ２は通常テープスピードモード（ＳＰモード）以外
のテープスピードモードにおいて使用され、同じく互い
に１８０′″離れた位置に取り付けられたヘッドＨ３，
Ｈ４は通常テープスピードモードにおいて使用される。
この場合、ヘッドＨ１，Ｈ２に対しヘッドＨ３゜Ｈ４は
２Ｈ（Ｈは１水平期間）離れた位置に配されている。
２Ｈ（Ｈは１水平期間）離れた位置に配されている。
従って、通常テープスピードモード以外のテープスピー
ドモード時には第５図（０）に示すようなバルス列信号
によってヘッドＨ１，８２への切り換えが行なわれるの
に対し、通常テープスピードモード時には第５図（＝）
に示すようにパルス列信号（ロ）に対し２Ｈだけ遅延し
たパルス列信号によってヘッドＨ３、Ｈ４への切り換え
が行なわれなければならない。前記パルス列信号（ロ）
を働かせるか、パルス列信号（＝）を働かせるかはコン
トロール信号（モード信号）に応じて回路的に設定され
る。
ドモード時には第５図（０）に示すようなバルス列信号
によってヘッドＨ１，８２への切り換えが行なわれるの
に対し、通常テープスピードモード時には第５図（＝）
に示すようにパルス列信号（ロ）に対し２Ｈだけ遅延し
たパルス列信号によってヘッドＨ３、Ｈ４への切り換え
が行なわれなければならない。前記パルス列信号（ロ）
を働かせるか、パルス列信号（＝）を働かせるかはコン
トロール信号（モード信号）に応じて回路的に設定され
る。
第４図はこのようなヘッドスイッチングに使用されるパ
ルス列を供給する従来のパルス供給回路を示している。
ルス列を供給する従来のパルス供給回路を示している。
同図において、４０は第５図（Ｅｌ）に示されるデユー
ティ５０％の入力パルス列の立ち上がり及び立ち下がり
から、それぞれ２Ｈ分の時間をカウントするカウンタで
あり、その出力（第５図（ハ））はＤフリップフロップ
４１のクロック端子に印加される。このＤフリップフロ
ップ４１のＤ端子には入力パルス列（ロ）がそのまま入
力される。その結果、Ｄフリップフロップ４】のＱ端子
には第５図（＝）に示すように入力パルス列（０）を２
日遅延した形のパルス列が生じる。ＡＮＤゲート４３，
４４、インバータ４２、Ｎ０Ｒゲート４５は前記パルス
列（０）と（＝）の切り換えを行なう切り換え回路を構
成している。 ＡＮＤゲート４３の一人力には入力パ
ルス列（０）が与えられ、低入力にはコントロール信号
（第５図（イ））をインバータ４２で厘転した信号が与
えられる。一方、ＡＮＤゲート４４の一人力には前記コ
ントロール信号（イ）の度転信号が与えられ、低入力に
はＤフリップフロップ４１の出力（ニ）が与えられる。
ティ５０％の入力パルス列の立ち上がり及び立ち下がり
から、それぞれ２Ｈ分の時間をカウントするカウンタで
あり、その出力（第５図（ハ））はＤフリップフロップ
４１のクロック端子に印加される。このＤフリップフロ
ップ４１のＤ端子には入力パルス列（ロ）がそのまま入
力される。その結果、Ｄフリップフロップ４】のＱ端子
には第５図（＝）に示すように入力パルス列（０）を２
日遅延した形のパルス列が生じる。ＡＮＤゲート４３，
４４、インバータ４２、Ｎ０Ｒゲート４５は前記パルス
列（０）と（＝）の切り換えを行なう切り換え回路を構
成している。 ＡＮＤゲート４３の一人力には入力パ
ルス列（０）が与えられ、低入力にはコントロール信号
（第５図（イ））をインバータ４２で厘転した信号が与
えられる。一方、ＡＮＤゲート４４の一人力には前記コ
ントロール信号（イ）の度転信号が与えられ、低入力に
はＤフリップフロップ４１の出力（ニ）が与えられる。
前記コントロール信号（イ）はモード信号であり、その
ローレベルは通常テープスピードモード以外のテープス
ピードモードで、ハイレベルは通常テープスピードモー
ドである。
ローレベルは通常テープスピードモード以外のテープス
ピードモードで、ハイレベルは通常テープスピードモー
ドである。
が と る
しかしながら、この従来回路は複雑であるだけでなく、
コントロール信号（イ）が切り換わるタイミングにより
第５図（ネ）の４６に示すようにハイレベルに挟まれた
形のローレベル部分が生じる場合がある。このようなロ
ーレベル部分４６が生じると、ＴＩでＢチャンネルから
Ａチャンネルへ切り換わった後、すぐにＴ２でＢチャン
ネルへ切り換わり、更にまたすぐにＴ３でＡチャンネル
に切り換わるという如く、ＡチャンネルとＢチャンネル
がモードの切り換わり（即ちＴ２）付近で不要に切り換
えられる。
コントロール信号（イ）が切り換わるタイミングにより
第５図（ネ）の４６に示すようにハイレベルに挟まれた
形のローレベル部分が生じる場合がある。このようなロ
ーレベル部分４６が生じると、ＴＩでＢチャンネルから
Ａチャンネルへ切り換わった後、すぐにＴ２でＢチャン
ネルへ切り換わり、更にまたすぐにＴ３でＡチャンネル
に切り換わるという如く、ＡチャンネルとＢチャンネル
がモードの切り換わり（即ちＴ２）付近で不要に切り換
えられる。
しかし、この場合はＴ２の直後でハイレベル（Ａチャン
ネル）のままで、Ｂチャンネルに切り換わらないことが
望ましい。尚、ＡチャンネルはヘッドＨ１またはＨ２に
より再生されるチャンネルであり、Ｂチャンネルはヘッ
ドＨ３またはＨ４で再生されるチャンネルである。
ネル）のままで、Ｂチャンネルに切り換わらないことが
望ましい。尚、ＡチャンネルはヘッドＨ１またはＨ２に
より再生されるチャンネルであり、Ｂチャンネルはヘッ
ドＨ３またはＨ４で再生されるチャンネルである。
本発明はこのような点に鑑みなされたものであって、簡
単な構成で実現されると共に、コントロル信号の切り換
えタイミングに応じた不要な出力変化が生じない新規な
パルス供給回路を提供することを目的とする。
単な構成で実現されると共に、コントロル信号の切り換
えタイミングに応じた不要な出力変化が生じない新規な
パルス供給回路を提供することを目的とする。
るための
上記目的を達成するため本発明では、入力パルス列をコ
ントロール信号に応じてそのまま出力する状態と、所定
時間遅延したパルス列として出力する状態とを有するパ
ルス供給回路を、入力パルス列のパルス反転点から前記
所定時間計数するカウンタと、 前記カウンタの出力と前記コントロール信号の論理積を
とる論理積回路と、 前記論理積回路の出力をクロック端子に入力し前記入力
パルス列をＤ端子に入力するＤラッチ回路と、 から構成し、前記Ｄラッチ回路から出力パルス列を得る
ようにしている。
ントロール信号に応じてそのまま出力する状態と、所定
時間遅延したパルス列として出力する状態とを有するパ
ルス供給回路を、入力パルス列のパルス反転点から前記
所定時間計数するカウンタと、 前記カウンタの出力と前記コントロール信号の論理積を
とる論理積回路と、 前記論理積回路の出力をクロック端子に入力し前記入力
パルス列をＤ端子に入力するＤラッチ回路と、 から構成し、前記Ｄラッチ回路から出力パルス列を得る
ようにしている。
作ニー月−
このような構成によると、回路的にシンプルであると共
に、コントロール信号が切り換わったとき、出力に不要
な変化が生じない。
に、コントロール信号が切り換わったとき、出力に不要
な変化が生じない。
笑Ｊ【例−
以下、本発明の実施例を図面を参照しつつ説明する。本
発明を実施した第１図において、入力端子１には第２図
（ｂ）に示すデユーティ５０％のパルス列が与えられる
。２は前記パルス列（ｂ）の立ち上がり及び立ち下がり
から、それぞれ２Ｈ分の時間をカウントするカウンタで
あり、その出力（第２図（Ｃ））はインバータ３を通し
てＮＡＮＤゲート４に印加される。このＨＡＮＤゲート
４にはコントロール信号（ａ）（第２図参照）も印加さ
れる。その結果、ＮＡＮＤゲート４からは第２図（ｅ）
に示す信号が出力される。
発明を実施した第１図において、入力端子１には第２図
（ｂ）に示すデユーティ５０％のパルス列が与えられる
。２は前記パルス列（ｂ）の立ち上がり及び立ち下がり
から、それぞれ２Ｈ分の時間をカウントするカウンタで
あり、その出力（第２図（Ｃ））はインバータ３を通し
てＮＡＮＤゲート４に印加される。このＨＡＮＤゲート
４にはコントロール信号（ａ）（第２図参照）も印加さ
れる。その結果、ＮＡＮＤゲート４からは第２図（ｅ）
に示す信号が出力される。
この出力（ｅ）は次のＤラッチ回路６のクロック端子り
に与えられ、Ｄラッチ回路６のＤ端子には入力端子１か
らパルス列信号（ｂ）が与えられる。そして、このＤラ
ッチ回路６のＱ端子には第２図（ｄ）に示す出力パルス
列が生じる。ビデオテープレコーダの場合、コントロー
ル信号（ａ）はモード信号であり、ローレベルのとき通
常テープスピードモード以外のテープスピードモードで
、ハイレベルのとき通常テープスピードモードである。
に与えられ、Ｄラッチ回路６のＤ端子には入力端子１か
らパルス列信号（ｂ）が与えられる。そして、このＤラ
ッチ回路６のＱ端子には第２図（ｄ）に示す出力パルス
列が生じる。ビデオテープレコーダの場合、コントロー
ル信号（ａ）はモード信号であり、ローレベルのとき通
常テープスピードモード以外のテープスピードモードで
、ハイレベルのとき通常テープスピードモードである。
本実施例ではコントロール信号の切り換わりの際に出力
信号がローレベルとハイレベルの間を不所望に変化しな
い。
信号がローレベルとハイレベルの間を不所望に変化しな
い。
従って、ビデオテープレコーダのモード切り換え時に、
ＡチャンネルとＢチャンネルが不所望に切り換わらず安
定した画像が得られる。
ＡチャンネルとＢチャンネルが不所望に切り換わらず安
定した画像が得られる。
見且夏菱釆
以上説明した通り、本発明によれば、コントロール信号
が切り換わったとき、出力パルス列に不要な変化が生じ
ないので、例えばビデオテープレコーダのテープスピー
ドモードの切換時にヘッドスイッチングが円滑になされ
、安定な画像を得ることができる。しかも、本発明のパ
ルス供給回路は構成がシンプルであり、コストダウンを
図ることもできる。
が切り換わったとき、出力パルス列に不要な変化が生じ
ないので、例えばビデオテープレコーダのテープスピー
ドモードの切換時にヘッドスイッチングが円滑になされ
、安定な画像を得ることができる。しかも、本発明のパ
ルス供給回路は構成がシンプルであり、コストダウンを
図ることもできる。
第１図は本発明を実施したパルス供給回路の回路図であ
り、第２図はその動作を説明するためのタイミングチャ
ートである。第３図はビデオテープレコーダにおけるビ
デオヘッドの位置関係を示すヘッドドラムの平面図であ
る。第４図は従来例の回路図であり、第５図はその動作
を説明するためのタイミングチャートである。 １・・・入力端子、 ２・・・カウンタ、３・・・
インバータ、 ４・・・ＮＡＮＤゲート、６・・・
Ｄラッチ回路、 ７・・・出力端子、３０・・・ヘッ
ドドラム、 （ａ）・・・コントロール信号、 （ｂ）・・・入カバルス列、（ｄ）・・・出力パルス列
。 鷹 １ 図 第 ４ 図 集 （ａ） 図 （４Ｊ 第 ５ 図 萬 図
り、第２図はその動作を説明するためのタイミングチャ
ートである。第３図はビデオテープレコーダにおけるビ
デオヘッドの位置関係を示すヘッドドラムの平面図であ
る。第４図は従来例の回路図であり、第５図はその動作
を説明するためのタイミングチャートである。 １・・・入力端子、 ２・・・カウンタ、３・・・
インバータ、 ４・・・ＮＡＮＤゲート、６・・・
Ｄラッチ回路、 ７・・・出力端子、３０・・・ヘッ
ドドラム、 （ａ）・・・コントロール信号、 （ｂ）・・・入カバルス列、（ｄ）・・・出力パルス列
。 鷹 １ 図 第 ４ 図 集 （ａ） 図 （４Ｊ 第 ５ 図 萬 図
Claims (1)
- （１）入力パルス列をコントロール信号に応じてそのま
ま出力する状態と、所定時間遅延したパルス列として出
力する状態とを有するパルス供給回路において、 入力パルス列のパルス反転点から前記所定時間計数する
カウンタと、 前記カウンタの出力と前記コントロール信号の論理積を
とる論理積回路と、 前記論理積回路の出力をクロック端子に入力し前記入力
パルス列をＤ端子に入力するＤラッチ回路と、 から成り、前記Ｄラッチ回路から出力パルス列を得るよ
うにしたことを特徴とするパルス供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142227A JPH0817316B2 (ja) | 1990-05-31 | 1990-05-31 | パルス供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142227A JPH0817316B2 (ja) | 1990-05-31 | 1990-05-31 | パルス供給回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435521A true JPH0435521A (ja) | 1992-02-06 |
| JPH0817316B2 JPH0817316B2 (ja) | 1996-02-21 |
Family
ID=15310374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2142227A Expired - Fee Related JPH0817316B2 (ja) | 1990-05-31 | 1990-05-31 | パルス供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0817316B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6844764B2 (en) * | 2003-01-15 | 2005-01-18 | Broadcom Corporation | System and method for generating two effective frequencies using a single clock |
-
1990
- 1990-05-31 JP JP2142227A patent/JPH0817316B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6844764B2 (en) * | 2003-01-15 | 2005-01-18 | Broadcom Corporation | System and method for generating two effective frequencies using a single clock |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0817316B2 (ja) | 1996-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1268248A (en) | Television picture display device | |
| JP2584309B2 (ja) | 基準信号作成回路 | |
| JPS63139415A (ja) | クロック信号マルチプレクサ | |
| JPH0435521A (ja) | パルス供給回路 | |
| KR850004161A (ko) | 자기기록 재생장치의 모터서보회로 | |
| JPH03154593A (ja) | Ｖｔｒの再生モード識別回路 | |
| JP3487437B2 (ja) | パルス幅変調回路 | |
| JP2723856B2 (ja) | のこぎり波信号データ生成回路 | |
| JPH0865628A (ja) | 長時間録画および再生用ビデオテープレコーダ | |
| JPS637593A (ja) | 周波数変換回路及び周波数変換方法 | |
| JP2579030B2 (ja) | 信号発生回路 | |
| JPS61156977A (ja) | 同期信号抽出回路 | |
| KR930004490Y1 (ko) | 모니터에 있어서의 동적화상과 정지화상의 전화회로 | |
| JP2596183B2 (ja) | 垂直ブランキングパルス出力装置 | |
| JP3326305B2 (ja) | 輝度信号処理回路 | |
| JPS648951B2 (ja) | ||
| JP3222356B2 (ja) | 疑似ａｆｃ装置 | |
| JPS643261Y2 (ja) | ||
| JPH0195679A (ja) | ノイズ軽減回路 | |
| JPH04255171A (ja) | 基準信号作成回路 | |
| JPS63268306A (ja) | 可変遅延回路 | |
| JPS6343479A (ja) | 磁気記録再生装置 | |
| JPH04189072A (ja) | 同期信号発生回路 | |
| JPS60226054A (ja) | 磁気記録再生装置のサ−ボ装置 | |
| JPS62175078A (ja) | 映像信号処理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |