JPH0195679A - ノイズ軽減回路 - Google Patents

ノイズ軽減回路

Info

Publication number
JPH0195679A
JPH0195679A JP62253973A JP25397387A JPH0195679A JP H0195679 A JPH0195679 A JP H0195679A JP 62253973 A JP62253973 A JP 62253973A JP 25397387 A JP25397387 A JP 25397387A JP H0195679 A JPH0195679 A JP H0195679A
Authority
JP
Japan
Prior art keywords
signal
circuit
noise
noise reduction
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62253973A
Other languages
English (en)
Inventor
Hiroyuki Kita
喜多 宏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62253973A priority Critical patent/JPH0195679A/ja
Publication of JPH0195679A publication Critical patent/JPH0195679A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、VTRにおける、再生映像信号のノイズ軽
減回路に関する。
〔発明の概要〕
この発明は、1再生映像信号の1フィールド分の遅延回
路を有し、再生映像信号の垂直相関を利用して再生映像
信号のノイズを軽減する回路において、垂直相関がとれ
ない場合には、ノイズを軽減する手段を自動的にバイパ
スするものである。
〔従来の技術〕
例えば、VTRにおいて、映像信号を再生する場合、こ
の映像信号のノイズ成分を軽減するための、ノイズ軽減
回路が用いられる。このノイズ軽減回路は、現フィール
ドの映像信号と、1フイールド前の映像信号との垂直相
関を利用するものである。
この垂直相関がある、現フィールドの映像信号と1フイ
ールド前の映像信号とが、減算されることによってノイ
ズ成分が抽出される。そして、抽出されたノイズ成分が
反転され、これが映像信号に加えられることによって、
映像信号のノイズ成分が軽減される。
第4図は、例えばNTSC方式における従来のノイズ軽
減回路を示す図であり、デジタル的にノイズを軽減する
場合の例である。
同図において、(1)は再生映像信号が供給される入力
端子、(2)は入力端子(1)からの再生映像信号をA
/D変換する回路である。そして、〔3)はA/D変換
回路(2)からの信号に係数(1−K)  を乗算する
第1乗算回路、(4)は、第1乗算回路(3)からの信
号と、後述する第2乗算回路(8)からの信号を加算す
る加算回路である。
(5)は、加算回路(4)からの出力を262H分の遅
延をなす262Hメモリ、(6)は加算回路(4)から
の出力を263H分だけ遅延する263Hメそりである
。(7)は1フイールド毎に262Hメモリ(5)側と
263Hメモリ(6)側に切換えられるメモリ切換スイ
ッチである。メモリ切換スイッチ(7)によって、26
2’Hメモリ〔5〕と263Hメモリ(6)を、フィー
ルド毎に切り換えるようにしたのは現信号の262H前
の信号と、263H前の信号とを平均した信号、つまり
、現信号と空間的位置が全く一致した信号との垂直相関
を利用するためである。
(8)はメモリ切換スイッチ(7)からの信号に係数K
を乗算する第2乗算回路であり、この第2乗算回路(8
)からの出力が加算回路(4)に、すなわち、第3図に
示すように、実線で示した現フィールドの走査線、例え
ば2Hと垂直相関の強い走査線は、空間的に1本前又は
後の走査線264Hと265Hである。そして、さらに
、これら264Hと265Hの走査線の平均値をとれば
、それは面走査線の中央の位置、つまり走査線2Hと同
一位置になり、より垂直相関の強い状態を得ることがで
きる。
これらの回路(3)〜(8)によって、形成されるノイ
ズ軽減手段(36)によって、映像信号のノイズ成分が
漸減される。
さて、スロー再生や倍速再生モード等の特殊モードが行
なわれる場合には、水平周期が正規のものよりも短くあ
るいは長くなって1フイールドが262、5 Hとなら
ない。この場合には、1つ前のフィールドと現フィール
ドとの相関画素の対応が狂い、上述したノイズ軽減手段
(36)では、うまくノイズが除去できないばかりか、
このノイズ軽減手段(36)からの出力信号は、かえっ
てノイズが大きくなってしまう。
そこで、垂直相関がとれるモード時には、再生信号を上
述のフィードバックループに通し、上述のような特殊モ
ード時には、このノイズ軽減手段(36)には通さない
ようにするためのノイズ軽減オンオフスイッチがノイズ
軽減回路に設けられている。
(9)は、このノイズ軽減オンオフスイッチであり、外
部のマニュアルスイッチからの切換信号に応じて、VT
Rで垂直相関がとれる再生モード時は、加算器(4)側
に切換られ、そして、倍速再生等の垂直相関がとれない
再生モード時には、A/D変換回路(2)側に切換られ
る。(10)はノイズ軽減オンオフスイッチ(9)から
の信号をD/A変換する回路、(11)はD/A変換回
路(10)からの信号を外部へ導出するための出力端子
である。
〔発明が解決しようとする問題点〕
ところで、垂直相関は、通常再生モードだけではなく、
スチル再生モード時、2分の1スロ一再生モード時、2
倍速再生モード時等の特殊再生モードの場合も、得られ
るので、この場合にもノイズ軽減回路の効果がある。し
かし、どの範囲にまで、ノイズ軽減回路の効果があるか
、否かの判断が従来、困難であった。そのため、これら
の特殊モード時には、従来、画面を確認しながら、ノイ
ズ軽減回路のオンオフをマニュアルで操作しなければな
らなかったという欠点があった。
〔問題点を解決するための手段〕
この発明は、再生映像信号の1フィールド分の遅延回路
(5) (6)を有し、再生映像信号の垂直相関を利用
して、肯生映像信号のノイズを軽減する手段(36)と
ノイズを軽減する手段(36)をバイパスするためのス
イッチ手段(9)と、このスイッチ手段(9)の切換信
号を形成する手段とからなり、切換信号を形成する手段
は、再生映像信号の水平同期信号に同期したパルスを計
数する手段(27)と、垂直周期の信号の一周期間に計
数されたパルスの数が所定の範囲内であるか否かを検出
する検出手段(28)(29) (30) (37) 
(38)とを有し、検出手段からの検出信号を上記切換
信号として、供給するようにする。
〔作用〕
検出手段(28) (29)によって、再生映像信号の
1フィールド期間の水平同期信号に同期したパルスの数
が所定の範囲内にあるか否かが検出される。
そして、1フィールド期間の水平同期信号に同期したパ
ルスの数が、所定の範囲外であれば、ノイズ軽減オンオ
フスイッチ(9)によって、ノイズ軽減手段(36)が
オフとされる。そして、1フィールド期間の水平同期信
号に同期したパルスの数が所定の範囲内であれば、オン
オフスイッチ(9)によって、ノイズ軽減手段(36)
がオンとされる。
〔実施例〕
第1図はこの発明の要部の一実施例を示す図であり、第
4図例の、NTSC方式におけるノイズ軽減オンオフス
イッチ(9)を自動的に切換るための信号を形成する例
である。
同図において、(18)は再生映像信号から抽出された
水平同期信号が供給される入力端子、(20)は入力端
子(18)からの水平同期信号と後述する分周回路(2
2)からの出力を位相比較する位相比較回路である。そ
して、(21)は自走周波数Nfo(fu は水平周波
数) (7)V CO,(22) ハV C0(21)
 (7)出力信号を1/Nに分周する分周回路である。
この1/N分周回路(22)からの出力信号と、水平同
期信号との位相差に応じた電圧が位相比較回路(20)
からV CO(21)に供給されて、その発振周波数が
制御され、このV CO(21)からは再生水平同期信
号に同期した信号が得られ、この信号を1/N分周回路
(22)に供給する。こうして、1/N分周回路(22
)の出力信号として、再生水平同期信号と同期した周波
数f□の信号HDが得られる。。そして、この信号HD
がクロックパルスとして、後述する172分周回路(2
3)、カウンタ(27)、Dフリップフロップ(32)
、そしてnビットシフトレジスタ(34)に出力される
(19)は垂直同期信号の入力端子、(23)は入力端
子(19)からの垂直同期信号を172分周し、1フイ
ールド毎に「1」そして「0」となる信号V2を出力す
る172分周回路である。(24)は信号V2の立ち上
がりを検出し、この立ち上がりとともに立ち上がるパル
スaを出力する立ち上がり検出回路である。そして、(
25)は信号v2の立ち下がりを検出し、この立ち下が
りとともに立ち上がるパルスbを出力する立ち下がり検
出回路である。(26)は立ち上がり検出回路(24)
 (25)からパルスa、  bが供給されるオア回路
である。そして、(27)は1/N分周回WII(22
)からのパルスHDをカウントし、オア回路(26)か
らの出力信号、すなわち、パルスa又はbが供給される
とクリアされるカウンタである。したがって、このカウ
ンタ(27)は、パルスaからパルスb迄に発生した、
パルスHDを計数する。(28)はカウンタ(27)か
らのカウント値が供給され、例えば、カウント値259
 にて立ち上がり、カウント値266 にて立ち下がる
、ウィンドー信号Wを形成するウィンドー形成回路であ
る。そして、(29)はウィンドー形成回路(28)か
らウィンドー信号Wの反転信号がゲート信号として供給
されオア回路(26)からの出力信号a又はbが入力信
号として供給されるゲート回路である。このゲート回路
(29)は、ウィンドー信号Wのパルス幅期間以外に開
となる。
(30)はウィンドー信号Wがゲート信号として供給さ
れ、オア回路(26)からの出力信号a又はbが入力信
号として供給されるゲート回路である。このゲート回路
(30)は、ウィンドー信号Wのパルス幅期間に開とな
る。
ウィンドー信号Wのパルス幅期間内に、信号a又はbが
発生しない場合、つまり第2図(B)(C)に示すよう
に1垂直周期内にパルスHDが259以下しかないとき
(水平周期が短くなったとき)、あるいはパルス266
以上になったとき水平周期が長くなった場合は、ゲート
回路(29)から信号「1」が出力され、これがRSS
フリップフロツブ38)のセット端子に供給される。す
ると、このRSフリップフロップク38)は、Q端子か
ら信号「1」がオア回路(31)に供給する。すると、
このオア回路(31)は信号「1」をDフリップフロッ
プ(32)のD端子に供給する。そして、Dフリップフ
ロップ(32〉は、D端子に供給された信号「1」に対
応して、Q端子から信号「1」をノイズ軽減オンオフス
イッチ(9)へ供給する。ノイズ軽減オンオフスイッチ
(9)は、Dフリップフロップ(32)からの信号「1
」に応答して、ノイズ軽減回路をオフとする。
ウィンドー信号Wのパルス幅期間内に、信号a又はbが
発生した場合、つまり、第2図(A)に示すような場合
には、ゲート回路(30)から信号「1」が、RSフリ
ップフロップ(38)のリセット端子に供給される。す
ると、RSフリップフロップ(38)のQ端子は信号「
0」を、オア回路(31)に供給する。
アンド回路(33)、nビットシフトレジスタ(34)
、オア回路(35)は、−担、ノイズ軽減回路をオフに
した後はRSフリップフロップ(38)からの出力信号
が「1」から「0」に変わっても、すぐにはフリップフ
ロップ(32)の出力信号が「0」にならないようにし
て、nフィールドの状態をみてノイズ軽減オンオフスイ
ッチ(9)が頻繁にオン・オフをくり返さないようにす
るためのものである。
つまり、RSフリップフロップ(38)の出力信号が「
1」から「0」に変わったとしても、nビットシフトレ
ジスタ(34)のn個の出力のうち、どれか1つでも「
1」であれば、オア回路(35)の出力信号は「1」と
なる。そしてRSフリップフロップ(29)の出力信号
が「1」から「0」へ変わった直後は、依然として、フ
リップフロップ(32)の出力信号は「1」である。オ
ア回路(35)とフリップフロップ(32)の面出力信
号が「1」であるので、アンド回路(33)の出力信号
も「1」となる。そして、このアンド回路(33)の出
力信号「1」は、オア回路(31)を介して、フリップ
フロップ(32)に供給されるので、フリップフロップ
回路(38)の出力信号が「0」になってもフリップフ
ロップ(32)の出力信号は「1」となる。
したがって、フリップフロップの出力信号が「1」から
「0」となるためには、nビットシフトレジスタ(34
)の全てのビットが「0」となり、そして、このレジス
タ(34)のn個の出力信号の全てが「0」とならなけ
ればならない。このn個の出力信号全てが「0」であれ
ばオア回路(35)の出力信号が「0」となる。そして
、アンド回路(33)の出力信号も「0」となり、この
時RSフリップフロップ(38)の出力信号が「0」で
あれば、オア回路(31)の出力信号も「0」となり、
したがって、これにより、フリップフロップ(32)の
出力信号も「0」となる。
なお、図示した例では、再生信号の垂直同期信号を用い
たが、これに限らず基準の信号から形成した垂直周期の
信号であれば、他のものを用いてもよい。また、垂直周
期でなく、フレーム周期であってもよい。
なお、この発明はVTRだけではなく、ビテ′オディス
クにも適用可能である。
なお、ウィンドー信号Wの幅は、図示した例に限らず、
ノイズの軽減効果に応じて、策定することが可能である
〔発明の効果〕
この発明によれば、例えば1フイールド内の水平同期パ
ルスの数が所定範囲内にあるか否かを検出し、この検出
信号を用いて、ノイズ軽減回路のオンオフを行なうよう
になされているので、スチルモード時、2分の1スロ一
モード時、2倍速モード時等の特殊モード時においても
、垂直相関の強弱、すなわちノイズ軽減効果に応じて自
動的にノイズ軽減回路をオンオフできるという効果があ
る。
また、垂直周期間の水平同期パルスの数を検出している
ので、どれ位、垂直周期間の水平同期パルス数がずれる
と、ノイズ軽減回路の効果が無くなるかの確認が容易に
できるという効果がある。
【図面の簡単な説明】
第1図はこの発明装置の要部の一実施例を示す図、第2
図はウィンドー信号Wと、信号a又はbとの間係を示す
図、第3図は現フィールドと一つ前のフィールドとの垂
直相関を示す図、第4図は従来のノイズ軽減回路を示す
図である。 (1)は再生映像信号入力端子、(3)は第1係数乗算
手段、(4)は加算器、(5)は遅延用262Hメモリ
、(6)は遅延用263Hメそり、(7)はメモリ切換
スイッチ、(8)は第2係数乗算手段、(9)はノイズ
軽減オンオフスイッチ、(11)は再生映像信号出力端
子、(23)は172分周回路、(27)はカウンタ、
(28)はウィンドー形成回路、(29) (30)は
ゲート回路、(31)はオア回路、(32)はDフリッ
プフロップ、(33)はアンド回路、(34)はnピッ
トシフトレジスタ、(35)はオア回路である。 代  理  人     伊  藤     頁間  
      松  隈  秀  盛(入) (B) イ言号Wと信子0文13bヒの7!1 第2図

Claims (1)

  1. 【特許請求の範囲】  再生映像信号の1フィールド分の遅延回路を有し、上
    記再生映像信号の垂直相関を利用して、再生映像信号の
    ノイズを軽減する手段と、 上記ノイズを軽減する手段をバイパスするためのスイッ
    チ手段と、 このスイッチ手段の切換信号を形成する手段とからなり
    、 上記切換信号を形成する手段は、上記再生映像信号の水
    平同期信号に同期したパルスを計数する手段と、一定周
    期の信号の一周期間に計数された、上記パルスの数が所
    定の範囲内であるか否かを検出する検出手段とを有し、
    上記検出手段からの検出信号を上記切換信号として、供
    給してなるノイズ軽減回路。
JP62253973A 1987-10-08 1987-10-08 ノイズ軽減回路 Pending JPH0195679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62253973A JPH0195679A (ja) 1987-10-08 1987-10-08 ノイズ軽減回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62253973A JPH0195679A (ja) 1987-10-08 1987-10-08 ノイズ軽減回路

Publications (1)

Publication Number Publication Date
JPH0195679A true JPH0195679A (ja) 1989-04-13

Family

ID=17258503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62253973A Pending JPH0195679A (ja) 1987-10-08 1987-10-08 ノイズ軽減回路

Country Status (1)

Country Link
JP (1) JPH0195679A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443139B2 (en) 2002-07-12 2008-10-28 Toyota Jidosha Kabushiki Kaisha Battery state-of-charge estimator
US7586546B2 (en) 2004-12-21 2009-09-08 Samsung Electronics Co., Ltd. Video signal processing circuit having a bypass mode and display apparatus comprising the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7443139B2 (en) 2002-07-12 2008-10-28 Toyota Jidosha Kabushiki Kaisha Battery state-of-charge estimator
US7586546B2 (en) 2004-12-21 2009-09-08 Samsung Electronics Co., Ltd. Video signal processing circuit having a bypass mode and display apparatus comprising the same

Similar Documents

Publication Publication Date Title
JPS63222589A (ja) ノイズ低減回路
JPH0195679A (ja) ノイズ軽減回路
JP2746727B2 (ja) 位相同期回路、半導体集積回路および記録再生装置
JPH0119789B2 (ja)
JP3209741B2 (ja) 同期装置
JP2986517B2 (ja) 映像信号記録媒体演奏装置
EP0242917B1 (en) Television synchronising signal pattern correction circuit
US5724471A (en) Automatic phase control method and apparatus employing a region determiner
JP2844850B2 (ja) Pll装置
JP3157382B2 (ja) Vtrの再生モード判別回路
JP3158003B2 (ja) ディジタル同期分離回路
KR970003703Y1 (ko) 4헤드 비데오 카세트 레코더의 화이트 스포트현상 방지회로
JPS5921591Y2 (ja) リセツト回路
US3867575A (en) Digital anti-jitter circuit for vertical scanning system
JP2603938B2 (ja) 垂直同期判定回路
JP3151865B2 (ja) 同期検出回路
JP2708177B2 (ja) 映像信号記録再生装置
JP3519878B2 (ja) 垂直同期動作の制御回路
JPH07226860A (ja) Pll回路
JPH066193A (ja) パルス幅変調回路
JPS62140558A (ja) 同期信号検出回路
JPH10224732A (ja) Vtrの特殊再生判別回路
JPH0435521A (ja) パルス供給回路
JPH0211065A (ja) フィールド判定回路
JPS60172479U (ja) Pal方式カラ−信号処理装置