JPH1093291A - 集積回路のマイクロエレクトロニクス回路を遮へいする装置 - Google Patents
集積回路のマイクロエレクトロニクス回路を遮へいする装置Info
- Publication number
- JPH1093291A JPH1093291A JP9254020A JP25402097A JPH1093291A JP H1093291 A JPH1093291 A JP H1093291A JP 9254020 A JP9254020 A JP 9254020A JP 25402097 A JP25402097 A JP 25402097A JP H1093291 A JPH1093291 A JP H1093291A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit
- microelectronic
- shield
- shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課顕】 追加的な作業ステップ及び材料を必要とする
ことなく、又は追加的な重量を増加することなく、集積
回路のマイクロエレクトロニクス回路を遮へいする装置
を提供する。 【解決手段】 集積回路が、支持体(1)上に配置さ
れ、かつこの集積回路のマイクロエレクトロニクス回路
(7)が、基板(6)上に配置されており、その際、マ
イクロエレクトロニクス回路(7)が、支持体(1)の
方に向けられた基板(6)の側に配置されている。
ことなく、又は追加的な重量を増加することなく、集積
回路のマイクロエレクトロニクス回路を遮へいする装置
を提供する。 【解決手段】 集積回路が、支持体(1)上に配置さ
れ、かつこの集積回路のマイクロエレクトロニクス回路
(7)が、基板(6)上に配置されており、その際、マ
イクロエレクトロニクス回路(7)が、支持体(1)の
方に向けられた基板(6)の側に配置されている。
Description
【0001】
【発明の属する技術分野】本発明は、集積回路が、支持
体上に配置され、かつこの集積回路のマイクロエレクト
ロニクス回路が、基板上に配置されている、集積回路の
マイクロエレクトロニクス回路を遮へいする装置に関す
る。
体上に配置され、かつこの集積回路のマイクロエレクト
ロニクス回路が、基板上に配置されている、集積回路の
マイクロエレクトロニクス回路を遮へいする装置に関す
る。
【0002】
【従来の技術】電磁妨害及び電磁的適合性(EMV)
は、ますます問題になっている。マイクロプロセッサ、
メモリ及び論理IC等のようなデジタル回路は、一方に
おいて一層高い作業能力のためにますます高いクロック
速度で動作させられ、その際、一層高速の切換えは、必
然的に一層急勾配のスイッチ縁を求める。その際、電磁
放射の形の放射される(妨害)エネルギーは、クロック
速度に関して4乗で増加する。
は、ますます問題になっている。マイクロプロセッサ、
メモリ及び論理IC等のようなデジタル回路は、一方に
おいて一層高い作業能力のためにますます高いクロック
速度で動作させられ、その際、一層高速の切換えは、必
然的に一層急勾配のスイッチ縁を求める。その際、電磁
放射の形の放射される(妨害)エネルギーは、クロック
速度に関して4乗で増加する。
【0003】他方において例えばGPS(広域位置判定
システム)、移動無線及びラジオ装置のような電波に関
連する装置は、ますます高い感度を有し、それにより小
さなエネルギーを有する妨害放射でさえ、不利なものと
して目につくようになる。
システム)、移動無線及びラジオ装置のような電波に関
連する装置は、ますます高い感度を有し、それにより小
さなエネルギーを有する妨害放射でさえ、不利なものと
して目につくようになる。
【0004】図2は、板又は類似のもののような特別な
追加的なシールド装置を持たない従来の技術による装置
を示している。集積回路3内に、基板6が配置されてお
り、かつこの基板の上側に、マイクロエレクトロニクス
回路7が配置されている。集積回路3の動作の際に、マ
イクロエレクトロニクス回路7は、高周波電磁妨害放射
を送出し、しかも主として上方へ矢印10aの方向に送
出する。そのエネルギーがクロック周波数の4乗で増加
するこの高周波電磁放射は、隣接するデータ導体又はマ
イクロエレクトロニクス回路内にかなりの妨害を引起こ
すことがあり、かつそれ故に通常遮へいしなければなら
ない。矢印10bの方向に放射される妨害エネルギー
は、通常回路の基準電位をなす基板6によってかなりの
程度まで吸収され、かつそれ故に妨害を引起こさない。
この状況が、本発明において妨害放射の遮へいのために
利用される。
追加的なシールド装置を持たない従来の技術による装置
を示している。集積回路3内に、基板6が配置されてお
り、かつこの基板の上側に、マイクロエレクトロニクス
回路7が配置されている。集積回路3の動作の際に、マ
イクロエレクトロニクス回路7は、高周波電磁妨害放射
を送出し、しかも主として上方へ矢印10aの方向に送
出する。そのエネルギーがクロック周波数の4乗で増加
するこの高周波電磁放射は、隣接するデータ導体又はマ
イクロエレクトロニクス回路内にかなりの妨害を引起こ
すことがあり、かつそれ故に通常遮へいしなければなら
ない。矢印10bの方向に放射される妨害エネルギー
は、通常回路の基準電位をなす基板6によってかなりの
程度まで吸収され、かつそれ故に妨害を引起こさない。
この状況が、本発明において妨害放射の遮へいのために
利用される。
【0005】従来の技術は、制御装置全体又はその一部
に、高周波密なハウジング、部分シールド又はアース折
畳み板を備え、かつコンデンサ及びインダクタンスによ
って電気供給及び放出導体における高周波妨害をフィル
タ除去することによって、妨害放射に結び付いた問題を
解決することにある。
に、高周波密なハウジング、部分シールド又はアース折
畳み板を備え、かつコンデンサ及びインダクタンスによ
って電気供給及び放出導体における高周波妨害をフィル
タ除去することによって、妨害放射に結び付いた問題を
解決することにある。
【0006】かくして例えばドイツ連邦共和国特許出願
公開第3915651号明細書によれば、空間を形成す
るためのシールド板が公知であり、この空間は、電気、
とくにプリント回路を収容するために適している。ここ
では制御装置全体が、シールド空間によって囲まれる。
公開第3915651号明細書によれば、空間を形成す
るためのシールド板が公知であり、この空間は、電気、
とくにプリント回路を収容するために適している。ここ
では制御装置全体が、シールド空間によって囲まれる。
【0007】従来の技術によるこのようなシールド処置
は、追加的な作業ステップ及び材料を必要とし、又は例
えば金属ハウジングを使用した際に、はっきりとした追
加的な重量をなすという欠点を有する。
は、追加的な作業ステップ及び材料を必要とし、又は例
えば金属ハウジングを使用した際に、はっきりとした追
加的な重量をなすという欠点を有する。
【0008】
【発明が解決しようとする課題】それ故に本発明の課題
は、前記の欠点を避ける装置を提供することにある。
は、前記の欠点を避ける装置を提供することにある。
【0009】
【課題を解決するための手段】この課題は、集積回路
が、支持体上に配置され、かつこの集積回路のマイクロ
エレクトロニクス回路が、基板上に配置されており、そ
の際、マイクロエレクトロニクス回路が、支持体の方に
向けられた基板の側に配置されている、集積回路のマイ
クロエレクトロニクス回路を遮へいする装置によって解
決される。
が、支持体上に配置され、かつこの集積回路のマイクロ
エレクトロニクス回路が、基板上に配置されており、そ
の際、マイクロエレクトロニクス回路が、支持体の方に
向けられた基板の側に配置されている、集積回路のマイ
クロエレクトロニクス回路を遮へいする装置によって解
決される。
【0010】本発明の有利な変形は、特許請求の範囲従
属請求項に記載されている。
属請求項に記載されている。
【0011】本発明の利点は、追加的な重量なしに、か
つ追加的な作業ステップなしに、電磁妨害放射の効果的
な遮へいが達成される点にある。
つ追加的な作業ステップなしに、電磁妨害放射の効果的
な遮へいが達成される点にある。
【0012】
【発明の実施の形態】本発明の実施例を以下詳細に説明
し、かつ図面によって示す。
し、かつ図面によって示す。
【0013】図1及び2は、導体路2を有するプリント
板1の形の支持体からなる装置を示しており、これら導
体路上に接続脚片によって集積回路3がはんだ付けされ
ている。集積回路3は、熱可塑性ハウジング5からな
り、このハウジング内に、マイクロエレクトロニクス回
路7を備えた基板6が配置されている。導体路2とマイ
クロエレクトロニクス回路7は、アルミニウム又は金合
金からなるボンディング線材8によって互いに接続され
ている。
板1の形の支持体からなる装置を示しており、これら導
体路上に接続脚片によって集積回路3がはんだ付けされ
ている。集積回路3は、熱可塑性ハウジング5からな
り、このハウジング内に、マイクロエレクトロニクス回
路7を備えた基板6が配置されている。導体路2とマイ
クロエレクトロニクス回路7は、アルミニウム又は金合
金からなるボンディング線材8によって互いに接続され
ている。
【0014】従来の技術とは相違して、図1による本発
明による装置は、2つの特殊性を有する。かくして一方
においてマイクロエレクトロニクス回路7は、基板6の
下側に配置され、かつ他方において集積回路3の下側に
おいてプリント板1上に、シールド導体路の形の大きな
面積のシールド9が配置されている。この時、集積回路
3の動作の際に、矢印10bにしたがって上方に向けら
れた妨害放射は、基板6によってかなりの程度まで吸収
され、かつそれにより隣接する回路又はデータ線を妨害
しない。矢印10aにしたがって下方に向けられた妨害
放射は、シールド導体路9によって吸収され、かつそれ
により無害になる。なるぺくシールド導体路9におい
て、プリント板1上に積層化された銅からなる導体路が
問題になり、この導体路の幅及び長さは、集積回路3の
相応する寸法に相当する。シールド導体路9が、基準電
位、給電電圧又はその他の適当な電位に接続されると、
妨害放射によって誘起される電圧は、別の妨害を引起こ
すことなく放出される。
明による装置は、2つの特殊性を有する。かくして一方
においてマイクロエレクトロニクス回路7は、基板6の
下側に配置され、かつ他方において集積回路3の下側に
おいてプリント板1上に、シールド導体路の形の大きな
面積のシールド9が配置されている。この時、集積回路
3の動作の際に、矢印10bにしたがって上方に向けら
れた妨害放射は、基板6によってかなりの程度まで吸収
され、かつそれにより隣接する回路又はデータ線を妨害
しない。矢印10aにしたがって下方に向けられた妨害
放射は、シールド導体路9によって吸収され、かつそれ
により無害になる。なるぺくシールド導体路9におい
て、プリント板1上に積層化された銅からなる導体路が
問題になり、この導体路の幅及び長さは、集積回路3の
相応する寸法に相当する。シールド導体路9が、基準電
位、給電電圧又はその他の適当な電位に接続されると、
妨害放射によって誘起される電圧は、別の妨害を引起こ
すことなく放出される。
【0015】高周波電磁妨害放射を遮へいする本発明に
よる装置は、主として高い周波数でクロック制御されか
つこれに隣接して別の妨害を受けやすい回路又は妨害を
受けやすいデータ線が配置されているマイクロエレクト
ロニクス回路において用途を見出す。シールド板、金属
ハウジング又はその他のシールド処置は、それにより不
要である。
よる装置は、主として高い周波数でクロック制御されか
つこれに隣接して別の妨害を受けやすい回路又は妨害を
受けやすいデータ線が配置されているマイクロエレクト
ロニクス回路において用途を見出す。シールド板、金属
ハウジング又はその他のシールド処置は、それにより不
要である。
【図1】妨害放射を遮へいする本発明による装置を示す
図である。
図である。
【図2】従来の技術による装置を示す図である。
1 プリント板 2 導体路 3 集積回路 6 基板 7 マイクロエレクトロニクス回路 9 シールド
Claims (7)
- 【請求項1】 集積回路が、支持体(1)上に配置さ
れ、かつこの集積回路のマイクロエレクトロニクス回路
(7)が、基板(6)上に配置されている、集積回路
(3)のマイクロエレクトロニクス回路(7)を遮へい
する装置において、マイクロエレクトロニクス回路
(7)が、支持体(1)の方に向けられた基板(6)の
側に配置されていることを特徴とする、集積回路(3)
のマイクロエレクトロニクス回路(7)を遮へいする装
置。 - 【請求項2】 集積回路(3)と支持体(1)との間
に、追加的にシールド(9)が配置されていることを特
徴とする、請求項1記載の装置。 - 【請求項3】 シールド(9)において、支持体(1)
上に配置されたシールド導体路が問題になることを特徴
とする、請求項2記載の装置。 - 【請求項4】 シールド導体路(9)が、回路(7)の
基準電位、給電電圧又は別の適当な電位に接続されてい
ることを特徴とする、請求項2又は3記載の装置。 - 【請求項5】 シールド導体路(9)において、支持体
(1)上に積層化された銅からなる導体路が問題になる
ことを特徴とする、請求項2、3又は4記載の装置。 - 【請求項6】 支持体(1)において、プリント板が問
題になることを特徴とする、請求項1、2、3又は5記
載の装置。 - 【請求項7】 シールド導体路(9)が、その幅及び長
さについて、集積回路(3)の相応する寸法に相当する
ことを特徴とする、請求項3、4又は5記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19635071.9 | 1996-08-30 | ||
DE19635071A DE19635071C1 (de) | 1996-08-30 | 1996-08-30 | Anordnung zur Abschirmung einer mikroelektronischen Schaltung eines integrierten Schaltkreises |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1093291A true JPH1093291A (ja) | 1998-04-10 |
Family
ID=7804107
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9254020A Pending JPH1093291A (ja) | 1996-08-30 | 1997-08-15 | 集積回路のマイクロエレクトロニクス回路を遮へいする装置 |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0827200A1 (ja) |
JP (1) | JPH1093291A (ja) |
KR (1) | KR19980019226A (ja) |
DE (1) | DE19635071C1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10157547C1 (de) * | 2001-11-23 | 2003-04-24 | Siemens Ag | Abschirmvorrichtung |
JP2019165197A (ja) * | 2017-12-13 | 2019-09-26 | 株式会社村田製作所 | 半導体部品のemc保護 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57155754A (en) * | 1981-03-23 | 1982-09-25 | Hitachi Ltd | Mounting structure of resin mold-type high-frequency transistor |
JPS6132451A (ja) * | 1984-07-25 | 1986-02-15 | Hitachi Ltd | 樹脂封止型半導体装置 |
JPH01128452A (ja) * | 1987-11-12 | 1989-05-22 | New Japan Radio Co Ltd | 半導体装置 |
JPH0263195A (ja) * | 1988-08-29 | 1990-03-02 | Mitsubishi Electric Corp | 電子機器 |
DE3915651A1 (de) * | 1989-05-12 | 1990-11-15 | Bosch Gmbh Robert | Abschirmblech |
JPH03120746A (ja) * | 1989-10-03 | 1991-05-22 | Matsushita Electric Ind Co Ltd | 半導体素子パッケージおよび半導体素子パッケージ搭載配線回路基板 |
JPH06169047A (ja) * | 1992-11-30 | 1994-06-14 | Mitsubishi Electric Corp | 半導体装置 |
US5294826A (en) * | 1993-04-16 | 1994-03-15 | Northern Telecom Limited | Integrated circuit package and assembly thereof for thermal and EMI management |
JPH07263871A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | プリント配線板 |
-
1996
- 1996-08-30 DE DE19635071A patent/DE19635071C1/de not_active Expired - Fee Related
-
1997
- 1997-08-06 EP EP97113546A patent/EP0827200A1/de not_active Withdrawn
- 1997-08-15 JP JP9254020A patent/JPH1093291A/ja active Pending
- 1997-08-27 KR KR1019970046033A patent/KR19980019226A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP0827200A1 (de) | 1998-03-04 |
KR19980019226A (ko) | 1998-06-05 |
DE19635071C1 (de) | 1997-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007048879A (ja) | 電子装置 | |
JP4454388B2 (ja) | 半導体モジュール | |
JPH1093291A (ja) | 集積回路のマイクロエレクトロニクス回路を遮へいする装置 | |
JPH1070390A (ja) | 電磁放射を低減するグランド構成 | |
US4320307A (en) | Arrangement for interference suppression of electromagnetic circuits | |
NO20011677D0 (no) | Elektronisk komponent for demping av höy frekvens og bondtråd for komponenten | |
JP4294141B2 (ja) | 表示装置 | |
JPH1187977A (ja) | ケーシング内に配列された電気回路構成 | |
CN220233160U (zh) | 电路模块 | |
KR20190027141A (ko) | 인쇄 회로 기판 어셈블리 | |
JP2940478B2 (ja) | シールド付き表面実装部品 | |
WO1997025847A1 (en) | Shielding of electronic components embedded in plastics directly on circuit board | |
US5525943A (en) | Electromagnetic compatibility filter utilizing inherently formed capacitance | |
CN100583422C (zh) | 具有电磁干扰屏蔽作用的电子元件及其封装方法 | |
JP2005183790A (ja) | プリント配線基板 | |
KR100349379B1 (ko) | 전자기파차단기능을갖는인쇄회로기판구조 | |
JPH03257997A (ja) | 電磁波シールド装置 | |
CN1805222A (zh) | 接地噪声抑制方法 | |
US6765451B2 (en) | Method and apparatus for shielding a component of an electronic component assembly from electromagnetic interference | |
WO2001015225A1 (en) | A combined heat sink/electromagnetic shield | |
JP2010232473A (ja) | 電子装置搭載機器及び電子装置搭載機器のノイズ低減方法 | |
KR200301362Y1 (ko) | 전자파 장해 차폐형 인쇄 회로 기판 | |
Zeeff et al. | EMC Analysis of an 18" LCD Monitor | |
JPH05190609A (ja) | Tab用テープキャリア | |
KR200202066Y1 (ko) | 피씨비(pcb)기판구조 |