JPH0263195A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH0263195A JPH0263195A JP21431588A JP21431588A JPH0263195A JP H0263195 A JPH0263195 A JP H0263195A JP 21431588 A JP21431588 A JP 21431588A JP 21431588 A JP21431588 A JP 21431588A JP H0263195 A JPH0263195 A JP H0263195A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- chip
- high frequency
- terms
- wiring substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 abstract description 6
- 239000002184 metal Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract 5
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000004020 conductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電子機器に関し、特に電子回路の実装技術に
関するものである。
関するものである。
第５図は従来の電子機器における集積回路周辺の実装状
態の一例を示す斜視図である。図において％ （１１）
）は表面実装型の集積回路、（２）は配線基板、（３）
は高周波の干渉防止用に設けられた金属の遮へい板であ
る〇 配線基板（２）の上には集積回路（１ｂ）が実装され、
集積回路（１ｂ）の各端子は必！１に応じて、配Ｏ１！
＆板（２）上の導体と電気的に接続されている。更に金
属の題へい板（３）が、集積回路（１ｂ）を覆う形で配
線基板（２）Ｋ取シつけられている。逍へい仮（３）は
配線基板（２）上の交流的に接地電位の導体パターンと
電気的に接続されている。
態の一例を示す斜視図である。図において％ （１１）
）は表面実装型の集積回路、（２）は配線基板、（３）
は高周波の干渉防止用に設けられた金属の遮へい板であ
る〇 配線基板（２）の上には集積回路（１ｂ）が実装され、
集積回路（１ｂ）の各端子は必！１に応じて、配Ｏ１！
＆板（２）上の導体と電気的に接続されている。更に金
属の題へい板（３）が、集積回路（１ｂ）を覆う形で配
線基板（２）Ｋ取シつけられている。逍へい仮（３）は
配線基板（２）上の交流的に接地電位の導体パターンと
電気的に接続されている。
第６図は従来の電子機器に９！装される集積回路（１ｂ
）の−例を示す断面図であ〉、図において、（４）は集
積回路チップ、（５）は集積回路チップ（４）を取）つ
けるフレーム、（６ａ）、（６’ｂ）は集積回路の端子
、（７）は絶縁材料で６る０集積回路チップ（４）にお
いて、回路の形成されている部分は専ら上面である。
）の−例を示す断面図であ〉、図において、（４）は集
積回路チップ、（５）は集積回路チップ（４）を取）つ
けるフレーム、（６ａ）、（６’ｂ）は集積回路の端子
、（７）は絶縁材料で６る０集積回路チップ（４）にお
いて、回路の形成されている部分は専ら上面である。
次に作用について説明する０集積回路（１ｂ）内部の集
積回路チップ（４）の下面の電位は交流的に、はぼ接地
電位になっているが、集積回路（１ｂ）の上面は、回ル
の空間に訃いて高周波の干渉が生じやすい。第１図の例
では、金属の遮へい板（３）がこの干渉を減らす役割を
果している０ 〔発明が解決しようとする課題〕 従来の電子機器は上記のように構成されているので、集
積回路の高周波の干渉を抑えるためには、金属の遮へい
板を設ける必要があり、生産コストが上昇するなどの間
閏点があった。
積回路チップ（４）の下面の電位は交流的に、はぼ接地
電位になっているが、集積回路（１ｂ）の上面は、回ル
の空間に訃いて高周波の干渉が生じやすい。第１図の例
では、金属の遮へい板（３）がこの干渉を減らす役割を
果している０ 〔発明が解決しようとする課題〕 従来の電子機器は上記のように構成されているので、集
積回路の高周波の干渉を抑えるためには、金属の遮へい
板を設ける必要があり、生産コストが上昇するなどの間
閏点があった。
この発明はと記のような間厘点を解決するためになされ
たもので、金属の連へい板を設けなくて済む電子機器を
提供することを目的とする。
たもので、金属の連へい板を設けなくて済む電子機器を
提供することを目的とする。
集積回路内のチップの回路面を配線基板の側、すなわち
下面ＫＬ、チップの上面側を交流的に接地電位となるよ
うにすると共に、下面側は配線基板の導体パターン、あ
るいは配線基板の支持板の電位を高周波的に接地電位に
したものである。
下面ＫＬ、チップの上面側を交流的に接地電位となるよ
うにすると共に、下面側は配線基板の導体パターン、あ
るいは配線基板の支持板の電位を高周波的に接地電位に
したものである。
この発１ｎＫおける電子ａｌ器は集積回路内部のチップ
の表裏を従来と逆にしたので、集積回路上面と、回りの
空間における高周波の干渉が少なくなる０ 〔実施例〕 以下、この発明の一実施例について図を用いて説明する
。第１図は・電子ｔｈ詣における集積回路周辺の実装状
態を示す斜１ｌｌｉ図、８ｇ２図は第１図中の集積回路
を示す断面図の一例、第３図は第１図中の配線基板の導
電体の配線パターンの一例を示す斜視図、第４図はこの
発明の他の実Ｍ１例による集積回路周辺の奥艮状態を示
す斜視図である。図において、＋２１ 、 （４）〜（
７）は第５図及び第６−の従来例に示したものと同等で
あるので説明を省絡する。
の表裏を従来と逆にしたので、集積回路上面と、回りの
空間における高周波の干渉が少なくなる０ 〔実施例〕 以下、この発明の一実施例について図を用いて説明する
。第１図は・電子ｔｈ詣における集積回路周辺の実装状
態を示す斜１ｌｌｉ図、８ｇ２図は第１図中の集積回路
を示す断面図の一例、第３図は第１図中の配線基板の導
電体の配線パターンの一例を示す斜視図、第４図はこの
発明の他の実Ｍ１例による集積回路周辺の奥艮状態を示
す斜視図である。図において、＋２１ 、 （４）〜（
７）は第５図及び第６−の従来例に示したものと同等で
あるので説明を省絡する。
（１ａ）は集積回路、（８）は導電体の配線パターンで
、交流的に接地電位になっているＱ配録パターン（８）
は配線基板（２）の表面になくても良い０集！Ａ回路チ
ップ（４）において回路の形成されている部分は専ら下
面である。また、（９）は配＆！基板支持仮、（ＩＩｊ
Ｊは留め具である０ 次に作用について説明する。集８１回路（１ａ）内部の
集積回路チップ（４）の下ｍｉは配ＩＢ面で必り、回り
の空間における高周波の干渉が生じやすいが、実装する
配線基板（２）の配線パ、ターン（８］が第３図に示す
よう罠なっていて、交流的に接地電位であれば遮へい効
果があるので高周波の干渉が城少する。
、交流的に接地電位になっているＱ配録パターン（８）
は配線基板（２）の表面になくても良い０集！Ａ回路チ
ップ（４）において回路の形成されている部分は専ら下
面である。また、（９）は配＆！基板支持仮、（ＩＩｊ
Ｊは留め具である０ 次に作用について説明する。集８１回路（１ａ）内部の
集積回路チップ（４）の下ｍｉは配ＩＢ面で必り、回り
の空間における高周波の干渉が生じやすいが、実装する
配線基板（２）の配線パ、ターン（８］が第３図に示す
よう罠なっていて、交流的に接地電位であれば遮へい効
果があるので高周波の干渉が城少する。
また、集積回路チップ（４）の上面は、交流的にほぼ接
地電位Ｋｆ！、つているので、集積回路チップ（４）上
面の高周波の干渉は少ない。
地電位Ｋｆ！、つているので、集積回路チップ（４）上
面の高周波の干渉は少ない。
なお、上記実施例では配置パターン（８）を有する配り
基Ｊ７！１（２）に集積回路（１ａ）を釘装するネ９合
について説明したが、集積回路（１ａ）を使用すると実
装する配線基板（２）の配線パターン（８）によらず、
例えば第４図のような支持板（９）を有し、支持板（９
）が導電性でかつ高周波的に接地電位になるようにし、
かつ、支持板（９）と配Ｓ基板（２）の間隔を２ｃｍ以
内に保つ構造であれば、配線基板（２）を支持板（９）
にとりつけることで、集積回路チップ（４）の下面と、
回、りの空間における高周波の干渉を防ぐことができる
。
基Ｊ７！１（２）に集積回路（１ａ）を釘装するネ９合
について説明したが、集積回路（１ａ）を使用すると実
装する配線基板（２）の配線パターン（８）によらず、
例えば第４図のような支持板（９）を有し、支持板（９
）が導電性でかつ高周波的に接地電位になるようにし、
かつ、支持板（９）と配Ｓ基板（２）の間隔を２ｃｍ以
内に保つ構造であれば、配線基板（２）を支持板（９）
にとりつけることで、集積回路チップ（４）の下面と、
回、りの空間における高周波の干渉を防ぐことができる
。
なお、留めＡ、（１１は、配線１５板（２）を支持板（
９）Ｋ固定するためのものでろる０ また、上記実施例では表面実装型の集積回路（ｌａ）を
用いたが、インライン型の集積回路の場合も、配線基板
（２）と集積回路チップ（４）の関係が上記実施例と同
様の配置になっていれば、同様の効果がある。更に上記
説明では触れなかったが、集積回路の上面を高周波的に
接地電位にする方法として、第２図のフレーム（５）を
集積回路（１ａ）の端子（６ａ）、（５ｂ）の中の１つ
に結ぶ方法もある。
９）Ｋ固定するためのものでろる０ また、上記実施例では表面実装型の集積回路（ｌａ）を
用いたが、インライン型の集積回路の場合も、配線基板
（２）と集積回路チップ（４）の関係が上記実施例と同
様の配置になっていれば、同様の効果がある。更に上記
説明では触れなかったが、集積回路の上面を高周波的に
接地電位にする方法として、第２図のフレーム（５）を
集積回路（１ａ）の端子（６ａ）、（５ｂ）の中の１つ
に結ぶ方法もある。
以上のように１この発明によれば、叛積回路において集
積回路チップの向きを、回路面を実装する配り＆板と対
向するようにし、配線基板上に集積回路を実装したとき
、集積回路の上面と、回シの空間における高周波の−ｒ
渉を小さくしたので、集積回路の上に、更に筋−・い板
を設ける必要をなくしたので、電子機器が安価にできる
効果がある。
積回路チップの向きを、回路面を実装する配り＆板と対
向するようにし、配線基板上に集積回路を実装したとき
、集積回路の上面と、回シの空間における高周波の−ｒ
渉を小さくしたので、集積回路の上に、更に筋−・い板
を設ける必要をなくしたので、電子機器が安価にできる
効果がある。
第１図はこの発明の一５Ａ施例による、電子機器におけ
る集積回路周辺の実装状態を示す斜視図、菌２図は第１
図中の集積回路の断面図、第３図は第１図中の配線基板
の回路の導体パターンの一例を示す斜視図、第４図はこ
の発り１の他の尖７／３を例による集積回路周辺の実装
状態を示す斜視図、第５図は従来の電子機器における集
積回路周辺の実装状態を示す斜視図、ｆＩｃＧ図は第５
図中の集積回路の断面図である。 図において、（ｌａ）は集積回路、（２）は配！；１基
板、（４）は４％１１１回路チップ、（５）はフレーム
、（６ａ）、（６ｂ）は頌子、（７）は絶縁材料、（８
）伏配線パターン、（９）は支持板、ａｌは留め具であ
る。 なお、図中、同一符号は同一、又は相当部分を示す。
る集積回路周辺の実装状態を示す斜視図、菌２図は第１
図中の集積回路の断面図、第３図は第１図中の配線基板
の回路の導体パターンの一例を示す斜視図、第４図はこ
の発り１の他の尖７／３を例による集積回路周辺の実装
状態を示す斜視図、第５図は従来の電子機器における集
積回路周辺の実装状態を示す斜視図、ｆＩｃＧ図は第５
図中の集積回路の断面図である。 図において、（ｌａ）は集積回路、（２）は配！；１基
板、（４）は４％１１１回路チップ、（５）はフレーム
、（６ａ）、（６ｂ）は頌子、（７）は絶縁材料、（８
）伏配線パターン、（９）は支持板、ａｌは留め具であ
る。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- インライン型あるいは表面実装型の外囲器を有する集
積回路において、上記集積回路内の集積回路チツプの回
路面が、外囲器を配線基板に実装したとき配線基板と向
かい合うようになつているものと、上記集積回路を実装
したとき集積回路チップの対向する部分の表面ないし中
間層、あるいは裏面の導電層が高周波的に接地電位にな
つている配線基板を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21431588A JPH0263195A (ja) | 1988-08-29 | 1988-08-29 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21431588A JPH0263195A (ja) | 1988-08-29 | 1988-08-29 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0263195A true JPH0263195A (ja) | 1990-03-02 |
Family
ID=16653717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21431588A Pending JPH0263195A (ja) | 1988-08-29 | 1988-08-29 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0263195A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541146U (ja) * | 1991-10-31 | 1993-06-01 | 日本電気株式会社 | 集積回路 |
| EP0827200A1 (de) * | 1996-08-30 | 1998-03-04 | TEMIC TELEFUNKEN microelectronic GmbH | Anordnung zur Abschirmung einer mikroelectronischen Schaltung eines integrierten Schaltkreises |
-
1988
- 1988-08-29 JP JP21431588A patent/JPH0263195A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0541146U (ja) * | 1991-10-31 | 1993-06-01 | 日本電気株式会社 | 集積回路 |
| EP0827200A1 (de) * | 1996-08-30 | 1998-03-04 | TEMIC TELEFUNKEN microelectronic GmbH | Anordnung zur Abschirmung einer mikroelectronischen Schaltung eines integrierten Schaltkreises |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100600202B1 (ko) | 저인덕턴스집적회로패키지 | |
| JPH01124298A (ja) | 端支持兼電力分配構造体 | |
| JPH0263195A (ja) | 電子機器 | |
| JP3514221B2 (ja) | プリント配線基板 | |
| JPH09199666A (ja) | 半導体集積回路装置 | |
| JP2596750Y2 (ja) | プリント基板 | |
| JPH03258101A (ja) | 回路基板 | |
| JP2004297384A (ja) | 振動子搭載用基板及び発振子 | |
| JP2001007233A (ja) | ノイズ放射低減用部品 | |
| JPH0349433Y2 (ja) | ||
| JPH06163810A (ja) | ハイブリッドｉｃ面実装用リードブロック | |
| JPH071836Y2 (ja) | 回路基板のシールド装置 | |
| JPH058695Y2 (ja) | ||
| JPH0731559Y2 (ja) | ノイズ対策部品の取付け構造 | |
| JP2002533942A (ja) | 電子部品を遮蔽するための装置および方法 | |
| JP2594172Y2 (ja) | 半導体装置 | |
| JPS63158898A (ja) | 高周波回路装置のシ−ルド構造 | |
| JPH09219481A (ja) | 面実装型ダイオードの製造方法 | |
| JPH01274490A (ja) | ハイブリッドｉｃの実装方法 | |
| JPH0230843Y2 (ja) | ||
| JPH01241853A (ja) | 半導体装置用パッケージ | |
| JPH0567894A (ja) | プリント基板 | |
| JPH0634474B2 (ja) | 電磁シールド機能付回路基板 | |
| JPH06350280A (ja) | ハイブリッドｉｃ | |
| JPH08222137A (ja) | Ｐｄｐパネル |