JPH0634474B2 - 電磁シールド機能付回路基板 - Google Patents
電磁シールド機能付回路基板Info
- Publication number
- JPH0634474B2 JPH0634474B2 JP15410989A JP15410989A JPH0634474B2 JP H0634474 B2 JPH0634474 B2 JP H0634474B2 JP 15410989 A JP15410989 A JP 15410989A JP 15410989 A JP15410989 A JP 15410989A JP H0634474 B2 JPH0634474 B2 JP H0634474B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- circuit board
- layer
- electromagnetic shield
- upper conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電気容量（キャパシタ）及び電磁シールド層
を備えた回路基板に関する。
を備えた回路基板に関する。
従来の技術 ハイブリッドＩＣ等の回路基板では、そこに搭載された
デジタルＩＣ等からのパルス的ノイズの放射を防止する
ため、それらＩＣ等のターミナルへの配線の途中にキャ
パシタを形成し、パルスノイズをグラウンドへ逃がして
いる。例えば、第２図(a)及び(b)に示すように、回路基
板10の裏側（ＩＣ等を搭載した面とは反対側の面）に、
下から順に、所定の大きさの下導体層12、下導体層を覆
う誘電体層14、誘電体層14を覆う上導体層16を積層し
て、キャパシタ18を形成する。ここで、下導体層12に、
基板表側に搭載されたデジタルＩＣ等の端子が基板の貫
通孔を通して接続され、かつ、上導体層16が接地される
ことにより、パルスノイズがこのキャパシタ18を通って
上導体層16からグラウンドに逃がされる。
デジタルＩＣ等からのパルス的ノイズの放射を防止する
ため、それらＩＣ等のターミナルへの配線の途中にキャ
パシタを形成し、パルスノイズをグラウンドへ逃がして
いる。例えば、第２図(a)及び(b)に示すように、回路基
板10の裏側（ＩＣ等を搭載した面とは反対側の面）に、
下から順に、所定の大きさの下導体層12、下導体層を覆
う誘電体層14、誘電体層14を覆う上導体層16を積層し
て、キャパシタ18を形成する。ここで、下導体層12に、
基板表側に搭載されたデジタルＩＣ等の端子が基板の貫
通孔を通して接続され、かつ、上導体層16が接地される
ことにより、パルスノイズがこのキャパシタ18を通って
上導体層16からグラウンドに逃がされる。
更に、この上導体層16が基板10の裏側全面を覆うように
形成され、基板10表側に搭載されたＩＣ等の回路要素へ
の基板10裏側からの電磁波輻射の侵入をシールドする機
能も付与される。
形成され、基板10表側に搭載されたＩＣ等の回路要素へ
の基板10裏側からの電磁波輻射の侵入をシールドする機
能も付与される。
発明が解決しようとする課題 上記従来の方法では、上導体層が基板裏側を完全に覆う
ようにしているため（いわゆる「ベタ張り」）、上導体
層の材料の消費量が多い。上導体層は、通常、銀パラジ
ウム等の高価な金属を用いるため、その材料コストは無
視し得ないものとなっている。
ようにしているため（いわゆる「ベタ張り」）、上導体
層の材料の消費量が多い。上導体層は、通常、銀パラジ
ウム等の高価な金属を用いるため、その材料コストは無
視し得ないものとなっている。
また、第２図(a)，(b)に示すように、下導体層12への配
線20の部分と上導体層16との間の絶縁のために、誘電体
層14とは別の、低誘電率の絶縁体層22を設けなければな
らない。こうしないと、配線20部分の電気容量が無視し
得ぬ程度となり、所定の電気容量を持たせた回路パター
ンの設計が困難となるためである。このため、回路製造
工程において、絶縁体層22を形成するための工程が１工
程余分に必要となっている。
線20の部分と上導体層16との間の絶縁のために、誘電体
層14とは別の、低誘電率の絶縁体層22を設けなければな
らない。こうしないと、配線20部分の電気容量が無視し
得ぬ程度となり、所定の電気容量を持たせた回路パター
ンの設計が困難となるためである。このため、回路製造
工程において、絶縁体層22を形成するための工程が１工
程余分に必要となっている。
本発明はこのような問題を解決し、設計及び製造工程が
簡単であり、かつ、材料消費量の少ない回路基板を提供
することを目的とする。
簡単であり、かつ、材料消費量の少ない回路基板を提供
することを目的とする。
課題を解決するための手段 上記目的を達成するため、本発明に係る電磁シールド機
能を有する回路基板では、基板上に下から順に、電気容
量部と配線部とから成る下導体層、該電気容量部と配線
部とを覆う誘電体層、及び該電気容量部に対応する部分
のみを無孔導体面とし、該配線部を含むそれ以外の部分
を電磁シールド効果を有する有孔の導体面とした上導体
層を配設したことを特徴とする。
能を有する回路基板では、基板上に下から順に、電気容
量部と配線部とから成る下導体層、該電気容量部と配線
部とを覆う誘電体層、及び該電気容量部に対応する部分
のみを無孔導体面とし、該配線部を含むそれ以外の部分
を電磁シールド効果を有する有孔の導体面とした上導体
層を配設したことを特徴とする。
なお、ここで、電磁シールド効果を有する有孔導体面
は、例えば、遮蔽対象電磁波の波長よりも十分小さい目
を有する網目状導体等により形成され得る。
は、例えば、遮蔽対象電磁波の波長よりも十分小さい目
を有する網目状導体等により形成され得る。
作 用 上記構成の下導体層−誘電体層−上導体層のうち、下導
体層の電気容量部の部分のみにより、所定の電気容量
（キャパシタ）が形成される。すなわち、下導体層の配
線部に対応する部分については、上導体層に孔が空いて
いるため、実質的に電気容量が形成されない。従って、
設計時に、ほぼ下導体層の電気容量部の大きさで電気容
量の大きさが計算でき、設計が容易となる。また、下導
体層の配線部と上導体層との間の絶縁は誘電体層が果た
すため、配線部のみに特別に絶縁体層を設ける必要がな
く、基板製造の際の１工程が省略できる。さらに、上導
体層は、無孔部・有孔部共に電磁シールド高価を有する
ため、回路基板に対する電磁シールド機能は損なわれる
ことがない。
体層の電気容量部の部分のみにより、所定の電気容量
（キャパシタ）が形成される。すなわち、下導体層の配
線部に対応する部分については、上導体層に孔が空いて
いるため、実質的に電気容量が形成されない。従って、
設計時に、ほぼ下導体層の電気容量部の大きさで電気容
量の大きさが計算でき、設計が容易となる。また、下導
体層の配線部と上導体層との間の絶縁は誘電体層が果た
すため、配線部のみに特別に絶縁体層を設ける必要がな
く、基板製造の際の１工程が省略できる。さらに、上導
体層は、無孔部・有孔部共に電磁シールド高価を有する
ため、回路基板に対する電磁シールド機能は損なわれる
ことがない。
実施例 以下、本発明の実施例を、第１図を参照しつつ説明す
る。この実施例の回路基板では、基板１のＩＣ等が搭載
されている面とは反対側の面（以下、裏面と呼ぶ）上
に、まず、銀パラジウムの下導体層２を形成する。この
下導体層２は、キャパシタ３を形成する電気容量2aとリ
ード部2b、2cとから成る。この下導体層２の容量部2a及
びリード部2b、2cの双方を覆うように、チタン酸バリウ
ム等による誘電体層４を形成する。そして、その上に、
基板１の裏面全体を覆うように、同じく銀パラジウムに
よる上導体層５を形成する。このとき、上導体層５の容
量部2aに対応する箇所は、ソリッドな（孔の無い）面に
より形成するが、それ以外の箇所は格子状（孔のある
面）とする。これら各層の形成は、通常のマスクワーク
により行う。
る。この実施例の回路基板では、基板１のＩＣ等が搭載
されている面とは反対側の面（以下、裏面と呼ぶ）上
に、まず、銀パラジウムの下導体層２を形成する。この
下導体層２は、キャパシタ３を形成する電気容量2aとリ
ード部2b、2cとから成る。この下導体層２の容量部2a及
びリード部2b、2cの双方を覆うように、チタン酸バリウ
ム等による誘電体層４を形成する。そして、その上に、
基板１の裏面全体を覆うように、同じく銀パラジウムに
よる上導体層５を形成する。このとき、上導体層５の容
量部2aに対応する箇所は、ソリッドな（孔の無い）面に
より形成するが、それ以外の箇所は格子状（孔のある
面）とする。これら各層の形成は、通常のマスクワーク
により行う。
この回路基板が使用されるときには、その表面に搭載さ
れたデジタルＩＣ等のスイッチングノイズを発生する端
子が、基板１に形成された図示せぬ貫通孔を通して、上
記のようにして形成された下導体層２のリード線2bと接
続される。そして、下導体層２の他方のリード線2cは図
示せぬこの回路のターミナルと接続され、上導体層５は
接地される。
れたデジタルＩＣ等のスイッチングノイズを発生する端
子が、基板１に形成された図示せぬ貫通孔を通して、上
記のようにして形成された下導体層２のリード線2bと接
続される。そして、下導体層２の他方のリード線2cは図
示せぬこの回路のターミナルと接続され、上導体層５は
接地される。
このようにすることにより、ＩＣから出力される信号に
重畳した高周波のスイッチングノイズは、このキャパシ
タ３を通って上導体層５からグラウンドに逃がされ、こ
の回路のターミナルからは出力されない。一方、この回
路基板の裏面側から侵入しようとする輻射電磁波は、こ
の上導体層５により有効にシールドされるため、表側の
回路が外部ノイズから保護される。
重畳した高周波のスイッチングノイズは、このキャパシ
タ３を通って上導体層５からグラウンドに逃がされ、こ
の回路のターミナルからは出力されない。一方、この回
路基板の裏面側から侵入しようとする輻射電磁波は、こ
の上導体層５により有効にシールドされるため、表側の
回路が外部ノイズから保護される。
上述の通り、本回路基板を製造する段階においては、上
導体層５の材料量を大幅に減少することができ、コスト
の削減に寄与する。また、下導体層２のリード部2b、2c
と上導体層５との絶縁に誘電体層４がそのまま使用でき
るため、従来（第２図）のような特別な絶縁体層22形成
する必要が無い。このため、マスクワークの工程が１つ
省略でき、製造時間の短縮、コストの削減に効果があ
る。更に、キャパシタ３の電気容量は、下導体層２のリ
ード部2b、2cに対応する上導体層５の面積が非常に小さ
いため、ほぼ容量部2aの大きさのみで計算することがで
き、キャパシタ３の設計が容易となっている。
導体層５の材料量を大幅に減少することができ、コスト
の削減に寄与する。また、下導体層２のリード部2b、2c
と上導体層５との絶縁に誘電体層４がそのまま使用でき
るため、従来（第２図）のような特別な絶縁体層22形成
する必要が無い。このため、マスクワークの工程が１つ
省略でき、製造時間の短縮、コストの削減に効果があ
る。更に、キャパシタ３の電気容量は、下導体層２のリ
ード部2b、2cに対応する上導体層５の面積が非常に小さ
いため、ほぼ容量部2aの大きさのみで計算することがで
き、キャパシタ３の設計が容易となっている。
なお、本実施例において具体的に挙げられた材料名及び
上導体層の格子状パターンは、あくまで一つの例であ
り、当業者であれば本発明の要旨内において、他の導体
材料、誘電体材料を用い、あるいは電磁シールド効果を
有する他のパターン（例えば、ソリッド面に丸孔を空け
たりしたもの）を形成することは容易であろう。
上導体層の格子状パターンは、あくまで一つの例であ
り、当業者であれば本発明の要旨内において、他の導体
材料、誘電体材料を用い、あるいは電磁シールド効果を
有する他のパターン（例えば、ソリッド面に丸孔を空け
たりしたもの）を形成することは容易であろう。
発明の効果 以上説明した通り、本発明によれば、上導体層は、その
電磁シールド機能は十分に発揮しつつ、有孔部の孔によ
り、使用材料量が低減する。このため、高価な導体材料
を用いる場合には、特にコスト低減効果が大きい。更
に、下導体層への配線部分に誘電体層とは別異の絶縁体
層を設ける必要がなくなるため、その形成工程が省略で
き、基板の製造タクトの短縮、コストの低減が図れる。
しかも、このとき、電気容量の大きさが、従来通り、ほ
ぼ下導体層の電気容量部の大きさのみで計算できるた
め、設計が複雑になることもない。
電磁シールド機能は十分に発揮しつつ、有孔部の孔によ
り、使用材料量が低減する。このため、高価な導体材料
を用いる場合には、特にコスト低減効果が大きい。更
に、下導体層への配線部分に誘電体層とは別異の絶縁体
層を設ける必要がなくなるため、その形成工程が省略で
き、基板の製造タクトの短縮、コストの低減が図れる。
しかも、このとき、電気容量の大きさが、従来通り、ほ
ぼ下導体層の電気容量部の大きさのみで計算できるた
め、設計が複雑になることもない。
【図面の簡単な説明】 第１図は本発明の実施例の回路基板の外観図、第２図
(a)は従来の回路基板の平面図、第２図(b)はそのＢ−
Ｂ′断面図である。 １、10……基板 ２、12……下導体層 2a……電気容量部、2b、2c、20……リード部 ３……キャパシタ、４、14……誘電体層 ５、18……上導体層、22……絶縁体層
(a)は従来の回路基板の平面図、第２図(b)はそのＢ−
Ｂ′断面図である。 １、10……基板 ２、12……下導体層 2a……電気容量部、2b、2c、20……リード部 ３……キャパシタ、４、14……誘電体層 ５、18……上導体層、22……絶縁体層
Claims (1)
- 【請求項１】基板上に下から順に、 電気容量部と配線部とから成る下導体層、 該電気容量部と配線部とを覆う誘電体層、及び 該電気容量部に対応する部分のみを無孔導体面とし、該
配線部を含むそれ以外の部分を電磁シールド効果を有す
る有孔の導体面とした上導体層 を配設した、電磁シールド機能を有する回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15410989A JPH0634474B2 (ja) | 1989-06-16 | 1989-06-16 | 電磁シールド機能付回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15410989A JPH0634474B2 (ja) | 1989-06-16 | 1989-06-16 | 電磁シールド機能付回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319400A JPH0319400A (ja) | 1991-01-28 |
| JPH0634474B2 true JPH0634474B2 (ja) | 1994-05-02 |
Family
ID=15577123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15410989A Expired - Fee Related JPH0634474B2 (ja) | 1989-06-16 | 1989-06-16 | 電磁シールド機能付回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0634474B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05126100A (ja) * | 1991-08-26 | 1993-05-21 | Ebara Corp | 振動柱ポンプ |
| EP0605903B1 (en) * | 1993-01-07 | 1997-06-11 | TDK Corporation | Movable magnet type pump |
-
1989
- 1989-06-16 JP JP15410989A patent/JPH0634474B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0319400A (ja) | 1991-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966294A (en) | Printed circuit board for prevention of unintentional electromagnetic interference | |
| US5392019A (en) | Inductance device and manufacturing process thereof | |
| US5236736A (en) | Method for manufacturing an electromagnetic wave shield printed wiring board | |
| JP2004350258A (ja) | Ｅｍｉフィルタ | |
| EP0312682B1 (en) | Printed circuit board | |
| JPH0634474B2 (ja) | 電磁シールド機能付回路基板 | |
| JPH08204377A (ja) | 遮蔽体 | |
| JPH11298097A (ja) | プリント配線板 | |
| JP2001144387A (ja) | 配線板のシールド配線構造 | |
| JPH07111387A (ja) | 多層プリント回路基板 | |
| JP2980629B2 (ja) | 混成集積回路部品の構造 | |
| JP2000216586A (ja) | 多層プリント回路基板 | |
| JPH09246776A (ja) | プリント配線板 | |
| JP3508329B2 (ja) | チップ型ノイズフイルタ | |
| JPH0653414A (ja) | マイクロ波集積回路 | |
| JPH10303565A (ja) | 多層回路基板 | |
| JPH05335771A (ja) | 電磁波遮蔽構造 | |
| JP2001060827A (ja) | マイクロストリップライン型電圧制御発振器 | |
| JPH02177587A (ja) | プリント配線基板 | |
| KR200157891Y1 (ko) | 엘씨 어레이 필터 | |
| JPH058695Y2 (ja) | ||
| JPH02249291A (ja) | プリント配線基板 | |
| JPH09312187A (ja) | Ｃｐｕソケット | |
| JPH07235770A (ja) | 多層プリント配線基板 | |
| JPH0230843Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |