JPH0319400A - 電磁シールド機能付回路基板 - Google Patents
電磁シールド機能付回路基板Info
- Publication number
- JPH0319400A JPH0319400A JP15410989A JP15410989A JPH0319400A JP H0319400 A JPH0319400 A JP H0319400A JP 15410989 A JP15410989 A JP 15410989A JP 15410989 A JP15410989 A JP 15410989A JP H0319400 A JPH0319400 A JP H0319400A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- layer
- upper conductor
- circuit board
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 60
- 230000000694 effects Effects 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 239000003990 capacitor Substances 0.000 abstract description 15
- 239000000463 material Substances 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract description 4
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 239000007787 solid Substances 0.000 abstract description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 abstract description 2
- 229910002113 barium titanate Inorganic materials 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
童栗圭旦赳雉分立
本発明は、電気容量（キャパシタ）及び電磁シールド層
を備えた回路基板に関する． 丈米少技歪 ハイブリッドＩＣ等の回路基板では、そこに搭載された
デジタルＩＣ等からのパルス的ノイズの放射を防止する
ため、それらＩＣ等のターミナルへの配線の途中にキャ
パシタを形成し、パルスノイズをグラウンドへ逃がして
いる．例えば、第２図（ａ）及び（ｂ）に示すように、
回路基板１０の裏側（■Ｃ等を搭載した面とは反幻側の
而）に、下から順に、所定の大きさの下導体層１２、下
導体層を覆う誘電体層１４、誘電体層ｌ４を覆う上導体
層ｌ６を＃ｒ４ｉして、キャパシタ１８を形成する。こ
こで、下導体層１２に、基板表側に搭載されたデジタル
ＩＣ等の端子が基板の貝通孔を通して接続され、かつ、
上導体Ｊｌｌｉｌ６が接地されることにより、パルスノ
イズがこのキャパシタ１８を通って上導体層１６からグ
ラウンドに逃がされる。
を備えた回路基板に関する． 丈米少技歪 ハイブリッドＩＣ等の回路基板では、そこに搭載された
デジタルＩＣ等からのパルス的ノイズの放射を防止する
ため、それらＩＣ等のターミナルへの配線の途中にキャ
パシタを形成し、パルスノイズをグラウンドへ逃がして
いる．例えば、第２図（ａ）及び（ｂ）に示すように、
回路基板１０の裏側（■Ｃ等を搭載した面とは反幻側の
而）に、下から順に、所定の大きさの下導体層１２、下
導体層を覆う誘電体層１４、誘電体層ｌ４を覆う上導体
層ｌ６を＃ｒ４ｉして、キャパシタ１８を形成する。こ
こで、下導体層１２に、基板表側に搭載されたデジタル
ＩＣ等の端子が基板の貝通孔を通して接続され、かつ、
上導体Ｊｌｌｉｌ６が接地されることにより、パルスノ
イズがこのキャパシタ１８を通って上導体層１６からグ
ラウンドに逃がされる。
更に、この上導体層１６が基板ＩＯの裏側全面を覆うよ
うに形威され、基仮ＩＯ表側に搭載されたＩＣ等の回路
要素への基板ｌＯ裏側からの７８．ＭＩ波輻射の侵入を
シールドする機能も付与される．允泗逆鼻１は．１トＥ
（４渫題 上記従来の方法では、上導体層が基板裏側を完全に覆う
ようにしているため（いわゆる「ベク張り』）、上導体
層の材料の消費量が多い．上導体層は、通常、銀パラジ
ウム等の高価な金属を用いるため、その材料コストは無
視し得ないものとなっている。
うに形威され、基仮ＩＯ表側に搭載されたＩＣ等の回路
要素への基板ｌＯ裏側からの７８．ＭＩ波輻射の侵入を
シールドする機能も付与される．允泗逆鼻１は．１トＥ
（４渫題 上記従来の方法では、上導体層が基板裏側を完全に覆う
ようにしているため（いわゆる「ベク張り』）、上導体
層の材料の消費量が多い．上導体層は、通常、銀パラジ
ウム等の高価な金属を用いるため、その材料コストは無
視し得ないものとなっている。
また、第２図（ａ）， （ｂ）に示すように、下導体層
ｌ２への配線２０の部分と上導体層ｌ６との間の絶縁の
ために、誘電体層ｌ４とは別の、低誘電率の絶縁体層２
２を設けなければならない。こうしないと、配線２０部
分の電気容量が無視し得ぬ程度となり、所定の電気容量
を持たせた回路パターンの設計が困難となるためである
。このため、回路製造工程において、絶縁体Ｎ２２を形
戒するための工程がｌ工程余分に必要となっている。
ｌ２への配線２０の部分と上導体層ｌ６との間の絶縁の
ために、誘電体層ｌ４とは別の、低誘電率の絶縁体層２
２を設けなければならない。こうしないと、配線２０部
分の電気容量が無視し得ぬ程度となり、所定の電気容量
を持たせた回路パターンの設計が困難となるためである
。このため、回路製造工程において、絶縁体Ｎ２２を形
戒するための工程がｌ工程余分に必要となっている。
本発明はこのような問題を解決し、設計及び製造工程が
簡単であり、かつ、材料消費量の少ない回路基板を提供
することを目的とする。
簡単であり、かつ、材料消費量の少ない回路基板を提供
することを目的とする。
ｆ ″゜ るための
上記目的を達成するため、本発明に係る電磁シールド機
能を有する回路基板では、基板上に下から順に、電気容
量部と配線部とから威る下導体層、該電気容量部と配線
部とを覆う誘電体層、及び該電気容量部に対応する部分
のみを無孔導体面とし、該配線部を含むそれ以外の部分
を電磁シールド効果を有する有孔の導体面とした上導体
層を配設したことを特徴とする。
能を有する回路基板では、基板上に下から順に、電気容
量部と配線部とから威る下導体層、該電気容量部と配線
部とを覆う誘電体層、及び該電気容量部に対応する部分
のみを無孔導体面とし、該配線部を含むそれ以外の部分
を電磁シールド効果を有する有孔の導体面とした上導体
層を配設したことを特徴とする。
なお、ここで、電磁シールド効果を有する有孔導体面は
、例えば、遮蔽対象電磁波の波長よりも十分小さい目を
有する網目状導体等により形成され得る。
、例えば、遮蔽対象電磁波の波長よりも十分小さい目を
有する網目状導体等により形成され得る。
註一貝
上記構成の下導体層一誘電体層一上導体層のうち、下導
体層の電気容量部の部分のみにより、所定の電気容Ｎ（
キャパシタ）が形威される。すなわち、下導体層の配線
部に対応する部分ついては、上導体層に孔が空いている
ため、実質的に電気容量が形成されない。従って、設計
時に、ほぼ下導体層の電気容量部の大きさで電気容量の
大きさが計算でき、設計が容易となる。また、下導体層
の配線部と上導体層との間の絶縁は誘電体層が果たすた
め、配線部のみに特別に絶縁体層を設ける必要がなく、
基板製造の際の１工程が省略できる。
体層の電気容量部の部分のみにより、所定の電気容Ｎ（
キャパシタ）が形威される。すなわち、下導体層の配線
部に対応する部分ついては、上導体層に孔が空いている
ため、実質的に電気容量が形成されない。従って、設計
時に、ほぼ下導体層の電気容量部の大きさで電気容量の
大きさが計算でき、設計が容易となる。また、下導体層
の配線部と上導体層との間の絶縁は誘電体層が果たすた
め、配線部のみに特別に絶縁体層を設ける必要がなく、
基板製造の際の１工程が省略できる。
さらに、上導体層は、無孔部・有孔部共に電磁シールド
効果を有するため、回路基板に対する電磁シールド機能
は損なわれることがない。
効果を有するため、回路基板に対する電磁シールド機能
は損なわれることがない。
大施班
以下、本発明の実施例を、第ｌ図を参照しつつ説明する
。この実施例の回路基板では、基板ｌのＩＣ等が搭載さ
れている面とは反対側の面（以下、裏面と呼ぶ）上に、
まず、銀パラジウムの下導体層２を形威する。この下導
体層２は、キャパシタ３を形成する電気容量部２ａとリ
ード部２ｂ．２ｃとから或る。この下導体Ｎ２の容量部
２ａ及びリード部２ｂ．２ｃの双方を覆うように、チタ
ン酸バリウム等による誘電体層４を形成する。そして、
その上に、基板ｌの裏面全体を覆うように、同じく銀パ
ラジウムによる上導体層５を形成する。このとき、上導
体層５の容量部２ａに対応する箇所は、ソリツドな（孔
の無い）面により形戒するが、それ以外の箇所は格子状
（孔のある面）とする。これら各層の形戒は、通常のマ
スクワークにより行う。
。この実施例の回路基板では、基板ｌのＩＣ等が搭載さ
れている面とは反対側の面（以下、裏面と呼ぶ）上に、
まず、銀パラジウムの下導体層２を形威する。この下導
体層２は、キャパシタ３を形成する電気容量部２ａとリ
ード部２ｂ．２ｃとから或る。この下導体Ｎ２の容量部
２ａ及びリード部２ｂ．２ｃの双方を覆うように、チタ
ン酸バリウム等による誘電体層４を形成する。そして、
その上に、基板ｌの裏面全体を覆うように、同じく銀パ
ラジウムによる上導体層５を形成する。このとき、上導
体層５の容量部２ａに対応する箇所は、ソリツドな（孔
の無い）面により形戒するが、それ以外の箇所は格子状
（孔のある面）とする。これら各層の形戒は、通常のマ
スクワークにより行う。
この回路基板が使用されるときには、その表面に搭載さ
れたデジタルＩＣ等のスイソチングノイズを発生する端
子が、基板ｔに形威された図示せぬ貫通孔を通して、上
記のようにして形成された下導体層２のリード線２ｂと
接続される。そして、下導体層２の他方のリード線２Ｃ
は図示せぬこの回路のター砧ナルと接続され、上導体Ｎ
５は接地される。
れたデジタルＩＣ等のスイソチングノイズを発生する端
子が、基板ｔに形威された図示せぬ貫通孔を通して、上
記のようにして形成された下導体層２のリード線２ｂと
接続される。そして、下導体層２の他方のリード線２Ｃ
は図示せぬこの回路のター砧ナルと接続され、上導体Ｎ
５は接地される。
このようにすることにより、ＩＣから出力される信号に
重畳した高周波のスイッチングノイズは、このキャパシ
タ３を通って上導体層５からグラウンドに逃がされ、こ
の回路のターミナルからは出力されない。一方、この回
路基板の裏面側から侵入しようとする輻射電磁波は、こ
の上導体層５により有効にシールドされるため、表側の
回路が外部ノイズから保護される。
重畳した高周波のスイッチングノイズは、このキャパシ
タ３を通って上導体層５からグラウンドに逃がされ、こ
の回路のターミナルからは出力されない。一方、この回
路基板の裏面側から侵入しようとする輻射電磁波は、こ
の上導体層５により有効にシールドされるため、表側の
回路が外部ノイズから保護される。
上述の通り、本回路基板を製造する段階においては、上
導体層５の材料量を大幅に減少することができ、コスト
の浄１減に寄与する。また、下導体層２のリード部２ｂ
，２ｃと上導体層５との絶縁に誘電体層４がそのまま使
用できるため、従来（第２図）のような特別な絶縁体層
２２を形或する必要が無い．このため、マスクワークの
工程が１つ省略でき、製造時間の短縮、コストの削減に
効果がある．更に、キャパシタ３の電気容量は、下導体
層２のリード部２ｂ．２ｃに対応する上導体Ｎ５の面積
が非常に小さいため、ほぼ容量部２ａの大きさのみで計
算することができ、キャパシタ３の設計が容易となって
いる。
導体層５の材料量を大幅に減少することができ、コスト
の浄１減に寄与する。また、下導体層２のリード部２ｂ
，２ｃと上導体層５との絶縁に誘電体層４がそのまま使
用できるため、従来（第２図）のような特別な絶縁体層
２２を形或する必要が無い．このため、マスクワークの
工程が１つ省略でき、製造時間の短縮、コストの削減に
効果がある．更に、キャパシタ３の電気容量は、下導体
層２のリード部２ｂ．２ｃに対応する上導体Ｎ５の面積
が非常に小さいため、ほぼ容量部２ａの大きさのみで計
算することができ、キャパシタ３の設計が容易となって
いる。
なお、本実施例において具体的に挙げられた材料名及び
上導体層の格子状パターンは、あくまで一つの例であり
、当業者であれば本発明の要旨内において、他の導体材
料、誘電体材料を用い、あるいは電磁シールド効果を有
する他のパターン（例えば、ソリッド面に丸孔を空けた
りしたもの）を形戒することは容易であろう。
上導体層の格子状パターンは、あくまで一つの例であり
、当業者であれば本発明の要旨内において、他の導体材
料、誘電体材料を用い、あるいは電磁シールド効果を有
する他のパターン（例えば、ソリッド面に丸孔を空けた
りしたもの）を形戒することは容易であろう。
急丑生四果
以上説明した通り、本発明によれば、上導体層は、その
電磁シールド機能は十分に発揮しつつ、有孔部の孔によ
り、使用材料量が低減する．このため、高価な導体材料
を用いる場合には、特にコスト低減効果が大きい。更に
、下導体層への配線部分に誘電体層とは別異の絶縁体層
を設ける必要がなくなるため、その形戒工程が省略でき
、基板の製造タクトの短縮、コストの（ｍＮが図れる．
しかも、このとき、電気容量の大きさが、従来通り、ほ
ぼ下導体層の電気容量部の大きさのみで計算できるため
、設計が複雑になることもない。
電磁シールド機能は十分に発揮しつつ、有孔部の孔によ
り、使用材料量が低減する．このため、高価な導体材料
を用いる場合には、特にコスト低減効果が大きい。更に
、下導体層への配線部分に誘電体層とは別異の絶縁体層
を設ける必要がなくなるため、その形戒工程が省略でき
、基板の製造タクトの短縮、コストの（ｍＮが図れる．
しかも、このとき、電気容量の大きさが、従来通り、ほ
ぼ下導体層の電気容量部の大きさのみで計算できるため
、設計が複雑になることもない。
第１図は本発明の実施例の回路基板の外観図、第２図（
ａ）は従来の回路基板の平面図、第２図山）はそのＢ−
Ｂ’断面図である。 ■、１０・・・基板 ２、１２・・・下導体層
ａ）は従来の回路基板の平面図、第２図山）はそのＢ−
Ｂ’断面図である。 ■、１０・・・基板 ２、１２・・・下導体層
Claims (1)
- 【特許請求の範囲】 基板上に下から順に、 電気容量部と配線部とから成る下導体層、 該電気容量部と配線部とを覆う誘電体層、及び該電気容
量部に対応する部分のみを無孔導体面とし、該配線部を
含むそれ以外の部分を電磁シールド効果を有する有孔の
導体面とした上導体層を配設した、電磁シールド機能を
有する回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15410989A JPH0634474B2 (ja) | 1989-06-16 | 1989-06-16 | 電磁シールド機能付回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15410989A JPH0634474B2 (ja) | 1989-06-16 | 1989-06-16 | 電磁シールド機能付回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319400A true JPH0319400A (ja) | 1991-01-28 |
| JPH0634474B2 JPH0634474B2 (ja) | 1994-05-02 |
Family
ID=15577123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15410989A Expired - Fee Related JPH0634474B2 (ja) | 1989-06-16 | 1989-06-16 | 電磁シールド機能付回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0634474B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05126100A (ja) * | 1991-08-26 | 1993-05-21 | Ebara Corp | 振動柱ポンプ |
| US5472323A (en) * | 1993-01-07 | 1995-12-05 | Tdk Corporation | Movable magnet type pump |
-
1989
- 1989-06-16 JP JP15410989A patent/JPH0634474B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05126100A (ja) * | 1991-08-26 | 1993-05-21 | Ebara Corp | 振動柱ポンプ |
| US5472323A (en) * | 1993-01-07 | 1995-12-05 | Tdk Corporation | Movable magnet type pump |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0634474B2 (ja) | 1994-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5488540A (en) | Printed circuit board for reducing noise | |
| US6778040B2 (en) | Feed-through filter having improved shielding and mounting functions | |
| US5236736A (en) | Method for manufacturing an electromagnetic wave shield printed wiring board | |
| JPH08204377A (ja) | 遮蔽体 | |
| JPH0319400A (ja) | 電磁シールド機能付回路基板 | |
| JP3082579B2 (ja) | シールドケース | |
| JPH08330682A (ja) | 半導体部品実装型フレキシブルプリント基板 | |
| KR0137658B1 (ko) | 전자기 간섭을 방지하는 인쇄회로기판 | |
| US5880938A (en) | Circuit board with screening arrangement against electromagnetic interference | |
| JP3508329B2 (ja) | チップ型ノイズフイルタ | |
| JPH1197820A (ja) | 電磁シールド用導体パターンが形成された回路基板 | |
| JPH0354470B2 (ja) | ||
| JPH11284291A (ja) | 回路基板およびこの回路基板を搭載した液晶表示装置 | |
| JPH02177587A (ja) | プリント配線基板 | |
| JPH10303565A (ja) | 多層回路基板 | |
| JPH04132300A (ja) | プリント基板 | |
| JPH071831Y2 (ja) | シールド構造 | |
| JPH0870060A (ja) | セラミック多層パッケージ | |
| JPH09312187A (ja) | Ｃｐｕソケット | |
| JP2575376Y2 (ja) | プリント基板のシールド装置 | |
| JPH02249291A (ja) | プリント配線基板 | |
| JPH11289186A (ja) | 半導体のノイズ低減装置及び半導体のノイズ低減方法 | |
| JPH04271196A (ja) | プリント基板 | |
| JP2003309392A (ja) | 高周波ユニット | |
| JPH02214195A (ja) | 電子部品の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |