JPH1084268A - 保護回路 - Google Patents

Abstract

(57)【要約】 【課題】 使用する回路へ悪影響を与えない小型の保護
回路。 【解決手段】 この発明はＨ動作の間のハイブリッドＶ
ＣＣ装置内にあるＢｉＣＭＯＳ／ＣＭＯＳ回路に対する
保護回路に関する。この発明の目的は、それを用いた回
路に対する影響を出来る限り小さくすると共に、僅かな
場所しか取らないこのような保護回路を提供する事であ
る。この目的を達成する為、保護回路がその出力（ＡＵ
Ｓ）に存在する電圧（ＶＯＨ）を、所定の電圧（ＲＥ
Ｆ）と比較する事によって監視し、この所定の電圧を越
えた時、回路がＨ動作を終了させる。この保護回路は、
出力（ＡＵＳ）から無視し得るような監視電流成分（Ｉ
ｅｘ′）しか取出さないように設計されている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はＨ動作の間、ハイブリ
ッドＶＣＣ装置内のＢｉＣＭＯＳ／ＣＭＯＳ回路に対す
る保護回路に関する。

【０００２】

【従来の技術及び課題】従来、ハイブリッドＶＣＣ装置
は周知である。こういう装置では、少なくとも２種類の
異なるＨレベル、例えば、３．３Ｖ及び５Ｖが、異なる
ＢｉＣＭＯＳ／ＣＭＯＳ回路内の２つの適当な部品によ
ってバスに供給される。大多数のハイブリッドＶＣＣ装
置では、電力消費の小さい部品を保護する為に、Ｈ動作
の間、保護回路が要求される。次にこの理由を図２を参
照して詳しく説明する。図２は、従来のハイブリッドＶ
ＣＣ装置のＢｉＣＭＯＳ／ＣＭＯＳ回路の出力段の一部
分を示す。

【０００３】図２で、ＭＰ４はＰＭＯＳ出力トランジス
タを表わし、その導電状態では、例えば３．３ＶのＨレ
ベルを、回路の出力ＡＵＳであるソース端子からバス
（図に示してない）に供給する作用を有する。ＰＭＯＳ
出力トランジスタＭＰ４のドレイン端子が第１の電源電
位ＶＣＣに接続される。この電位が、バスに供給される
Ｈレベルに従って選ばれる。出力ＡＵＳとＰＭＯＳ出力
トランジスタＭＰ４のゲート端子の間にＰＭＯＳトラン
ジスタＭＰ７の主電流通路があり、そのゲート端子が第
１の電源電位ＶＣＣに接続されている。

【０００４】更に、出力ＡＵＳがＰＭＯＳトランジスタ
ＭＰ８の主電流通路を介してＰＭＯＳトランジスタＭＰ
４、ＭＰ７及びＭＰ８の基板に接続される。これらの基
板がショットキー・ダイオードＤ１を介して第１の電源
電位ＶＣＣに接続される。このショットキー・ダイオー
ドＤ１は、それがＶＣＣへ向う電流の流れを妨げるよう
に回路内に配置されている。ＰＭＯＳトランジスタＭＰ
８のゲート端子にもＶＣＣがかかっている。２つのＰＭ
ＯＳトランジスタＭＰ７、ＭＰ８は、ＰＭＯＳ出力トラ
ンジスタＭＰ４からバスへのＨレベルの出力が、そのゲ
ート端子がＶＣＣに接続された為に不作動になった時、
ＰＭＯＳ出力トランジスタＭＰ４のターンオンを防止す
る作用を持つ。このようなターンオンは、別の部品が５
Ｖをバスに印加して、出力ＡＵＳの電圧ＶＯＨが５Ｖに
なり、ＰＭＯＳ出力トランジスタＭＰ４のゲート又は基
板に於ける電圧ＶＣＣ、即ち３．３Ｖより大きくなった
場合、実際に起り得る。この影響に対抗するのがＰＭＯ
ＳトランジスタＭＰ７、ＭＰ８である。これは、ＶＣＣ
＋ＶｔＭＰ７又はＶＣＣ＋ＶｔＭＰ８より大きな、出力
ＡＵＳの電圧では、ＰＭＯＳ出力トランジスタＭＰ４か
らのゲート又は基板電位を、出力ＡＵＳの電圧ＶＯＨよ
り大きくさせる為に、それらがターンオンされるからで
ある。ＶｔＭＰ７が及びＶｔＭＰ８は、夫々ＰＭＯＳト
ランジスタＭＰ７、ＭＰ８の閾値電圧である。

【０００５】これに関連して、ＰＭＯＳトランジスタＭ
Ｐ７、ＭＰ８を正確にＶＣＣでターンオンする事が出来
るようにする為に、ＭＰ７、ＭＰ８のゲート端子には、
これに対応して一層低い第３又は第４の電源電位ＶＣＣ
−ＶｔＭＰ７並びにＶＣＣ−ＶｔＭＰ８が存在する事が
ある。更に、出力ＡＵＳにＨレベルを発生する為に第２
の電源電位ＧＮＤ（例えば、アース電位）と、又は出力
ＡＵＳにＬレベルを発生する為に第１の電源電位ＶＣＣ
とＰＭＯＳ出力トランジスタＭＰ４のゲート端子を選択
的に接続する駆動回路が設けられている。この駆動回路
は次の部品、即ち、ＰＭＯＳトランジスタＭＰ１、ＭＰ
２、ＮＭＯＳトランジスタＭＮ１、ＭＮ２、ｐｎｐバイ
ポーラ・トランジスタＱ１及びショットキー・ダイオー
ドＤ２、Ｄ３を含む。

【０００６】ＰＭＯＳトランジスタＭＰ２は、ドレイン
端子が第１の電源電位ＶＣＣに接続され、ソース端子が
ショットキー・ダイオードＤ３を介してＰＭＯＳ出力ト
ランジスタＭＰ４のゲート端子に接続されている。ＰＭ
ＯＳトランジスタＭＰ２はそのゲート端子に入力信号Ｅ
ＩＮを受取る。ＰＭＯＳ出力トランジスタＭＰ４のゲー
ト端子が更に、互いに直列に配置されたＮＭＯＳトラン
ジスタＭＮ２、ＭＮ３を介して第２の電源電位ＧＮＤに
接続されている。ここでは、例として、この電位がアー
ス電位である。

【０００７】ＮＭＯＳトランジスタＭＮ３はそのゲート
端子に入力信号ＥＩＮを受取り、この信号がＨ状態であ
る時、これがＮＭＯＳトランジスタＭＮ３をターンオン
する。ＮＭＯＳトランジスタＭＮ２がショットキー・ダ
イオードＤ２を介してＰＭＯＳトランジスタＭＰ１のソ
ース端子に接続され、そのドレイン端子が第１の電源電
位ＶＣＣに接続される。ＭＯＳトランジスタＭＰ１及び
ＭＮ２がそのゲート端子に付能信号ＮＣＴＲＬを受取
る。この信号は、Ｈ状態にある時、ＮＭＯＳトランジス
タＭＰ１をターンオフし、ＮＭＯＳトランジスタＭＮ２
をターンオンする。ｐｎｐバイポーラ・トランジスタＱ
１は、そのベース端子の付能信号（ｅｎａｂｌｉｎｇ
ｓｉｇｎａｌ）ＮＣＴＲＬの補数ＣＴＲＬに応じた形
で、ＰＭＯＳトランジスタＭＰ１を分路する。

【０００８】ＥＩＮが“Ｈ”に等しく、ＮＣＴＲＬが
“Ｈ”に等しく、従ってＣＴＲＬが“Ｌ”に等しい状態
では、出力ＡＵＳはＨ状態になる。これは、この時、Ｐ
ＭＯＳ出力トランジスタＭＰ４のゲート端子が２つのＮ
ＭＯＳトランジスタＭＮ２、ＭＮ３を介してアースに接
続され、ＰＭＯＳ出力トランジスタＭＰ４がこの為ター
ンオンするからである。

【０００９】ＮＣＴＲＬの“Ｌ”状態、従ってＣＴＲＬ
の“Ｈ”状態、又はＥＩＮが“Ｌ”である時、ＰＭＯＳ
出力トランジスタＭＰ４のゲート端子には、バイポーラ
・トランジスタＱ１及びショットキー・ダイオードＤ２
を介して、又はＰＭＯＳトランジスタＭＰ２及びショッ
トキー・ダイオードＤ３を介して、第１の電源電位ＶＣ
Ｃが供給され、その結果、ＰＭＯＳ出力トランジスタＭ
Ｐ４はターンオフになる。その時、やはりショットキー
・ダイオードＤ２、Ｄ３がＶＣＣへ向う電流の流れを防
止する。

【００１０】ここで、出力ＡＵＳの電圧ＶＯＨがＨ状態
である、即ち、バスに接続された別の部品が、そのＨ状
態で、ＶＣＣ（＝５Ｖ）をバスに供給した時に、ＰＭＯ
Ｓ出力トランジスタＭＰ４が駆動回路によってターンオ
ンされた時に、それからバスに送出された電圧ＶＣＣ
（３．３Ｖ）より大きくなると仮定する。 その時、対
応する電流ＩｅｘがＰＭＯＳ出力トランジスタＭＰ４に
流れる。出力ＡＵＳの電圧ＶＯＨが引続いて増加し、Ｖ
ＣＣ＋ＶｔＭＰ７より高くなると、ＰＭＯＳトランジス
タＭＰ７がターンオンになり、別の電流成分が出力ＡＵ
ＳからトランジスタＭＰ７、ＭＮ２及びＭＮ３を介して
アースに流れる。

【００１１】このようにして発生した電流Ｉｅｘは消費
電力の小さい部品を損傷する事があり、装置の電源にと
って実質的な負荷になる。この問題を扱う事が出来るの
は、適当な保護回路を使う事だけである。しかし、従来
の保護回路は２つの実質的な欠点があった。即ち、第１
に、それが、それを用いる回路の機能、例えば応答挙動
を損なう事、第２に、かなりの場所を必要とし、その
為、このような回路の漸進的な集積化を妨げる事であ
る。従って、この発明の１つの目的は、それを用いる回
路に対する影響を可能な限り少なくし、僅かな場所しか
占めないような保護回路を提供する事である。

【００１２】この発明では、この目的が、Ｈ動作の間、
ハイブリッドＶＣＣ装置内にあるＢｉＣＭＯＳ／ＣＭＯ
Ｓ回路に対する保護回路を提供する事によって達成され
る。このＢｉＣＭＯＳ／ＣＭＯＳ回路は、そのドレイン
端子が第１の電源電位に接続され、そのソース端子がＢ
ｉＣＭＯＳ／ＣＭＯＳ回路の出力となり、ゲート端子を
持つ第１のＭＯＳトランジスタと、第１のＭＯＳトラン
ジスタのゲート端子に接続されていて、第１のＭＯＳト
ランジスタのゲート端子を、出力にＬレベルを発生する
為に第１の電源電位と、又は出力にＨレベルを発生する
為にＨ動作中に第２の電源電位と選択的に接続する駆動
回路と、その主電流通路が出力及び第１のＭＯＳトラン
ジスタのゲート端子の間にあって、そのゲート端子が第
３の電源電位に接続されて、出力の電圧が予定の値を越
える時に、出力を第１のＭＯＳトランジスタのゲート端
子と短絡する第２のＭＯＳトランジスタとで構成され
る。この発明の保護回路は、その主電流通路が第１の電
源電位及び第１のＭＯＳトランジスタのゲート端子の間
にあって、ゲート端子を有する第３のＭＯＳトランジス
タと、その主電流通路が第１のＭＯＳトランジスタのゲ
ート端子と第２の電源電位の間で駆動回路と直列になっ
ていて、ゲート端子を持つ第４のＭＯＳトランジスタ
と、出力の電圧を求め、出力の電圧を予定の基準電圧と
比較する為に、出力から取出した監視電流成分を制限
し、出力の電圧が基準電圧より大きい時に、第３のＭＯ
Ｓトランジスタをターンオンすると共に第４のＭＯＳト
ランジスタをターンオフする為、Ｈ動作の間、トリガ信
号を出力する保護回路トリガ回路とを有する。

【００１３】この発明の保護回路では、出力が第５のＭ
ＯＳトランジスタの主電流通路を介して、第１、第２及
び第５のＭＯＳトランジスタの基板に接続されている事
が好ましい。基板が第１の電源電位に接続され、第４の
電源電位がＰＭＯＳトランジスタのゲート端子にかけら
れる。

【００１４】更にこの発明の保護回路では、第１の電源
電位及び基板の間にショットキー・ダイオードを配置し
て、このショットキー・ダイオードを、それが第１の電
源電位への電流のあらゆる流れを防止するように、回路
内に配置することが好ましい。更にこの発明の保護回路
では、駆動回路が、その主電流通路が第１の電源電位及
び第１のＭＯＳトランジスタのゲート端子の間にあっ
て、入力信号を受取るゲート端子をもつ第６のＭＯＳト
ランジスタと、互いに直列に配置されていて、一方では
第１のＭＯＳトランジスタのゲート端子に接続されると
共に、他方では第４のＭＯＳトランジスタを介して第２
の電源電位に接続され、その第８のＭＯＳトランジスタ
は入力信号をそのゲート端子に受取り、第７のＭＯＳト
ランジスタが付能信号をそのゲート端子に受取るような
第７及び第８のＭＯＳトランジスタと、その主電流通路
が第１のＭＯＳトランジスタのゲート端子と第１の電源
電位の間にある第９のＭＯＳトランジスタと、そのベー
ス端子にある付能信号の補数に応じた形で、第９のＭＯ
Ｓトランジスタを分路するバイポーラ・トランジスタと
で構成されていることが好ましい。

【００１５】この発明の保護回路では、第１のＭＯＳト
ランジスタのゲート端子と第９のＭＯＳトランジスタの
間にショットキー・ダイオードを配置し、それが第１の
電源電位へ向う電流の流れを防止する事が好ましい。こ
の発明の保護回路では、第６のＭＯＳトランジスタと第
１のＭＯＳトランジスタのゲート端子の間にショットキ
ー・ダイオードを配置して、それが第１の電源電位へ向
う電流の流れを防止する事が好ましい。この発明の保護
回路では、第３のＭＯＳトランジスタと第１のＭＯＳト
ランジスタのゲート端子の間に、ショットキー・ダイオ
ードを配置し、それが第１の電源電位へ向う電流の流れ
を防止する事が好ましい。

【００１６】更にこの発明の保護回路では、保護回路ト
リガ回路が、そのソース端子が出力に接続され、そのゲ
ート端子が基準電圧を受取る第１０のＭＯＳトランジス
タと、そのドレイン端子が第１０のＭＯＳトランジスタ
のドレイン端子に接続され、そのゲート端子が付能信号
を受取る第１１のＭＯＳトランジスタと、第１１のＭＯ
Ｓトランジスタのソース端子及び第２の電源電位に接続
された抵抗と、その入力端子が、第１１のＭＯＳトラン
ジスタのソース端子及び抵抗の間にある節に接続され、
その出力端子が第３及び第４のＭＯＳトランジスタのゲ
ート端子に接続されたインバータとで構成される事が好
ましい。

【００１７】この発明の保護回路では、第１０のＭＯＳ
トランジスタの基板がショットキー・ダイオードを介し
て第１の電源電位に接続され、このショットキー・ダイ
オードが、第１の電源電位に向う電流のあらゆる流れを
防止するように回路内に配置されている事が好ましい。
この発明の保護回路の特に有利な特徴は、オフ切換え電
流及びターンオフ電圧の両方を精密に設定する事が出来
る事、回路が殆ど場所を必要としない事、並びにそれを
用いた回路の応答挙動に悪影響を持たない事である。次
にこの発明を図面に示した好ましい実施例について説明
する。

【００１８】

【実施例】この発明の保護回路をＨ動作中のハイブリッ
ドＶＣＣ装置内にあるＢｉＣＭＯＳ／ＣＭＯＳ回路に用
いた場合が図１に示されている。図１で、図２と同じ部
品には、その部品の説明の繰返しを避ける為に、同じ参
照数字が付けられている。この発明の保護回路は３つの
主な構成要素からなる。第１に、追加のＰＭＯＳトラン
ジスタＭＰ３が設けられ、そのドレイン端子が第１の電
源電位ＶＣＣに接続され、そのソース端子が、ＶＣＣに
向っての電流の流れを防止する為のショットキー・ダイ
オードＤ５を介して、ＰＭＯＳ出力トランジスタＭＰ４
のゲート端子に接続されている。更に、ＮＭＯＳトラン
ジスタＭＮＣ１が設けられ、その主電流通路がＮＭＯＳ
トランジスタＭＮ３と第２の電源電位ＧＮＤ（例えばア
ース電位）の間に入るように接続されている。

【００１９】最後に、保護回路トリガ回路が設けられて
いて、トランジスタＭＰ３及びＭＮＣ１のゲート端子を
駆動する。この保護回路トリガ回路は、図示の好ましい
実施例では、ＰＭＯＳトランジスタＭＰＣ１、ＮＭＯＳ
トランジスタＭＮＣ３、抵抗Ｒ１、インバータＩＮＶ１
及びショットキー・ダイオードＤＣ１を含む。ＰＭＯＳ
トランジスタＭＰＣ１のソース端子が出力ＡＵＳに接続
されている。このトランジスタは、ゲート端子に基準電
圧ＲＥＦを受取る。この基準電圧は、例えば分圧器、又
は既に存在している電圧源、例えば「パワー・オン・デ
マンド」に対する基準電圧源から来る。

【００２０】ＰＭＯＳトランジスタの基板がショットキ
ー・ダイオードＤＣ１を介して第１の電源電位ＶＣＣに
接続され、このショットキー・ダイオードは、それがＶ
ＣＣに向う電流の流れを防止するように回路内に設けら
れている。ＰＭＯＳトランジスタＭＰＣ１のドレイン端
子がＮＭＯＳトランジスタＭＮＣ２のドレイン端子に接
続され、このトランジスタは上に述べた付能信号ＮＣＴ
ＲＬをゲート端子に受取る。

【００２１】ＮＭＯＳトランジスタＭＮＣ２のソース端
子が抵抗Ｒ１を介して第２の電源電位ＧＮＤ（図ではア
ース電位）に接続される。ＮＭＯＳトランジスタＭＮＣ
２のソース端子と抵抗Ｒ１の間の節（ｎｏｄｅ）がイン
バータＩＮＶ１の入力端子に接続され、その出力端子が
駆動回路の出力端子Ｓを構成しており、この出力Ｓがト
ランジスタＭＮＣ１及びＭＰ３のゲート端子に接続され
ている。

【００２２】次に、この発明の保護回路の動作を更に詳
しく説明する。電流Ｉｅｘを制限する為の保護回路のト
リガ作用は、基準電圧ＲＥＦの選び方次第である。この
電圧がトランジスタＭＰＣ１のゲート端子にかかる。例
えば、保護回路が、ＶＣＣより大きな出力電圧（ＶＯ
Ｈ）に対して作用するように保証する為には、基準電圧
はＶＣＣ−ＶｔＭＰＣ１に等しい値に設定しなければな
らない。ここでＶｔＭＰＣ１はＰＭＯＳトランジスタＭ
ＰＣ１の閾値電圧である。これは、下記の式（１）が満
たされた時、

【数１】 ＶＯＨ＞ＲＥＦ＋ＶｔＭＰＣ１ （１） 又は、上に示したＲＥＦの値に達した後、次の式（２）
が満たされる時

【数２】 ＶＯＨ＞ＶＣＣ （２） ＰＭＯＳトランジスタＭＰＣ１がターンオンする事に由
る。

【００２３】ＰＭＯＳトランジスタＭＰＣ１が式（２）
に従ってオンに切換えられてＨ状態になった時、インバ
ータＩＮＶ１の前にある節がＨレベルになる。これは、
前に述べたように、Ｈ状態では、ＮＭＯＳトランジスタ
ＭＮＣ２も、ＮＣＴＲＬの状態が“Ｈ”である事によっ
てターンオンするからである。

【００２４】この結果、保護回路に対するトリガ回路の
出力端子Ｓは、反転レベル、即ち、Ｌレベルに変化す
る。従って、ＰＭＯＳトランジスタＭＰ３がターンオン
し、その為、ＰＭＯＳトランジスタＭＰ４がターンオフ
になる。更に、ＮＭＯＳトランジスタＭＮＣ１がターン
オフになる。こういう事情により、電流Ｉｅｘのこれ以
外の妨害作用を持つ成分が流れる事が出来ない。これ
は、ＰＭＯＳ出力トランジスタＭＰ４を通る電流通路も
ＰＭＯＳトランジスタＭＰ７を通る電流通路も阻止され
ているからである。

【００２５】この点、抵抗Ｒ１は、Ｈ状態でのインバー
タＩＮＶ１の入力端子の自由な浮動状態を防止するよう
に作用する。それが存在している事により、Ｒ１を介し
てアースに向う、保護回路のトリガ回路を通る監視電流
成分Ｉｅｘ′（これはマイクロアンペア程度）は無視し
得るものしかない。この電流成分は、Ｒ１（典型的には
３０乃至５０ｋΩ）を使って設定する事が出来、条件に
従って小さく押える事が出来る。

【００２６】更に具体的に言うと、この監視電流成分Ｉ
ｅｘ′は次の式（３）によって定められる。

【数３】 Ｉｅｘ′＝ＶＯＨ−（ＶＤＳＭＰＣ１−ＶｔＭＮＣ２）／２ （３） この式でＶＤＳＭＰＣ１は、ＭＰＣ１のドレイン／ソー
ス電圧を表わし、ＶｔＭＮＣ２はＭＮＣ２の閾値電圧で
ある。これは、抵抗Ｒ１の電圧をＶｔＭＮＣ２だけ減少
し、従って、抵抗Ｒ１の値を減少するのに寄与するとい
うＮＭＯＳトランジスタＭＮＣ２の１つの利点をはっき
りさせるのに役立っている。この為、チップ上に抵抗Ｒ
１の為に必要な余分な場所は限界的である。

【００２７】更に、この監視電流成分Ｉｅｘ′は、出力
段のＬ状態では、ＮＣＴＲＬが“Ｌ”であって不作動で
あり、その為に損失がないので、存在しない。結論とし
て、保護回路のトリガ回路の主な作用をまとめると、次
のように言う事が出来る。 イ）電圧ＶＯＨが出力ＡＵＳで得られ、出力ＡＵＳから
取出す監視電流成分Ｉｅｘ′が制限される。 ロ）出力ＡＵＳの電圧ＶＯＨが予定の基準電圧ＲＥＦと
比較される。 ハ）Ｈ動作で、出力ＡＵＳの電圧ＶＯＨが基準電圧ＲＥ
Ｆより大きい時、トリガ信号が供給され、こうしてＰＭ
ＯＳトランジスタＭＰ３をターンオンし、ＮＭＯＳトラ
ンジスタＭＮＣ１をターンオフする。

【００２８】この発明の保護回路は、場所の条件を実質
的に増加する事なく、そして例えばその応答挙動につい
てのように、出力段の作用に対する不利な影響なしに、
ハイブリッドＶＣＣ駆動器に対して実効的な保護作用を
する。こういう性質の意味する所は、消費電力の小さい
負荷部品を過負荷に対して保護する広い範囲の用途があ
り、その有効寿命及び信頼性を高める事が出来るという
事である。

【００２９】以上の説明に関しさらに以下の項目を開示
する。 （１） そのドレイン端子が第１の電源電位（ＶＣＣ）
に接続され、そのソース端子がＢｉＣＭＯＳ／ＣＭＯＳ
回路の出力（ＡＵＳ）を構成し、そしてゲート端子を持
つ第１のＭＯＳトランジスタ（ＭＰ４）、該第１のＭＯ
Ｓトランジスタ（ＭＰ４）のゲート端子に接続されてい
て、該第１のＭＯＳトランジスタ（ＭＰ４）のゲート端
子を、出力（ＡＵＳ）にＬレベルを発生する為に第１の
電源電位（ＶＣＣ）に、又はＨ動作の間、出力（ＡＵ
Ｓ）にＨレベルを発生する為に第２の電源電位（ＧＮ
Ｄ）に選択的に接続する駆動回路（ＭＰ１、ＭＰ２、Ｑ
１、ＭＮ２、ＭＮ３、Ｄ２、Ｄ３）、及びその主電流通
路が出力（ＡＵＳ）及び第１のＭＯＳトランジスタ（Ｍ
Ｐ４）のゲート端子の間にあって、そのゲート端子が第
３の電源電位（ＶＣＣ）に接続されていて、出力（ＡＵ
Ｓ）の電圧が予定の値を越える時に、出力（ＡＵＳ）を
第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子に短
絡する第２のＭＯＳトランジスタ（ＭＰ７）で構成され
た、ハイブリッドＶＣＣ装置内のＢｉＣＭＯＳ／ＣＭＯ
Ｓ回路に対するＨ動作中の保護回路に於いて、その主電
流通路が第１の電源電位（ＶＣＣ）及び第１のＭＯＳト
ランジスタ（ＭＰ４）のゲート端子の間にあって、ゲー
ト端子を有する第３のＭＯＳトランジスタ（ＭＰ３）
と、その主電流通路が、第１のＭＯＳトランジスタ（Ｍ
Ｐ４）のゲート端子及び第２の電源電位（ＧＮＤ）の間
で駆動回路（ＭＰ１、ＭＰ２、Ｑ１、ＭＮ２、ＭＮ３、
Ｄ２、Ｄ３）と直列になっていて、ゲート端子を有する
第４のＭＯＳトランジスタ（ＭＮＣ１）と、出力（ＡＵ
Ｓ）の電圧（ＶＯＨ）を求めると共に、出力（ＡＵＳ）
からその時取出した監視電流成分（Ｉｅｘ′）を制限
し、出力（ＡＵＳ）の電圧（ＶＯＨ）を所定の基準電圧
（ＲＥＦ）と比較し、出力（ＡＵＳ）の電圧（ＶＯＨ）
が基準電圧（ＲＥＦ）より大きい時、第３のＭＯＳトラ
ンジスタ（ＭＰ３）をターンオンすると共に第４のＭＯ
Ｓトランジスタ（ＭＮＣ１）をターンオフする為に、Ｈ
動作の間、トリガ信号を出力する保護回路トリガ回路
（ＭＰＣ１、ＤＣ１、ＭＮＣ２、Ｒ１、ＩＮＶ１）とを
有する保護回路。

【００３０】（２） 第１項記載の保護回路に於いて、
出力（ＡＵＳ）が第５のＭＯＳトランジスタ（ＭＰ８）
の主電流通路を介して第１、第２及び第５のＭＯＳトラ
ンジスタ（ＭＰ４、ＭＰ７、ＭＰ８）の基板に接続さ
れ、該基板が第１の電源電位（ＶＣＣ）に接続され、Ｐ
ＭＯＳトランジスタ（ＭＰ８）のゲート端子に第４の電
源電位（ＶＣＣ）が存在する保護回路。 （３） 第２項記載の保護回路に於いて、第１の電源電
位（ＶＣＣ）及び基板の間にショットキー・ダイオード
（Ｄ１）が入っており、該ショットキー・ダイオード
は、それが第１の電源電位（ＶＣＣ）への電流の全ての
流れを妨げるように回路内に配置されている保護回路。 （４） 第１項乃至第３項記載の保護回路に於いて、駆
動回路（ＭＰ１、ＭＰ２、Ｑ１、ＭＮ２、ＭＮ３、Ｄ
２、Ｄ３）が、その主電流通路が第１の電源電位（ＶＣ
Ｃ）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート
端子の間にあって、入力信号（ＥＩＮ）を受取るゲート
端子を有する第６のＭＯＳトランジスタ（ＭＰ２）、互
いに直列に接続されると共に、一方では第１のＭＯＳト
ランジスタ（ＭＰ４）のゲート端子に接続され、他方で
は第４のＭＯＳトランジスタ（ＭＮ１）を介して第２の
電源電位（ＧＮＤ）に接続され、当該第８のＭＯＳトラ
ンジスタ（ＭＮ３）が入力信号（ＥＩＮ）をそのゲート
端子に受取ると共に当該第７のＭＯＳトランジスタ（Ｍ
Ｎ２）が付能信号（ＮＣＴＲＬ）をそのゲート端子に受
取るような第７及び第８のＭＯＳトランジスタ（ＭＮ
２、ＭＮ３）、その主電流通路が第１のＭＯＳトランジ
スタ（ＭＰ４）のゲート端子及び第１の電源電位（ＶＣ
Ｃ）の間にある第９のＭＯＳトランジスタ（ＭＰ１）、
及びそのベース端子に於ける付能信号（ＮＣＴＲＬ）の
補数（ＣＴＲＬ）に応じた形で、前記第９のＭＯＳトラ
ンジスタ（ＭＰ１）を分路するバイポーラ・トランジス
タ（Ｑ１）で構成されている保護回路。 （５） 第４項記載の保護回路に於いて、第１のＭＯＳ
トランジスタ（ＭＰ４）のゲート端子及び第９のＭＯＳ
トランジスタ（ＭＰ１）の間に、ショットキー・ダイオ
ード（Ｄ２）が入っていて、該ショットキー・ダイオー
ドは第１の電源電位（ＶＣＣ）へ向う電流の流れを妨げ
る保護回路。 （６） 第４項又は第５項記載の保護回路に於いて、第
６のＭＯＳトランジスタ（ＭＰ２）及び第１のＭＯＳト
ランジスタ（ＭＰ４）のゲート端子の間にショットキー
・ダイオード（Ｄ３）が入っていて、該ショットキー・
ダイオードが第１の電源電位（ＶＣＣ）へ向う電流の流
れを妨げる保護回路。

【００３１】（７） 第１項乃至第６項記載の保護回路
に於いて、第３のＭＯＳトランジスタ（ＭＰ３）及び第
１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間に
ショットキー・ダイオード（Ｄ５）が入っていて、該シ
ョットキー・ダイオードが第１の電源電位（ＶＣＣ）へ
向う電流の流れを妨げる保護回路。 （８） 第１項乃至第７項記載の保護回路に於いて、保
護回路トリガ回路（ＭＰＣ１、ＤＣ１、ＭＮＣ２、Ｒ１
及びＩＮＶ１）が、そのソース端子が出力（ＡＵＳ）に
接続され、そのゲート端子が基準電圧（ＲＥＦ）を受取
る第１０のＭＯＳトランジスタ（ＭＰＣ１）、そのドレ
イン端子が第１０のＭＯＳトランジスタ（ＭＰＣ１）の
ドレイン端子に接続され、そのゲート端子が付能信号
（ＮＣＴＲＬ）を受取る第１１のＭＯＳトランジスタ
（ＭＮＣ２）、第１１のＭＯＳトランジスタ（ＭＮＣ
２）のソース端子並びに第２の電源電位（ＧＮＤ）に接
続される抵抗（Ｒ１）、その入力端子が、第１１のＭＯ
Ｓトランジスタ（ＭＮＣ２）及び抵抗（Ｒ１）の間にあ
る節に接続され、その出力端子（Ｓ）が第３及び第４の
ＭＯＳトランジスタ（ＭＰ３、ＭＮＣ１）のゲート端子
に接続されているインバータ（ＩＮＶ１）で構成されて
いる保護回路。 （９） 第８項記載の保護回路に於いて、第１０のＭＯ
Ｓトランジスタ（ＭＰＣ１）の基板がショットキー・ダ
イオード（ＤＣ１）を介して第１の電源電位（ＶＣＣ）
に接続され、該ショットキー・ダイオード（ＤＣ１）
は、それが第１の電源電位（ＶＣＣ）へ向う電流のあら
ゆる流れを妨げるように回路内に配置されている保護回
路。

【００３２】（１０） この発明はＨ動作の間のハイブ
リッドＶＣＣ装置内にあるＢｉＣＭＯＳ／ＣＭＯＳ回路
に対する保護回路に関する。この発明の目的は、それを
用いた回路に対する影響を出来る限り小さくすると共
に、僅かな場所しか取らないこのような保護回路を提供
する事である。この目的を達成する為、保護回路がその
出力（ＡＵＳ）に存在する電圧（ＶＯＨ）を、所定の電
圧（ＲＥＦ）と比較する事によって監視し、この予定の
電圧を越えた時、回路がＨ動作を終了させる。この保護
回路は、出力（ＡＵＳ）から無視し得るような監視電流
成分（Ｉｅｘ′）しか取出さないように設計されてい
る。

【図面の簡単な説明】

【図１】Ｈ動作の間の、ハイブリッドＶＣＣ装置内にあ
るＢｉＣＭＯＳ／ＣＭＯＳ回路に対するこの発明の好ま
しい実施例の保護回路を示す回路図で、この保護回路が
図２に示す出力段の部分に利用されている。

【図２】従来のハイブリッドＶＣＣ装置のＢｉＣＭＯＳ
／ＣＭＯＳ回路の出力段の一部分を示す回路図。

【符号の説明】

ＭＰ３ 第３のＭＯＳトランジスタ ＭＮＣ１ 第４のＭＯＳトランジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 そのドレイン端子が第１の電源電位（Ｖ
   ＣＣ）に接続され、そのソース端子がＢｉＣＭＯＳ／Ｃ
   ＭＯＳ回路の出力（ＡＵＳ）を構成し、そしてゲート端
   子を持つ第１のＭＯＳトランジスタ（ＭＰ４）、該第１
   のＭＯＳトランジスタ（ＭＰ４）のゲート端子に接続さ
   れていて、該第１のＭＯＳトランジスタ（ＭＰ４）のゲ
   ート端子を、出力（ＡＵＳ）にＬレベルを発生する為に
   第１の電源電位（ＶＣＣ）に、又はＨ動作の間、出力
   （ＡＵＳ）にＨレベルを発生する為に第２の電源電位
   （ＧＮＤ）に選択的に接続する駆動回路（ＭＰ１、ＭＰ
   ２、Ｑ１、ＭＮ２、ＭＮ３、Ｄ２、Ｄ３）、及びその主
   電流通路が出力（ＡＵＳ）及び第１のＭＯＳトランジス
   タ（ＭＰ４）のゲート端子の間にあって、そのゲート端
   子が第３の電源電位（ＶＣＣ）に接続されていて、出力
   （ＡＵＳ）の電圧が予定の値を越える時に、出力（ＡＵ
   Ｓ）を第１のＭＯＳトランジスタ（ＭＰ４）のゲート端
   子に短絡する第２のＭＯＳトランジスタ（ＭＰ７）で構
   成された、ハイブリッドＶＣＣ装置内のＢｉＣＭＯＳ／
   ＣＭＯＳ回路に対するＨ動作中の保護回路に於いて、 その主電流通路が第１の電源電位（ＶＣＣ）及び第１の
   ＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にあっ
   て、ゲート端子を有する第３のＭＯＳトランジスタ（Ｍ
   Ｐ３）と、 その主電流通路が、第１のＭＯＳトランジスタ（ＭＰ
   ４）のゲート端子及び第２の電源電位（ＧＮＤ）の間で
   駆動回路（ＭＰ１、ＭＰ２、Ｑ１、ＭＮ２、ＭＮ３、Ｄ
   ２、Ｄ３）と直列になっていて、ゲート端子を有する第
   ４のＭＯＳトランジスタ（ＭＮＣ１）と、 出力（ＡＵＳ）の電圧（ＶＯＨ）を求めると共に、出力
   （ＡＵＳ）からその時取出した監視電流成分（Ｉｅ
   ｘ′）を制限し、出力（ＡＵＳ）の電圧（ＶＯＨ）を予
   定の基準電圧（ＲＥＦ）と比較し、出力（ＡＵＳ）の電
   圧（ＶＯＨ）が基準電圧（ＲＥＦ）より大きい時、第３
   のＭＯＳトランジスタ（ＭＰ３）をターンオンすると共
   に第４のＭＯＳトランジスタ（ＭＮＣ１）をターンオフ
   する為に、Ｈ動作の間、トリガ信号を出力する保護回路
   トリガ回路（ＭＰＣ１、ＤＣ１、ＭＮＣ２、Ｒ１、ＩＮ
   Ｖ１）とを有する保護回路。