JP3821899B2 - ＢｉＣＭＯＳ／ＣＭＯＳスイッチング回路 - Google Patents
ＢｉＣＭＯＳ／ＣＭＯＳスイッチング回路 Download PDFInfo
- Publication number
- JP3821899B2 JP3821899B2 JP01153597A JP1153597A JP3821899B2 JP 3821899 B2 JP3821899 B2 JP 3821899B2 JP 01153597 A JP01153597 A JP 01153597A JP 1153597 A JP1153597 A JP 1153597A JP 3821899 B2 JP3821899 B2 JP 3821899B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- power supply
- supply potential
- vcc
- gate terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
- Emergency Protection Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
この発明はＨ動作の間、ハイブリッドＶＣＣ装置内のＢｉＣＭＯＳ／ＣＭＯＳ回路に対する保護回路に関する。
【０００２】
【従来の技術及び課題】
従来、ハイブリッドＶＣＣ装置は周知である。こういう装置では、少なくとも２種類の異なるＨレベル、例えば、３．３Ｖ及び５Ｖが、異なるＢｉＣＭＯＳ／ＣＭＯＳ回路内の２つの適当な部品によってバスに供給される。
大多数のハイブリッドＶＣＣ装置では、電力消費の小さい部品を保護する為に、Ｈ動作の間、保護回路が要求される。
次にこの理由を図２を参照して詳しく説明する。図２は、従来のハイブリッドＶＣＣ装置のＢｉＣＭＯＳ／ＣＭＯＳ回路の出力段の一部分を示す。
【０００３】
図２で、ＭＰ４はＰＭＯＳ出力トランジスタを表わし、その導電状態では、例えば３．３ＶのＨレベルを、回路の出力ＡＵＳであるソース端子からバス（図に示してない）に供給する作用を有する。ＰＭＯＳ出力トランジスタＭＰ４のドレイン端子が第１の電源電位ＶＣＣに接続される。この電位が、バスに供給されるＨレベルに従って選ばれる。
出力ＡＵＳとＰＭＯＳ出力トランジスタＭＰ４のゲート端子の間にＰＭＯＳトランジスタＭＰ７の主電流通路があり、そのゲート端子が第１の電源電位ＶＣＣに接続されている。
【０００４】
更に、出力ＡＵＳがＰＭＯＳトランジスタＭＰ８の主電流通路を介してＰＭＯＳトランジスタＭＰ４、ＭＰ７及びＭＰ８の基板に接続される。これらの基板がショットキー・ダイオードＤ１を介して第１の電源電位ＶＣＣに接続される。このショットキー・ダイオードＤ１は、それがＶＣＣへ向う電流の流れを妨げるように回路内に配置されている。ＰＭＯＳトランジスタＭＰ８のゲート端子にもＶＣＣがかかっている。
２つのＰＭＯＳトランジスタＭＰ７、ＭＰ８は、ＰＭＯＳ出力トランジスタＭＰ４からバスへのＨレベルの出力が、そのゲート端子がＶＣＣに接続された為に不作動になった時、ＰＭＯＳ出力トランジスタＭＰ４のターンオンを防止する作用を持つ。
このようなターンオンは、別の部品が５Ｖをバスに印加して、出力ＡＵＳの電圧ＶＯＨが５Ｖになり、ＰＭＯＳ出力トランジスタＭＰ４のゲート又は基板に於ける電圧ＶＣＣ、即ち３．３Ｖより大きくなった場合、実際に起り得る。この影響に対抗するのがＰＭＯＳトランジスタＭＰ７、ＭＰ８である。これは、ＶＣＣ＋ＶｔＭＰ７又はＶＣＣ＋ＶｔＭＰ８より大きな、出力ＡＵＳの電圧では、ＰＭＯＳ出力トランジスタＭＰ４からのゲート又は基板電位を、出力ＡＵＳの電圧ＶＯＨより大きくさせる為に、それらがターンオンされるからである。ＶｔＭＰ７が及びＶｔＭＰ８は、夫々ＰＭＯＳトランジスタＭＰ７、ＭＰ８の閾値電圧である。
【０００５】
これに関連して、ＰＭＯＳトランジスタＭＰ７、ＭＰ８を正確にＶＣＣでターンオンする事が出来るようにする為に、ＭＰ７、ＭＰ８のゲート端子には、これに対応して一層低い第３又は第４の電源電位ＶＣＣ−ＶｔＭＰ７並びにＶＣＣ−ＶｔＭＰ８が存在する事がある。
更に、出力ＡＵＳにＨレベルを発生する為に第２の電源電位ＧＮＤ（例えば、アース電位）と、又は出力ＡＵＳにＬレベルを発生する為に第１の電源電位ＶＣＣとＰＭＯＳ出力トランジスタＭＰ４のゲート端子を選択的に接続する駆動回路が設けられている。
この駆動回路は次の部品、即ち、ＰＭＯＳトランジスタＭＰ１、ＭＰ２、ＮＭＯＳトランジスタＭＮ１、ＭＮ２、ｐｎｐバイポーラ・トランジスタＱ１及びショットキー・ダイオードＤ２、Ｄ３を含む。
【０００６】
ＰＭＯＳトランジスタＭＰ２は、ドレイン端子が第１の電源電位ＶＣＣに接続され、ソース端子がショットキー・ダイオードＤ３を介してＰＭＯＳ出力トランジスタＭＰ４のゲート端子に接続されている。ＰＭＯＳトランジスタＭＰ２はそのゲート端子に入力信号ＥＩＮを受取る。
ＰＭＯＳ出力トランジスタＭＰ４のゲート端子が更に、互いに直列に配置されたＮＭＯＳトランジスタＭＮ２、ＭＮ３を介して第２の電源電位ＧＮＤに接続されている。ここでは、例として、この電位がアース電位である。
【０００７】
ＮＭＯＳトランジスタＭＮ３はそのゲート端子に入力信号ＥＩＮを受取り、この信号がＨ状態である時、これがＮＭＯＳトランジスタＭＮ３をターンオンする。
ＮＭＯＳトランジスタＭＮ２がショットキー・ダイオードＤ２を介してＰＭＯＳトランジスタＭＰ１のソース端子に接続され、そのドレイン端子が第１の電源電位ＶＣＣに接続される。ＭＯＳトランジスタＭＰ１及びＭＮ２がそのゲート端子に付能信号ＮＣＴＲＬを受取る。この信号は、Ｈ状態にある時、ＮＭＯＳトランジスタＭＰ１をターンオフし、ＮＭＯＳトランジスタＭＮ２をターンオンする。
ｐｎｐバイポーラ・トランジスタＱ１は、そのベース端子の付能信号（ｅｎａｂｌｉｎｇ ｓｉｇｎａｌ）ＮＣＴＲＬの補数ＣＴＲＬに応じた形で、ＰＭＯＳトランジスタＭＰ１を分路する。
【０００８】
ＥＩＮが“Ｈ”に等しく、ＮＣＴＲＬが“Ｈ”に等しく、従ってＣＴＲＬが“Ｌ”に等しい状態では、出力ＡＵＳはＨ状態になる。これは、この時、ＰＭＯＳ出力トランジスタＭＰ４のゲート端子が２つのＮＭＯＳトランジスタＭＮ２、ＭＮ３を介してアースに接続され、ＰＭＯＳ出力トランジスタＭＰ４がこの為ターンオンするからである。
【０００９】
ＮＣＴＲＬの“Ｌ”状態、従ってＣＴＲＬの“Ｈ”状態、又はＥＩＮが“Ｌ”である時、ＰＭＯＳ出力トランジスタＭＰ４のゲート端子には、バイポーラ・トランジスタＱ１及びショットキー・ダイオードＤ２を介して、又はＰＭＯＳトランジスタＭＰ２及びショットキー・ダイオードＤ３を介して、第１の電源電位ＶＣＣが供給され、その結果、ＰＭＯＳ出力トランジスタＭＰ４はターンオフになる。その時、やはりショットキー・ダイオードＤ２、Ｄ３がＶＣＣへ向う電流の流れを防止する。
【００１０】
ここで、出力ＡＵＳの電圧ＶＯＨがＨ状態である、即ち、バスに接続された別の部品が、そのＨ状態で、ＶＣＣ（＝５Ｖ）をバスに供給した時に、ＰＭＯＳ出力トランジスタＭＰ４が駆動回路によってターンオンされた時に、それからバスに送出された電圧ＶＣＣ（３．３Ｖ）より大きくなると仮定する。 その時、対応する電流ＩｅｘがＰＭＯＳ出力トランジスタＭＰ４に流れる。出力ＡＵＳの電圧ＶＯＨが引続いて増加し、ＶＣＣ＋ＶｔＭＰ７より高くなると、ＰＭＯＳトランジスタＭＰ７がターンオンになり、別の電流成分が出力ＡＵＳからトランジスタＭＰ７、ＭＮ２及びＭＮ３を介してアースに流れる。
【００１１】
このようにして発生した電流Ｉｅｘは消費電力の小さい部品を損傷する事があり、装置の電源にとって実質的な負荷になる。この問題を扱う事が出来るのは、適当な保護回路を使う事だけである。
しかし、従来の保護回路は２つの実質的な欠点があった。即ち、第１に、それが、それを用いる回路の機能、例えば応答挙動を損なう事、第２に、かなりの場所を必要とし、その為、このような回路の漸進的な集積化を妨げる事である。
従って、この発明の１つの目的は、それを用いる回路に対する影響を可能な限り少なくし、僅かな場所しか占めないような保護回路を提供する事である。
【００１２】
この発明では、この目的が、Ｈ動作の間、ハイブリッドＶＣＣ装置内にあるＢｉＣＭＯＳ／ＣＭＯＳ回路に対する保護回路を提供する事によって達成される。このＢｉＣＭＯＳ／ＣＭＯＳ回路は、そのドレイン端子が第１の電源電位に接続され、そのソース端子がＢｉＣＭＯＳ／ＣＭＯＳ回路の出力となり、ゲート端子を持つ第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのゲート端子に接続されていて、第１のＭＯＳトランジスタのゲート端子を、出力にＬレベルを発生する為に第１の電源電位と、又は出力にＨレベルを発生する為にＨ動作中に第２の電源電位と選択的に接続する駆動回路と、その主電流通路が出力及び第１のＭＯＳトランジスタのゲート端子の間にあって、そのゲート端子が第３の電源電位に接続されて、出力の電圧が予定の値を越える時に、出力を第１のＭＯＳトランジスタのゲート端子と短絡する第２のＭＯＳトランジスタとで構成される。この発明の保護回路は、その主電流通路が第１の電源電位及び第１のＭＯＳトランジスタのゲート端子の間にあって、ゲート端子を有する第３のＭＯＳトランジスタと、その主電流通路が第１のＭＯＳトランジスタのゲート端子と第２の電源電位の間で駆動回路と直列になっていて、ゲート端子を持つ第４のＭＯＳトランジスタと、出力の電圧を求め、出力の電圧を予定の基準電圧と比較する為に、出力から取出した監視電流成分を制限し、出力の電圧が基準電圧より大きい時に、第３のＭＯＳトランジスタをターンオンすると共に第４のＭＯＳトランジスタをターンオフする為、Ｈ動作の間、トリガ信号を出力する保護回路トリガ回路とを有する。
【００１３】
この発明の保護回路では、出力が第５のＭＯＳトランジスタの主電流通路を介して、第１、第２及び第５のＭＯＳトランジスタの基板に接続されている事が好ましい。基板が第１の電源電位に接続され、第４の電源電位がＰＭＯＳトランジスタのゲート端子にかけられる。
【００１４】
更にこの発明の保護回路では、第１の電源電位及び基板の間にショットキー・ダイオードを配置して、このショットキー・ダイオードを、それが第１の電源電位への電流のあらゆる流れを防止するように、回路内に配置することが好ましい。
更にこの発明の保護回路では、駆動回路が、その主電流通路が第１の電源電位及び第１のＭＯＳトランジスタのゲート端子の間にあって、入力信号を受取るゲート端子をもつ第６のＭＯＳトランジスタと、互いに直列に配置されていて、一方では第１のＭＯＳトランジスタのゲート端子に接続されると共に、他方では第４のＭＯＳトランジスタを介して第２の電源電位に接続され、その第８のＭＯＳトランジスタは入力信号をそのゲート端子に受取り、第７のＭＯＳトランジスタが付能信号をそのゲート端子に受取るような第７及び第８のＭＯＳトランジスタと、その主電流通路が第１のＭＯＳトランジスタのゲート端子と第１の電源電位の間にある第９のＭＯＳトランジスタと、そのベース端子にある付能信号の補数に応じた形で、第９のＭＯＳトランジスタを分路するバイポーラ・トランジスタとで構成されていることが好ましい。
【００１５】
この発明の保護回路では、第１のＭＯＳトランジスタのゲート端子と第９のＭＯＳトランジスタの間にショットキー・ダイオードを配置し、それが第１の電源電位へ向う電流の流れを防止する事が好ましい。
この発明の保護回路では、第６のＭＯＳトランジスタと第１のＭＯＳトランジスタのゲート端子の間にショットキー・ダイオードを配置して、それが第１の電源電位へ向う電流の流れを防止する事が好ましい。
この発明の保護回路では、第３のＭＯＳトランジスタと第１のＭＯＳトランジスタのゲート端子の間に、ショットキー・ダイオードを配置し、それが第１の電源電位へ向う電流の流れを防止する事が好ましい。
【００１６】
更にこの発明の保護回路では、保護回路トリガ回路が、そのソース端子が出力に接続され、そのゲート端子が基準電圧を受取る第１０のＭＯＳトランジスタと、そのドレイン端子が第１０のＭＯＳトランジスタのドレイン端子に接続され、そのゲート端子が付能信号を受取る第１１のＭＯＳトランジスタと、第１１のＭＯＳトランジスタのソース端子及び第２の電源電位に接続された抵抗と、その入力端子が、第１１のＭＯＳトランジスタのソース端子及び抵抗の間にある節に接続され、その出力端子が第３及び第４のＭＯＳトランジスタのゲート端子に接続されたインバータとで構成される事が好ましい。
【００１７】
この発明の保護回路では、第１０のＭＯＳトランジスタの基板がショットキー・ダイオードを介して第１の電源電位に接続され、このショットキー・ダイオードが、第１の電源電位に向う電流のあらゆる流れを防止するように回路内に配置されている事が好ましい。
この発明の保護回路の特に有利な特徴は、オフ切換え電流及びターンオフ電圧の両方を精密に設定する事が出来る事、回路が殆ど場所を必要としない事、並びにそれを用いた回路の応答挙動に悪影響を持たない事である。
次にこの発明を図面に示した好ましい実施例について説明する。
【００１８】
【実施例】
この発明の保護回路をＨ動作中のハイブリッドＶＣＣ装置内にあるＢｉＣＭＯＳ／ＣＭＯＳ回路に用いた場合が図１に示されている。
図１で、図２と同じ部品には、その部品の説明の繰返しを避ける為に、同じ参照数字が付けられている。この発明の保護回路は３つの主な構成要素からなる。
第１に、追加のＰＭＯＳトランジスタＭＰ３が設けられ、そのドレイン端子が第１の電源電位ＶＣＣに接続され、そのソース端子が、ＶＣＣに向っての電流の流れを防止する為のショットキー・ダイオードＤ５を介して、ＰＭＯＳ出力トランジスタＭＰ４のゲート端子に接続されている。
更に、ＮＭＯＳトランジスタＭＮＣ１が設けられ、その主電流通路がＮＭＯＳトランジスタＭＮ３と第２の電源電位ＧＮＤ（例えばアース電位）の間に入るように接続されている。
【００１９】
最後に、保護回路トリガ回路が設けられていて、トランジスタＭＰ３及びＭＮＣ１のゲート端子を駆動する。この保護回路トリガ回路は、図示の好ましい実施例では、ＰＭＯＳトランジスタＭＰＣ１、ＮＭＯＳトランジスタＭＮＣ３、抵抗Ｒ１、インバータＩＮＶ１及びショットキー・ダイオードＤＣ１を含む。
ＰＭＯＳトランジスタＭＰＣ１のソース端子が出力ＡＵＳに接続されている。このトランジスタは、ゲート端子に基準電圧ＲＥＦを受取る。この基準電圧は、例えば分圧器、又は既に存在している電圧源、例えば「パワー・オン・デマン
ド」に対する基準電圧源から来る。
【００２０】
ＰＭＯＳトランジスタの基板がショットキー・ダイオードＤＣ１を介して第１の電源電位ＶＣＣに接続され、このショットキー・ダイオードは、それがＶＣＣに向う電流の流れを防止するように回路内に設けられている。
ＰＭＯＳトランジスタＭＰＣ１のドレイン端子がＮＭＯＳトランジスタＭＮＣ２のドレイン端子に接続され、このトランジスタは上に述べた付能信号ＮＣＴＲＬをゲート端子に受取る。
【００２１】
ＮＭＯＳトランジスタＭＮＣ２のソース端子が抵抗Ｒ１を介して第２の電源電位ＧＮＤ（図ではアース電位）に接続される。
ＮＭＯＳトランジスタＭＮＣ２のソース端子と抵抗Ｒ１の間の節（ｎｏｄｅ）がインバータＩＮＶ１の入力端子に接続され、その出力端子が駆動回路の出力端子Ｓを構成しており、この出力ＳがトランジスタＭＮＣ１及びＭＰ３のゲート端子に接続されている。
【００２２】
次に、この発明の保護回路の動作を更に詳しく説明する。
電流Ｉｅｘを制限する為の保護回路のトリガ作用は、基準電圧ＲＥＦの選び方次第である。この電圧がトランジスタＭＰＣ１のゲート端子にかかる。例えば、保護回路が、ＶＣＣより大きな出力電圧（ＶＯＨ）に対して作用するように保証する為には、基準電圧はＶＣＣ−ＶｔＭＰＣ１に等しい値に設定しなければならない。ここでＶｔＭＰＣ１はＰＭＯＳトランジスタＭＰＣ１の閾値電圧である。これは、下記の式（１）が満たされた時、
【数１】
ＶＯＨ＞ＲＥＦ＋ＶｔＭＰＣ１ （１）
又は、上に示したＲＥＦの値に達した後、次の式（２）が満たされる時
【数２】
ＶＯＨ＞ＶＣＣ （２）
ＰＭＯＳトランジスタＭＰＣ１がターンオンする事に由る。
【００２３】
ＰＭＯＳトランジスタＭＰＣ１が式（２）に従ってオンに切換えられてＨ状態になった時、インバータＩＮＶ１の前にある節がＨレベルになる。これは、前に述べたように、Ｈ状態では、ＮＭＯＳトランジスタＭＮＣ２も、ＮＣＴＲＬの状態が“Ｈ”である事によってターンオンするからである。
【００２４】
この結果、保護回路に対するトリガ回路の出力端子Ｓは、反転レベル、即ち、Ｌレベルに変化する。従って、ＰＭＯＳトランジスタＭＰ３がターンオンし、その為、ＰＭＯＳトランジスタＭＰ４がターンオフになる。更に、ＮＭＯＳトランジスタＭＮＣ１がターンオフになる。こういう事情により、電流Ｉｅｘのこれ以外の妨害作用を持つ成分が流れる事が出来ない。これは、ＰＭＯＳ出力トランジスタＭＰ４を通る電流通路もＰＭＯＳトランジスタＭＰ７を通る電流通路も阻止されているからである。
【００２５】
この点、抵抗Ｒ１は、Ｈ状態でのインバータＩＮＶ１の入力端子の自由な浮動状態を防止するように作用する。それが存在している事により、Ｒ１を介してアースに向う、保護回路のトリガ回路を通る監視電流成分Ｉｅｘ′（これはマイクロアンペア程度）は無視し得るものしかない。この電流成分は、Ｒ１（典型的には３０乃至５０ｋΩ）を使って設定する事が出来、条件に従って小さく押える事が出来る。
【００２６】
更に具体的に言うと、この監視電流成分Ｉｅｘ′は次の式（３）によって定められる。
【数３】
Ｉｅｘ′＝ＶＯＨ−（ＶＤＳＭＰＣ１−ＶｔＭＮＣ２）／２ （３）
この式でＶＤＳＭＰＣ１は、ＭＰＣ１のドレイン／ソース電圧を表わし、ＶｔＭＮＣ２はＭＮＣ２の閾値電圧である。
これは、抵抗Ｒ１の電圧をＶｔＭＮＣ２だけ減少し、従って、抵抗Ｒ１の値を減少するのに寄与するというＮＭＯＳトランジスタＭＮＣ２の１つの利点をはっきりさせるのに役立っている。この為、チップ上に抵抗Ｒ１の為に必要な余分な場所は限界的である。
【００２７】
更に、この監視電流成分Ｉｅｘ′は、出力段のＬ状態では、ＮＣＴＲＬが“Ｌ”であって不作動であり、その為に損失がないので、存在しない。
結論として、保護回路のトリガ回路の主な作用をまとめると、次のように言う事が出来る。
イ）電圧ＶＯＨが出力ＡＵＳで得られ、出力ＡＵＳから取出す監視電流成分Ｉｅｘ′が制限される。
ロ）出力ＡＵＳの電圧ＶＯＨが予定の基準電圧ＲＥＦと比較される。
ハ）Ｈ動作で、出力ＡＵＳの電圧ＶＯＨが基準電圧ＲＥＦより大きい時、トリガ信号が供給され、こうしてＰＭＯＳトランジスタＭＰ３をターンオンし、ＮＭＯＳトランジスタＭＮＣ１をターンオフする。
【００２８】
この発明の保護回路は、場所の条件を実質的に増加する事なく、そして例えばその応答挙動についてのように、出力段の作用に対する不利な影響なしに、ハイブリッドＶＣＣ駆動器に対して実効的な保護作用をする。
こういう性質の意味する所は、消費電力の小さい負荷部品を過負荷に対して保護する広い範囲の用途があり、その有効寿命及び信頼性を高める事が出来るという事である。
【００２９】
以上の説明に関しさらに以下の項目を開示する。
（１） そのドレイン端子が第１の電源電位（ＶＣＣ）に接続され、そのソース端子がＢｉＣＭＯＳ／ＣＭＯＳ回路の出力（ＡＵＳ）を構成し、そしてゲート端子を持つ第１のＭＯＳトランジスタ（ＭＰ４）、該第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子に接続されていて、該第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子を、出力（ＡＵＳ）にＬレベルを発生する為に第１の電源電位（ＶＣＣ）に、又はＨ動作の間、出力（ＡＵＳ）にＨレベルを発生する為に第２の電源電位（ＧＮＤ）に選択的に接続する駆動回路（ＭＰ１、ＭＰ２、Ｑ１、ＭＮ２、ＭＮ３、Ｄ２、Ｄ３）、及びその主電流通路が出力（ＡＵＳ）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にあって、そのゲート端子が第３の電源電位（ＶＣＣ）に接続されていて、出力（ＡＵＳ）の電圧が予定の値を越える時に、出力（ＡＵＳ）を第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子に短絡する第２のＭＯＳトランジスタ（ＭＰ７）で構成された、ハイブリッドＶＣＣ装置内のＢｉＣＭＯＳ／ＣＭＯＳ回路に対するＨ動作中の保護回路に於いて、その主電流通路が第１の電源電位（ＶＣＣ）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にあって、ゲート端子を有する第３のＭＯＳトランジスタ（ＭＰ３）と、その主電流通路が、第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子及び第２の電源電位（ＧＮＤ）の間で駆動回路（ＭＰ１、ＭＰ２、Ｑ１、ＭＮ２、ＭＮ３、Ｄ２、Ｄ３）と直列になっていて、ゲート端子を有する第４のＭＯＳトランジスタ（ＭＮＣ１）と、出力（ＡＵＳ）の電圧（ＶＯＨ）を求めると共に、出力（ＡＵＳ）からその時取出した監視電流成分（Ｉｅｘ′）を制限し、出力（ＡＵＳ）の電圧（ＶＯＨ）を所定の基準電圧（ＲＥＦ）と比較し、出力（ＡＵＳ）の電圧（ＶＯＨ）が基準電圧（ＲＥＦ）より大きい時、第３のＭＯＳトランジスタ（ＭＰ３）をターンオンすると共に第４のＭＯＳトランジスタ（ＭＮＣ１）をターンオフする為に、Ｈ動作の間、トリガ信号を出力する保護回路トリガ回路（ＭＰＣ１、ＤＣ１、ＭＮＣ２、Ｒ１、ＩＮＶ１）とを有する保護回路。
【００３０】
（２） 第１項記載の保護回路に於いて、出力（ＡＵＳ）が第５のＭＯＳトランジスタ（ＭＰ８）の主電流通路を介して第１、第２及び第５のＭＯＳトランジスタ（ＭＰ４、ＭＰ７、ＭＰ８）の基板に接続され、該基板が第１の電源電位（ＶＣＣ）に接続され、ＰＭＯＳトランジスタ（ＭＰ８）のゲート端子に第４の電源電位（ＶＣＣ）が存在する保護回路。
（３） 第２項記載の保護回路に於いて、第１の電源電位（ＶＣＣ）及び基板の間にショットキー・ダイオード（Ｄ１）が入っており、該ショットキー・ダイオードは、それが第１の電源電位（ＶＣＣ）への電流の全ての流れを妨げるように回路内に配置されている保護回路。
（４） 第１項乃至第３項記載の保護回路に於いて、駆動回路（ＭＰ１、ＭＰ２、Ｑ１、ＭＮ２、ＭＮ３、Ｄ２、Ｄ３）が、その主電流通路が第１の電源電位（ＶＣＣ）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にあって、入力信号（ＥＩＮ）を受取るゲート端子を有する第６のＭＯＳトランジスタ（ＭＰ２）、互いに直列に接続されると共に、一方では第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子に接続され、他方では第４のＭＯＳトランジスタ（ＭＮ１）を介して第２の電源電位（ＧＮＤ）に接続され、当該第８のＭＯＳトランジスタ（ＭＮ３）が入力信号（ＥＩＮ）をそのゲート端子に受取ると共に当該第７のＭＯＳトランジスタ（ＭＮ２）が付能信号（ＮＣＴＲＬ）をそのゲート端子に受取るような第７及び第８のＭＯＳトランジスタ（ＭＮ２、ＭＮ３）、その主電流通路が第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子及び第１の電源電位（ＶＣＣ）の間にある第９のＭＯＳトランジスタ（ＭＰ１）、及びそのベース端子に於ける付能信号（ＮＣＴＲＬ）の補数（ＣＴＲＬ）に応じた形で、前記第９のＭＯＳトランジスタ（ＭＰ１）を分路するバイポーラ・トランジスタ（Ｑ１）で構成されている保護回路。
（５） 第４項記載の保護回路に於いて、第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子及び第９のＭＯＳトランジスタ（ＭＰ１）の間に、ショットキー・ダイオード（Ｄ２）が入っていて、該ショットキー・ダイオードは第１の電源電位（ＶＣＣ）へ向う電流の流れを妨げる保護回路。
（６） 第４項又は第５項記載の保護回路に於いて、第６のＭＯＳトランジスタ（ＭＰ２）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にショットキー・ダイオード（Ｄ３）が入っていて、該ショットキー・ダイオードが第１の電源電位（ＶＣＣ）へ向う電流の流れを妨げる保護回路。
【００３１】
（７） 第１項乃至第６項記載の保護回路に於いて、第３のＭＯＳトランジスタ（ＭＰ３）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にショットキー・ダイオード（Ｄ５）が入っていて、該ショットキー・ダイオードが第１の電源電位（ＶＣＣ）へ向う電流の流れを妨げる保護回路。
（８） 第１項乃至第７項記載の保護回路に於いて、保護回路トリガ回路（ＭＰＣ１、ＤＣ１、ＭＮＣ２、Ｒ１及びＩＮＶ１）が、そのソース端子が出力（ＡＵＳ）に接続され、そのゲート端子が基準電圧（ＲＥＦ）を受取る第１０のＭＯＳトランジスタ（ＭＰＣ１）、そのドレイン端子が第１０のＭＯＳトランジスタ（ＭＰＣ１）のドレイン端子に接続され、そのゲート端子が付能信号（ＮＣＴＲＬ）を受取る第１１のＭＯＳトランジスタ（ＭＮＣ２）、第１１のＭＯＳトランジスタ（ＭＮＣ２）のソース端子並びに第２の電源電位（ＧＮＤ）に接続される抵抗（Ｒ１）、その入力端子が、第１１のＭＯＳトランジスタ（ＭＮＣ２）及び抵抗（Ｒ１）の間にある節に接続され、その出力端子（Ｓ）が第３及び第４のＭＯＳトランジスタ（ＭＰ３、ＭＮＣ１）のゲート端子に接続されているインバータ（ＩＮＶ１）で構成されている保護回路。
（９） 第８項記載の保護回路に於いて、第１０のＭＯＳトランジスタ（ＭＰＣ１）の基板がショットキー・ダイオード（ＤＣ１）を介して第１の電源電位（ＶＣＣ）に接続され、該ショットキー・ダイオード（ＤＣ１）は、それが第１の電源電位（ＶＣＣ）へ向う電流のあらゆる流れを妨げるように回路内に配置されている保護回路。
【００３２】
（１０） この発明はＨ動作の間のハイブリッドＶＣＣ装置内にあるＢｉＣＭＯＳ／ＣＭＯＳ回路に対する保護回路に関する。この発明の目的は、それを用いた回路に対する影響を出来る限り小さくすると共に、僅かな場所しか取らないこのような保護回路を提供する事である。この目的を達成する為、保護回路がその出力（ＡＵＳ）に存在する電圧（ＶＯＨ）を、所定の電圧（ＲＥＦ）と比較する事によって監視し、この予定の電圧を越えた時、回路がＨ動作を終了させる。この保護回路は、出力（ＡＵＳ）から無視し得るような監視電流成分（Ｉｅｘ′）しか取出さないように設計されている。
【図面の簡単な説明】
【図１】Ｈ動作の間の、ハイブリッドＶＣＣ装置内にあるＢｉＣＭＯＳ／ＣＭＯＳ回路に対するこの発明の好ましい実施例の保護回路を示す回路図で、この保護回路が図２に示す出力段の部分に利用されている。
【図２】従来のハイブリッドＶＣＣ装置のＢｉＣＭＯＳ／ＣＭＯＳ回路の出力段の一部分を示す回路図。
【符号の説明】
ＭＰ３ 第３のＭＯＳトランジスタ
ＭＮＣ１ 第４のＭＯＳトランジスタ
【産業上の利用分野】
この発明はＨ動作の間、ハイブリッドＶＣＣ装置内のＢｉＣＭＯＳ／ＣＭＯＳ回路に対する保護回路に関する。
【０００２】
【従来の技術及び課題】
従来、ハイブリッドＶＣＣ装置は周知である。こういう装置では、少なくとも２種類の異なるＨレベル、例えば、３．３Ｖ及び５Ｖが、異なるＢｉＣＭＯＳ／ＣＭＯＳ回路内の２つの適当な部品によってバスに供給される。
大多数のハイブリッドＶＣＣ装置では、電力消費の小さい部品を保護する為に、Ｈ動作の間、保護回路が要求される。
次にこの理由を図２を参照して詳しく説明する。図２は、従来のハイブリッドＶＣＣ装置のＢｉＣＭＯＳ／ＣＭＯＳ回路の出力段の一部分を示す。
【０００３】
図２で、ＭＰ４はＰＭＯＳ出力トランジスタを表わし、その導電状態では、例えば３．３ＶのＨレベルを、回路の出力ＡＵＳであるソース端子からバス（図に示してない）に供給する作用を有する。ＰＭＯＳ出力トランジスタＭＰ４のドレイン端子が第１の電源電位ＶＣＣに接続される。この電位が、バスに供給されるＨレベルに従って選ばれる。
出力ＡＵＳとＰＭＯＳ出力トランジスタＭＰ４のゲート端子の間にＰＭＯＳトランジスタＭＰ７の主電流通路があり、そのゲート端子が第１の電源電位ＶＣＣに接続されている。
【０００４】
更に、出力ＡＵＳがＰＭＯＳトランジスタＭＰ８の主電流通路を介してＰＭＯＳトランジスタＭＰ４、ＭＰ７及びＭＰ８の基板に接続される。これらの基板がショットキー・ダイオードＤ１を介して第１の電源電位ＶＣＣに接続される。このショットキー・ダイオードＤ１は、それがＶＣＣへ向う電流の流れを妨げるように回路内に配置されている。ＰＭＯＳトランジスタＭＰ８のゲート端子にもＶＣＣがかかっている。
２つのＰＭＯＳトランジスタＭＰ７、ＭＰ８は、ＰＭＯＳ出力トランジスタＭＰ４からバスへのＨレベルの出力が、そのゲート端子がＶＣＣに接続された為に不作動になった時、ＰＭＯＳ出力トランジスタＭＰ４のターンオンを防止する作用を持つ。
このようなターンオンは、別の部品が５Ｖをバスに印加して、出力ＡＵＳの電圧ＶＯＨが５Ｖになり、ＰＭＯＳ出力トランジスタＭＰ４のゲート又は基板に於ける電圧ＶＣＣ、即ち３．３Ｖより大きくなった場合、実際に起り得る。この影響に対抗するのがＰＭＯＳトランジスタＭＰ７、ＭＰ８である。これは、ＶＣＣ＋ＶｔＭＰ７又はＶＣＣ＋ＶｔＭＰ８より大きな、出力ＡＵＳの電圧では、ＰＭＯＳ出力トランジスタＭＰ４からのゲート又は基板電位を、出力ＡＵＳの電圧ＶＯＨより大きくさせる為に、それらがターンオンされるからである。ＶｔＭＰ７が及びＶｔＭＰ８は、夫々ＰＭＯＳトランジスタＭＰ７、ＭＰ８の閾値電圧である。
【０００５】
これに関連して、ＰＭＯＳトランジスタＭＰ７、ＭＰ８を正確にＶＣＣでターンオンする事が出来るようにする為に、ＭＰ７、ＭＰ８のゲート端子には、これに対応して一層低い第３又は第４の電源電位ＶＣＣ−ＶｔＭＰ７並びにＶＣＣ−ＶｔＭＰ８が存在する事がある。
更に、出力ＡＵＳにＨレベルを発生する為に第２の電源電位ＧＮＤ（例えば、アース電位）と、又は出力ＡＵＳにＬレベルを発生する為に第１の電源電位ＶＣＣとＰＭＯＳ出力トランジスタＭＰ４のゲート端子を選択的に接続する駆動回路が設けられている。
この駆動回路は次の部品、即ち、ＰＭＯＳトランジスタＭＰ１、ＭＰ２、ＮＭＯＳトランジスタＭＮ１、ＭＮ２、ｐｎｐバイポーラ・トランジスタＱ１及びショットキー・ダイオードＤ２、Ｄ３を含む。
【０００６】
ＰＭＯＳトランジスタＭＰ２は、ドレイン端子が第１の電源電位ＶＣＣに接続され、ソース端子がショットキー・ダイオードＤ３を介してＰＭＯＳ出力トランジスタＭＰ４のゲート端子に接続されている。ＰＭＯＳトランジスタＭＰ２はそのゲート端子に入力信号ＥＩＮを受取る。
ＰＭＯＳ出力トランジスタＭＰ４のゲート端子が更に、互いに直列に配置されたＮＭＯＳトランジスタＭＮ２、ＭＮ３を介して第２の電源電位ＧＮＤに接続されている。ここでは、例として、この電位がアース電位である。
【０００７】
ＮＭＯＳトランジスタＭＮ３はそのゲート端子に入力信号ＥＩＮを受取り、この信号がＨ状態である時、これがＮＭＯＳトランジスタＭＮ３をターンオンする。
ＮＭＯＳトランジスタＭＮ２がショットキー・ダイオードＤ２を介してＰＭＯＳトランジスタＭＰ１のソース端子に接続され、そのドレイン端子が第１の電源電位ＶＣＣに接続される。ＭＯＳトランジスタＭＰ１及びＭＮ２がそのゲート端子に付能信号ＮＣＴＲＬを受取る。この信号は、Ｈ状態にある時、ＮＭＯＳトランジスタＭＰ１をターンオフし、ＮＭＯＳトランジスタＭＮ２をターンオンする。
ｐｎｐバイポーラ・トランジスタＱ１は、そのベース端子の付能信号（ｅｎａｂｌｉｎｇ ｓｉｇｎａｌ）ＮＣＴＲＬの補数ＣＴＲＬに応じた形で、ＰＭＯＳトランジスタＭＰ１を分路する。
【０００８】
ＥＩＮが“Ｈ”に等しく、ＮＣＴＲＬが“Ｈ”に等しく、従ってＣＴＲＬが“Ｌ”に等しい状態では、出力ＡＵＳはＨ状態になる。これは、この時、ＰＭＯＳ出力トランジスタＭＰ４のゲート端子が２つのＮＭＯＳトランジスタＭＮ２、ＭＮ３を介してアースに接続され、ＰＭＯＳ出力トランジスタＭＰ４がこの為ターンオンするからである。
【０００９】
ＮＣＴＲＬの“Ｌ”状態、従ってＣＴＲＬの“Ｈ”状態、又はＥＩＮが“Ｌ”である時、ＰＭＯＳ出力トランジスタＭＰ４のゲート端子には、バイポーラ・トランジスタＱ１及びショットキー・ダイオードＤ２を介して、又はＰＭＯＳトランジスタＭＰ２及びショットキー・ダイオードＤ３を介して、第１の電源電位ＶＣＣが供給され、その結果、ＰＭＯＳ出力トランジスタＭＰ４はターンオフになる。その時、やはりショットキー・ダイオードＤ２、Ｄ３がＶＣＣへ向う電流の流れを防止する。
【００１０】
ここで、出力ＡＵＳの電圧ＶＯＨがＨ状態である、即ち、バスに接続された別の部品が、そのＨ状態で、ＶＣＣ（＝５Ｖ）をバスに供給した時に、ＰＭＯＳ出力トランジスタＭＰ４が駆動回路によってターンオンされた時に、それからバスに送出された電圧ＶＣＣ（３．３Ｖ）より大きくなると仮定する。 その時、対応する電流ＩｅｘがＰＭＯＳ出力トランジスタＭＰ４に流れる。出力ＡＵＳの電圧ＶＯＨが引続いて増加し、ＶＣＣ＋ＶｔＭＰ７より高くなると、ＰＭＯＳトランジスタＭＰ７がターンオンになり、別の電流成分が出力ＡＵＳからトランジスタＭＰ７、ＭＮ２及びＭＮ３を介してアースに流れる。
【００１１】
このようにして発生した電流Ｉｅｘは消費電力の小さい部品を損傷する事があり、装置の電源にとって実質的な負荷になる。この問題を扱う事が出来るのは、適当な保護回路を使う事だけである。
しかし、従来の保護回路は２つの実質的な欠点があった。即ち、第１に、それが、それを用いる回路の機能、例えば応答挙動を損なう事、第２に、かなりの場所を必要とし、その為、このような回路の漸進的な集積化を妨げる事である。
従って、この発明の１つの目的は、それを用いる回路に対する影響を可能な限り少なくし、僅かな場所しか占めないような保護回路を提供する事である。
【００１２】
この発明では、この目的が、Ｈ動作の間、ハイブリッドＶＣＣ装置内にあるＢｉＣＭＯＳ／ＣＭＯＳ回路に対する保護回路を提供する事によって達成される。このＢｉＣＭＯＳ／ＣＭＯＳ回路は、そのドレイン端子が第１の電源電位に接続され、そのソース端子がＢｉＣＭＯＳ／ＣＭＯＳ回路の出力となり、ゲート端子を持つ第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタのゲート端子に接続されていて、第１のＭＯＳトランジスタのゲート端子を、出力にＬレベルを発生する為に第１の電源電位と、又は出力にＨレベルを発生する為にＨ動作中に第２の電源電位と選択的に接続する駆動回路と、その主電流通路が出力及び第１のＭＯＳトランジスタのゲート端子の間にあって、そのゲート端子が第３の電源電位に接続されて、出力の電圧が予定の値を越える時に、出力を第１のＭＯＳトランジスタのゲート端子と短絡する第２のＭＯＳトランジスタとで構成される。この発明の保護回路は、その主電流通路が第１の電源電位及び第１のＭＯＳトランジスタのゲート端子の間にあって、ゲート端子を有する第３のＭＯＳトランジスタと、その主電流通路が第１のＭＯＳトランジスタのゲート端子と第２の電源電位の間で駆動回路と直列になっていて、ゲート端子を持つ第４のＭＯＳトランジスタと、出力の電圧を求め、出力の電圧を予定の基準電圧と比較する為に、出力から取出した監視電流成分を制限し、出力の電圧が基準電圧より大きい時に、第３のＭＯＳトランジスタをターンオンすると共に第４のＭＯＳトランジスタをターンオフする為、Ｈ動作の間、トリガ信号を出力する保護回路トリガ回路とを有する。
【００１３】
この発明の保護回路では、出力が第５のＭＯＳトランジスタの主電流通路を介して、第１、第２及び第５のＭＯＳトランジスタの基板に接続されている事が好ましい。基板が第１の電源電位に接続され、第４の電源電位がＰＭＯＳトランジスタのゲート端子にかけられる。
【００１４】
更にこの発明の保護回路では、第１の電源電位及び基板の間にショットキー・ダイオードを配置して、このショットキー・ダイオードを、それが第１の電源電位への電流のあらゆる流れを防止するように、回路内に配置することが好ましい。
更にこの発明の保護回路では、駆動回路が、その主電流通路が第１の電源電位及び第１のＭＯＳトランジスタのゲート端子の間にあって、入力信号を受取るゲート端子をもつ第６のＭＯＳトランジスタと、互いに直列に配置されていて、一方では第１のＭＯＳトランジスタのゲート端子に接続されると共に、他方では第４のＭＯＳトランジスタを介して第２の電源電位に接続され、その第８のＭＯＳトランジスタは入力信号をそのゲート端子に受取り、第７のＭＯＳトランジスタが付能信号をそのゲート端子に受取るような第７及び第８のＭＯＳトランジスタと、その主電流通路が第１のＭＯＳトランジスタのゲート端子と第１の電源電位の間にある第９のＭＯＳトランジスタと、そのベース端子にある付能信号の補数に応じた形で、第９のＭＯＳトランジスタを分路するバイポーラ・トランジスタとで構成されていることが好ましい。
【００１５】
この発明の保護回路では、第１のＭＯＳトランジスタのゲート端子と第９のＭＯＳトランジスタの間にショットキー・ダイオードを配置し、それが第１の電源電位へ向う電流の流れを防止する事が好ましい。
この発明の保護回路では、第６のＭＯＳトランジスタと第１のＭＯＳトランジスタのゲート端子の間にショットキー・ダイオードを配置して、それが第１の電源電位へ向う電流の流れを防止する事が好ましい。
この発明の保護回路では、第３のＭＯＳトランジスタと第１のＭＯＳトランジスタのゲート端子の間に、ショットキー・ダイオードを配置し、それが第１の電源電位へ向う電流の流れを防止する事が好ましい。
【００１６】
更にこの発明の保護回路では、保護回路トリガ回路が、そのソース端子が出力に接続され、そのゲート端子が基準電圧を受取る第１０のＭＯＳトランジスタと、そのドレイン端子が第１０のＭＯＳトランジスタのドレイン端子に接続され、そのゲート端子が付能信号を受取る第１１のＭＯＳトランジスタと、第１１のＭＯＳトランジスタのソース端子及び第２の電源電位に接続された抵抗と、その入力端子が、第１１のＭＯＳトランジスタのソース端子及び抵抗の間にある節に接続され、その出力端子が第３及び第４のＭＯＳトランジスタのゲート端子に接続されたインバータとで構成される事が好ましい。
【００１７】
この発明の保護回路では、第１０のＭＯＳトランジスタの基板がショットキー・ダイオードを介して第１の電源電位に接続され、このショットキー・ダイオードが、第１の電源電位に向う電流のあらゆる流れを防止するように回路内に配置されている事が好ましい。
この発明の保護回路の特に有利な特徴は、オフ切換え電流及びターンオフ電圧の両方を精密に設定する事が出来る事、回路が殆ど場所を必要としない事、並びにそれを用いた回路の応答挙動に悪影響を持たない事である。
次にこの発明を図面に示した好ましい実施例について説明する。
【００１８】
【実施例】
この発明の保護回路をＨ動作中のハイブリッドＶＣＣ装置内にあるＢｉＣＭＯＳ／ＣＭＯＳ回路に用いた場合が図１に示されている。
図１で、図２と同じ部品には、その部品の説明の繰返しを避ける為に、同じ参照数字が付けられている。この発明の保護回路は３つの主な構成要素からなる。
第１に、追加のＰＭＯＳトランジスタＭＰ３が設けられ、そのドレイン端子が第１の電源電位ＶＣＣに接続され、そのソース端子が、ＶＣＣに向っての電流の流れを防止する為のショットキー・ダイオードＤ５を介して、ＰＭＯＳ出力トランジスタＭＰ４のゲート端子に接続されている。
更に、ＮＭＯＳトランジスタＭＮＣ１が設けられ、その主電流通路がＮＭＯＳトランジスタＭＮ３と第２の電源電位ＧＮＤ（例えばアース電位）の間に入るように接続されている。
【００１９】
最後に、保護回路トリガ回路が設けられていて、トランジスタＭＰ３及びＭＮＣ１のゲート端子を駆動する。この保護回路トリガ回路は、図示の好ましい実施例では、ＰＭＯＳトランジスタＭＰＣ１、ＮＭＯＳトランジスタＭＮＣ３、抵抗Ｒ１、インバータＩＮＶ１及びショットキー・ダイオードＤＣ１を含む。
ＰＭＯＳトランジスタＭＰＣ１のソース端子が出力ＡＵＳに接続されている。このトランジスタは、ゲート端子に基準電圧ＲＥＦを受取る。この基準電圧は、例えば分圧器、又は既に存在している電圧源、例えば「パワー・オン・デマン
ド」に対する基準電圧源から来る。
【００２０】
ＰＭＯＳトランジスタの基板がショットキー・ダイオードＤＣ１を介して第１の電源電位ＶＣＣに接続され、このショットキー・ダイオードは、それがＶＣＣに向う電流の流れを防止するように回路内に設けられている。
ＰＭＯＳトランジスタＭＰＣ１のドレイン端子がＮＭＯＳトランジスタＭＮＣ２のドレイン端子に接続され、このトランジスタは上に述べた付能信号ＮＣＴＲＬをゲート端子に受取る。
【００２１】
ＮＭＯＳトランジスタＭＮＣ２のソース端子が抵抗Ｒ１を介して第２の電源電位ＧＮＤ（図ではアース電位）に接続される。
ＮＭＯＳトランジスタＭＮＣ２のソース端子と抵抗Ｒ１の間の節（ｎｏｄｅ）がインバータＩＮＶ１の入力端子に接続され、その出力端子が駆動回路の出力端子Ｓを構成しており、この出力ＳがトランジスタＭＮＣ１及びＭＰ３のゲート端子に接続されている。
【００２２】
次に、この発明の保護回路の動作を更に詳しく説明する。
電流Ｉｅｘを制限する為の保護回路のトリガ作用は、基準電圧ＲＥＦの選び方次第である。この電圧がトランジスタＭＰＣ１のゲート端子にかかる。例えば、保護回路が、ＶＣＣより大きな出力電圧（ＶＯＨ）に対して作用するように保証する為には、基準電圧はＶＣＣ−ＶｔＭＰＣ１に等しい値に設定しなければならない。ここでＶｔＭＰＣ１はＰＭＯＳトランジスタＭＰＣ１の閾値電圧である。これは、下記の式（１）が満たされた時、
【数１】
ＶＯＨ＞ＲＥＦ＋ＶｔＭＰＣ１ （１）
又は、上に示したＲＥＦの値に達した後、次の式（２）が満たされる時
【数２】
ＶＯＨ＞ＶＣＣ （２）
ＰＭＯＳトランジスタＭＰＣ１がターンオンする事に由る。
【００２３】
ＰＭＯＳトランジスタＭＰＣ１が式（２）に従ってオンに切換えられてＨ状態になった時、インバータＩＮＶ１の前にある節がＨレベルになる。これは、前に述べたように、Ｈ状態では、ＮＭＯＳトランジスタＭＮＣ２も、ＮＣＴＲＬの状態が“Ｈ”である事によってターンオンするからである。
【００２４】
この結果、保護回路に対するトリガ回路の出力端子Ｓは、反転レベル、即ち、Ｌレベルに変化する。従って、ＰＭＯＳトランジスタＭＰ３がターンオンし、その為、ＰＭＯＳトランジスタＭＰ４がターンオフになる。更に、ＮＭＯＳトランジスタＭＮＣ１がターンオフになる。こういう事情により、電流Ｉｅｘのこれ以外の妨害作用を持つ成分が流れる事が出来ない。これは、ＰＭＯＳ出力トランジスタＭＰ４を通る電流通路もＰＭＯＳトランジスタＭＰ７を通る電流通路も阻止されているからである。
【００２５】
この点、抵抗Ｒ１は、Ｈ状態でのインバータＩＮＶ１の入力端子の自由な浮動状態を防止するように作用する。それが存在している事により、Ｒ１を介してアースに向う、保護回路のトリガ回路を通る監視電流成分Ｉｅｘ′（これはマイクロアンペア程度）は無視し得るものしかない。この電流成分は、Ｒ１（典型的には３０乃至５０ｋΩ）を使って設定する事が出来、条件に従って小さく押える事が出来る。
【００２６】
更に具体的に言うと、この監視電流成分Ｉｅｘ′は次の式（３）によって定められる。
【数３】
Ｉｅｘ′＝ＶＯＨ−（ＶＤＳＭＰＣ１−ＶｔＭＮＣ２）／２ （３）
この式でＶＤＳＭＰＣ１は、ＭＰＣ１のドレイン／ソース電圧を表わし、ＶｔＭＮＣ２はＭＮＣ２の閾値電圧である。
これは、抵抗Ｒ１の電圧をＶｔＭＮＣ２だけ減少し、従って、抵抗Ｒ１の値を減少するのに寄与するというＮＭＯＳトランジスタＭＮＣ２の１つの利点をはっきりさせるのに役立っている。この為、チップ上に抵抗Ｒ１の為に必要な余分な場所は限界的である。
【００２７】
更に、この監視電流成分Ｉｅｘ′は、出力段のＬ状態では、ＮＣＴＲＬが“Ｌ”であって不作動であり、その為に損失がないので、存在しない。
結論として、保護回路のトリガ回路の主な作用をまとめると、次のように言う事が出来る。
イ）電圧ＶＯＨが出力ＡＵＳで得られ、出力ＡＵＳから取出す監視電流成分Ｉｅｘ′が制限される。
ロ）出力ＡＵＳの電圧ＶＯＨが予定の基準電圧ＲＥＦと比較される。
ハ）Ｈ動作で、出力ＡＵＳの電圧ＶＯＨが基準電圧ＲＥＦより大きい時、トリガ信号が供給され、こうしてＰＭＯＳトランジスタＭＰ３をターンオンし、ＮＭＯＳトランジスタＭＮＣ１をターンオフする。
【００２８】
この発明の保護回路は、場所の条件を実質的に増加する事なく、そして例えばその応答挙動についてのように、出力段の作用に対する不利な影響なしに、ハイブリッドＶＣＣ駆動器に対して実効的な保護作用をする。
こういう性質の意味する所は、消費電力の小さい負荷部品を過負荷に対して保護する広い範囲の用途があり、その有効寿命及び信頼性を高める事が出来るという事である。
【００２９】
以上の説明に関しさらに以下の項目を開示する。
（１） そのドレイン端子が第１の電源電位（ＶＣＣ）に接続され、そのソース端子がＢｉＣＭＯＳ／ＣＭＯＳ回路の出力（ＡＵＳ）を構成し、そしてゲート端子を持つ第１のＭＯＳトランジスタ（ＭＰ４）、該第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子に接続されていて、該第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子を、出力（ＡＵＳ）にＬレベルを発生する為に第１の電源電位（ＶＣＣ）に、又はＨ動作の間、出力（ＡＵＳ）にＨレベルを発生する為に第２の電源電位（ＧＮＤ）に選択的に接続する駆動回路（ＭＰ１、ＭＰ２、Ｑ１、ＭＮ２、ＭＮ３、Ｄ２、Ｄ３）、及びその主電流通路が出力（ＡＵＳ）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にあって、そのゲート端子が第３の電源電位（ＶＣＣ）に接続されていて、出力（ＡＵＳ）の電圧が予定の値を越える時に、出力（ＡＵＳ）を第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子に短絡する第２のＭＯＳトランジスタ（ＭＰ７）で構成された、ハイブリッドＶＣＣ装置内のＢｉＣＭＯＳ／ＣＭＯＳ回路に対するＨ動作中の保護回路に於いて、その主電流通路が第１の電源電位（ＶＣＣ）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にあって、ゲート端子を有する第３のＭＯＳトランジスタ（ＭＰ３）と、その主電流通路が、第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子及び第２の電源電位（ＧＮＤ）の間で駆動回路（ＭＰ１、ＭＰ２、Ｑ１、ＭＮ２、ＭＮ３、Ｄ２、Ｄ３）と直列になっていて、ゲート端子を有する第４のＭＯＳトランジスタ（ＭＮＣ１）と、出力（ＡＵＳ）の電圧（ＶＯＨ）を求めると共に、出力（ＡＵＳ）からその時取出した監視電流成分（Ｉｅｘ′）を制限し、出力（ＡＵＳ）の電圧（ＶＯＨ）を所定の基準電圧（ＲＥＦ）と比較し、出力（ＡＵＳ）の電圧（ＶＯＨ）が基準電圧（ＲＥＦ）より大きい時、第３のＭＯＳトランジスタ（ＭＰ３）をターンオンすると共に第４のＭＯＳトランジスタ（ＭＮＣ１）をターンオフする為に、Ｈ動作の間、トリガ信号を出力する保護回路トリガ回路（ＭＰＣ１、ＤＣ１、ＭＮＣ２、Ｒ１、ＩＮＶ１）とを有する保護回路。
【００３０】
（２） 第１項記載の保護回路に於いて、出力（ＡＵＳ）が第５のＭＯＳトランジスタ（ＭＰ８）の主電流通路を介して第１、第２及び第５のＭＯＳトランジスタ（ＭＰ４、ＭＰ７、ＭＰ８）の基板に接続され、該基板が第１の電源電位（ＶＣＣ）に接続され、ＰＭＯＳトランジスタ（ＭＰ８）のゲート端子に第４の電源電位（ＶＣＣ）が存在する保護回路。
（３） 第２項記載の保護回路に於いて、第１の電源電位（ＶＣＣ）及び基板の間にショットキー・ダイオード（Ｄ１）が入っており、該ショットキー・ダイオードは、それが第１の電源電位（ＶＣＣ）への電流の全ての流れを妨げるように回路内に配置されている保護回路。
（４） 第１項乃至第３項記載の保護回路に於いて、駆動回路（ＭＰ１、ＭＰ２、Ｑ１、ＭＮ２、ＭＮ３、Ｄ２、Ｄ３）が、その主電流通路が第１の電源電位（ＶＣＣ）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にあって、入力信号（ＥＩＮ）を受取るゲート端子を有する第６のＭＯＳトランジスタ（ＭＰ２）、互いに直列に接続されると共に、一方では第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子に接続され、他方では第４のＭＯＳトランジスタ（ＭＮ１）を介して第２の電源電位（ＧＮＤ）に接続され、当該第８のＭＯＳトランジスタ（ＭＮ３）が入力信号（ＥＩＮ）をそのゲート端子に受取ると共に当該第７のＭＯＳトランジスタ（ＭＮ２）が付能信号（ＮＣＴＲＬ）をそのゲート端子に受取るような第７及び第８のＭＯＳトランジスタ（ＭＮ２、ＭＮ３）、その主電流通路が第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子及び第１の電源電位（ＶＣＣ）の間にある第９のＭＯＳトランジスタ（ＭＰ１）、及びそのベース端子に於ける付能信号（ＮＣＴＲＬ）の補数（ＣＴＲＬ）に応じた形で、前記第９のＭＯＳトランジスタ（ＭＰ１）を分路するバイポーラ・トランジスタ（Ｑ１）で構成されている保護回路。
（５） 第４項記載の保護回路に於いて、第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子及び第９のＭＯＳトランジスタ（ＭＰ１）の間に、ショットキー・ダイオード（Ｄ２）が入っていて、該ショットキー・ダイオードは第１の電源電位（ＶＣＣ）へ向う電流の流れを妨げる保護回路。
（６） 第４項又は第５項記載の保護回路に於いて、第６のＭＯＳトランジスタ（ＭＰ２）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にショットキー・ダイオード（Ｄ３）が入っていて、該ショットキー・ダイオードが第１の電源電位（ＶＣＣ）へ向う電流の流れを妨げる保護回路。
【００３１】
（７） 第１項乃至第６項記載の保護回路に於いて、第３のＭＯＳトランジスタ（ＭＰ３）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にショットキー・ダイオード（Ｄ５）が入っていて、該ショットキー・ダイオードが第１の電源電位（ＶＣＣ）へ向う電流の流れを妨げる保護回路。
（８） 第１項乃至第７項記載の保護回路に於いて、保護回路トリガ回路（ＭＰＣ１、ＤＣ１、ＭＮＣ２、Ｒ１及びＩＮＶ１）が、そのソース端子が出力（ＡＵＳ）に接続され、そのゲート端子が基準電圧（ＲＥＦ）を受取る第１０のＭＯＳトランジスタ（ＭＰＣ１）、そのドレイン端子が第１０のＭＯＳトランジスタ（ＭＰＣ１）のドレイン端子に接続され、そのゲート端子が付能信号（ＮＣＴＲＬ）を受取る第１１のＭＯＳトランジスタ（ＭＮＣ２）、第１１のＭＯＳトランジスタ（ＭＮＣ２）のソース端子並びに第２の電源電位（ＧＮＤ）に接続される抵抗（Ｒ１）、その入力端子が、第１１のＭＯＳトランジスタ（ＭＮＣ２）及び抵抗（Ｒ１）の間にある節に接続され、その出力端子（Ｓ）が第３及び第４のＭＯＳトランジスタ（ＭＰ３、ＭＮＣ１）のゲート端子に接続されているインバータ（ＩＮＶ１）で構成されている保護回路。
（９） 第８項記載の保護回路に於いて、第１０のＭＯＳトランジスタ（ＭＰＣ１）の基板がショットキー・ダイオード（ＤＣ１）を介して第１の電源電位（ＶＣＣ）に接続され、該ショットキー・ダイオード（ＤＣ１）は、それが第１の電源電位（ＶＣＣ）へ向う電流のあらゆる流れを妨げるように回路内に配置されている保護回路。
【００３２】
（１０） この発明はＨ動作の間のハイブリッドＶＣＣ装置内にあるＢｉＣＭＯＳ／ＣＭＯＳ回路に対する保護回路に関する。この発明の目的は、それを用いた回路に対する影響を出来る限り小さくすると共に、僅かな場所しか取らないこのような保護回路を提供する事である。この目的を達成する為、保護回路がその出力（ＡＵＳ）に存在する電圧（ＶＯＨ）を、所定の電圧（ＲＥＦ）と比較する事によって監視し、この予定の電圧を越えた時、回路がＨ動作を終了させる。この保護回路は、出力（ＡＵＳ）から無視し得るような監視電流成分（Ｉｅｘ′）しか取出さないように設計されている。
【図面の簡単な説明】
【図１】Ｈ動作の間の、ハイブリッドＶＣＣ装置内にあるＢｉＣＭＯＳ／ＣＭＯＳ回路に対するこの発明の好ましい実施例の保護回路を示す回路図で、この保護回路が図２に示す出力段の部分に利用されている。
【図２】従来のハイブリッドＶＣＣ装置のＢｉＣＭＯＳ／ＣＭＯＳ回路の出力段の一部分を示す回路図。
【符号の説明】
ＭＰ３ 第３のＭＯＳトランジスタ
ＭＮＣ１ 第４のＭＯＳトランジスタ
Claims (9)
- Ｈ動作の間，コンポーネントを保護するためにハイブリッドＶＣＣ装置内で使用されるＢｉＣＭＯＳ／ＣＭＯＳスイッチング回路であって，該ＢｉＣＭＯＳ／ＣＭＯＳスイッチング回路は，
そのドレイン端子が第１の電源電位（ＶＣＣ）に接続され，そのソース端子がＢｉＣＭＯＳ／ＣＭＯＳ回路の出力（ＡＵＳ）を構成し，そしてゲート端子を持つ第１のＭＯＳトランジスタ（ＭＰ４）と，
第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子に接続されていて，該第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子を，出力（ＡＵＳ）にＬレベルを発生する為に第１の電源電位（ＶＣＣ）に，又はＨ動作の間，出力（ＡＵＳ）にＨレベルを発生する為に第２の電源電位（ＧＮＤ）に選択的に接続する駆動回路（ＭＰ１，ＭＰ２，Ｑ１，ＭＮ２，ＭＮ３，Ｄ２，Ｄ３）と，
その主電流通路が出力（ＡＵＳ）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にあって，そのゲート端子が第１の電源電位（ＶＣＣ）に接続されていて，出力（ＡＵＳ）の電圧が予定の値を越える時に，出力（ＡＵＳ）を第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子に短絡する第２のＭＯＳトランジスタ（ＭＰ７）と，
その主電流通路が第１の電源電位（ＶＣＣ）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にあって，ゲート端子を有する第３のＭＯＳトランジスタ（ＭＰ３）と，
その主電流通路が，第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子及び第２の電源電位（ＧＮＤ）の間で駆動回路（ＭＰ１，ＭＰ２，Ｑ１，ＭＮ２，ＭＮ３，Ｄ２，Ｄ３）と直列になっていて，ゲート端子を有する第４のＭＯＳトランジスタ（ＭＮＣ１）と，
出力（ＡＵＳ）の電圧（ＶＯＨ）を求めると共に，出力（ＡＵＳ）からその時取出した監視電流成分（Ｉｅｘ′）を制限し，出力（ＡＵＳ）の電圧（ＶＯＨ）を予定の基準電圧（ＲＥＦ）と比較し，出力（ＡＵＳ）の電圧（ＶＯＨ）が基準電圧（ＲＥＦ）より大きい時，第３のＭＯＳトランジスタ（ＭＰ３）をターンオンすると共に第４のＭＯＳトランジスタ（ＭＮＣ１）をターンオフする為に，Ｈ動作の間，トリガ信号を出力するトリガ回路（ＭＰＣ１，ＤＣ１，ＭＮＣ２，Ｒ１，ＩＮＶ１）とを有する前記ＢｉＣＭＯＳ／ＣＭＯＳスイッチング回路。 - 請求項１に記載のスイッチング回路に於いて，出力（ＡＵＳ）が第５のＭＯＳトランジスタ（ＭＰ８）の主電流通路を介して第１，第２及び第５のＭＯＳトランジスタ（ＭＰ４，ＭＰ７，ＭＰ８）の基板に接続され，該基板が第１の電源電位（ＶＣＣ）に接続され，第５のＭＯＳトランジスタ（ＭＰ８）のゲート端子に第１の電源電位（ＶＣＣ）が存在するスイッチング回路。
- 請求項２に記載のスイッチング回路に於いて，第１の電源電位（ＶＣＣ）及び基板の間にショットキー・ダイオード（Ｄ１）が置かれており，該ショットキー・ダイオードは，それが第１の電源電位（ＶＣＣ）へのいかなる電流の流れも妨げるように回路内に配置されているスイッチング回路。
- 請求項１に記載のスイッチング回路に於いて，駆動回路（ＭＰ１，ＭＰ２，Ｑ１，ＭＮ２，ＭＮ３，Ｄ２，Ｄ３）が，
その主電流通路が第１の電源電位（ＶＣＣ）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にあって，入力信号（ＥＩＮ）を受取るゲート端子を有する第６のＭＯＳトランジスタ（ＭＰ２）と，
互いに直列に接続されると共に，一方において第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子に接続され，他の一方において第４のＭＯＳトランジスタ（ＭＮＣ１）を介して第２の電源電位（ＧＮＤ）に接続された第７及び第８のＭＯＳトランジスタ（ＭＮ２，ＭＮ３）であって，第８のＭＯＳトランジスタ（ＭＮ３）が入力信号（ＥＩＮ）をそのゲート端子に受取ると共に第７のＭＯＳトランジスタ（ＭＮ２）が付能信号（ＮＣＴＲＬ）をそのゲート端子に受取る第７及び第８のＭＯＳトランジスタ（ＭＮ２，ＭＮ３）と，
その主電流通路が第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子及び第１の電源電位（ＶＣＣ）の間にある第９のＭＯＳトランジスタ（ＭＰ１）と，
そのベース端子に於ける付能信号（ＮＣＴＲＬ）のコンプリメント（ＣＴＲＬ）に依存する形で，第９のＭＯＳトランジスタ（ＭＰ１）を分路するバイポーラ・トランジスタ（Ｑ１）とを含むスイッチング回路。 - 請求項４に記載のスイッチング回路に於いて，第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子及び第９のＭＯＳトランジスタ（ＭＰ１）の間に，ショットキー・ダイオード（Ｄ２）が入っていて，該ショットキー・ダイオードは第１の電源電位（ＶＣＣ）へ向う電流の流れを妨げるスイッチング回路。
- 請求項４に記載のスイッチング回路に於いて，第６のＭＯＳトランジスタ（ＭＰ２）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にショットキー・ダイオード（Ｄ３）が入っていて，該ショットキー・ダイオードが第１の電源電位（ＶＣＣ）へ向う電流の流れを妨げるスイッチング回路。
- 請求項１に記載のスイッチング回路に於いて，第３のＭＯＳトランジスタ（ＭＰ３）及び第１のＭＯＳトランジスタ（ＭＰ４）のゲート端子の間にショットキー・ダイオード（Ｄ５）が入っていて，該ショットキー・ダイオードが第１の電源電位（ＶＣＣ）へ向う電流の流れを妨げるスイッチング回路。
- 請求項１に記載のスイッチング回路に於いて，トリガ回路（ＭＰＣ１，ＤＣ１，ＭＮＣ２，Ｒ１及びＩＮＶ１）は，
そのソース端子が出力（ＡＵＳ）に接続され，そのゲート端子が基準電圧（ＲＥＦ）を受取るようになっている第１０のＭＯＳトランジスタ（ＭＰＣ１）と，
そのドレイン端子が第１０のＭＯＳトランジスタ（ＭＰＣ１）のドレイン端子に接続され，そのゲート端子が付能信号（ＮＣＴＲＬ）を受取る第１１のＭＯＳトランジスタ（ＭＮＣ２）と，
第１１のＭＯＳトランジスタ（ＭＮＣ２）のソース端子並びに第２の電源電位（ＧＮＤ）に接続される抵抗（Ｒ１）と，
その入力端子が，第１１のＭＯＳトランジスタ（ＭＮＣ２）のソース端子及び抵抗（Ｒ１）の間にある節に接続され，その出力端子（Ｓ）が第３及び第４のＭＯＳトランジスタ（ＭＰ３，ＭＮＣ１）のゲート端子に接続されているインバータ（ＩＮＶ１）とを含むスイッチング回路。 - 請求項８に記載のスイッチング回路に於いて，第１０のＭＯＳトランジスタ（ＭＰＣ１）の基板がショットキー・ダイオード（ＤＣ１）を介して第１の電源電位（ＶＣＣ）に接続され，該ショットキー・ダイオード（ＤＣ１）は，それが第１の電源電位（ＶＣＣ）へ向ういかなる電流の流れも妨げるように回路内に配置されているスイッチング回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE196024560 | 1996-01-24 | ||
| DE19602456A DE19602456C1 (de) | 1996-01-24 | 1996-01-24 | BiCMOS/CMOS-Schaltung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1084268A JPH1084268A (ja) | 1998-03-31 |
| JP3821899B2 true JP3821899B2 (ja) | 2006-09-13 |
Family
ID=7783545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01153597A Expired - Fee Related JP3821899B2 (ja) | 1996-01-24 | 1997-01-24 | ＢｉＣＭＯＳ／ＣＭＯＳスイッチング回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5831806A (ja) |
| EP (1) | EP0786870B1 (ja) |
| JP (1) | JP3821899B2 (ja) |
| DE (2) | DE19602456C1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10031837C1 (de) * | 2000-06-30 | 2001-06-13 | Texas Instruments Deutschland | CMOS-Bustreiberschaltung |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5338978A (en) * | 1993-02-10 | 1994-08-16 | National Semiconductor Corporation | Full swing power down buffer circuit with multiple power supply isolation |
| US5406140A (en) * | 1993-06-07 | 1995-04-11 | National Semiconductor Corporation | Voltage translation and overvoltage protection |
| JP3433359B2 (ja) * | 1993-06-18 | 2003-08-04 | 日本テキサス・インスツルメンツ株式会社 | 低電圧出力駆動回路 |
| EP0631284B1 (en) * | 1993-06-28 | 1997-09-17 | STMicroelectronics S.r.l. | Protection circuit for devices comprising nonvolatile memories |
| US5455732A (en) * | 1993-09-15 | 1995-10-03 | National Semiconductor Corporation | Buffer protection against output-node voltage excursions |
-
1996
- 1996-01-24 DE DE19602456A patent/DE19602456C1/de not_active Expired - Fee Related
-
1997
- 1997-01-24 JP JP01153597A patent/JP3821899B2/ja not_active Expired - Fee Related
- 1997-01-24 DE DE69728309T patent/DE69728309T2/de not_active Expired - Lifetime
- 1997-01-24 EP EP97101117A patent/EP0786870B1/en not_active Expired - Lifetime
- 1997-01-24 US US08/788,536 patent/US5831806A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1084268A (ja) | 1998-03-31 |
| EP0786870A1 (en) | 1997-07-30 |
| US5831806A (en) | 1998-11-03 |
| EP0786870B1 (en) | 2004-03-31 |
| DE19602456C1 (de) | 1997-04-10 |
| DE69728309T2 (de) | 2004-08-05 |
| DE69728309D1 (de) | 2004-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7106107B2 (en) | Reliability comparator with hysteresis | |
| US7705657B2 (en) | Backflow preventing circuit capable of preventing reverse current efficiently | |
| US7564288B2 (en) | Semiconductor integrated circuit | |
| US8035943B2 (en) | Protection circuit apparatus | |
| US6650520B2 (en) | Power supply reverse bias protection circuit for protecting both analog and digital devices coupled thereto | |
| KR20040089594A (ko) | 저 정지 전류 전압 레귤레이터를 형성하는 방법 및 그 구조 | |
| US20090154035A1 (en) | ESD Protection Circuit | |
| JP2010193034A (ja) | 過電流保護回路 | |
| US20090316316A1 (en) | Electrical circuit | |
| JPH11202955A (ja) | 半導体素子の内部電圧発生回路 | |
| JP2005093497A (ja) | 保護回路を有する半導体装置 | |
| US4441035A (en) | CMOS Turn-on circuit | |
| US5543996A (en) | Protective circuit for protecting transistor from thermal destruction | |
| KR100744593B1 (ko) | 전원 공급 장치 | |
| JP2006295326A (ja) | 保護機能付きスイッチング回路および保護回路 | |
| JP2010193033A (ja) | 過電流保護回路 | |
| JP4614750B2 (ja) | レギュレータ | |
| JP3821899B2 (ja) | ＢｉＣＭＯＳ／ＣＭＯＳスイッチング回路 | |
| KR100463228B1 (ko) | 반도체장치의 내부전원전압 발생회로 | |
| US7116537B2 (en) | Surge current prevention circuit and DC power supply | |
| WO2023101999A1 (en) | Wide voltage gate driver using low gate oxide transistors | |
| JP3959924B2 (ja) | 負荷駆動回路 | |
| JP2008134687A (ja) | 電圧生成回路 | |
| JPH11113169A (ja) | 半導体回路の保護装置 | |
| JP2006039812A (ja) | 直流安定化電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040126 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060621 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |