JPH1074103A - プログラマブル・ロジック・デバイスの論理レベル表示回路 - Google Patents
プログラマブル・ロジック・デバイスの論理レベル表示回路Info
- Publication number
- JPH1074103A JPH1074103A JP22997496A JP22997496A JPH1074103A JP H1074103 A JPH1074103 A JP H1074103A JP 22997496 A JP22997496 A JP 22997496A JP 22997496 A JP22997496 A JP 22997496A JP H1074103 A JPH1074103 A JP H1074103A
- Authority
- JP
- Japan
- Prior art keywords
- logic level
- circuit
- pld
- display circuit
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【課題】 確認したい論理レベルを選択するスイッチに
よって、ＬＥＤ表示回路が１つだけであっても、複数の
論理レベルを確認することができ、しかも、本回路で使
用するＰＬＤの端子数を最少限に抑えられるプログラマ
ブル・ロジック・デバイスの論理レベル表示回路を提供
すること。 【解決手段】 プログラマブル・ロジック・デバイス
（以下ＰＬＤと略す）の外部に確認したい論理レベルを
選択するスイッチＳ１〜Ｓ４と、選択された箇所の論理
レベルをＬＥＤ表示するための回路２を有し、ＰＬＤ内
部回路１では、選択スイッチＳ１〜Ｓ４のＯＮ／ＯＦＦ
の組み合せ信号から複数の論理レベルのうち、１つを選
び出し、ＬＥＤ表示出力端子へ出力する回路４を備える
ことを特徴とする。
よって、ＬＥＤ表示回路が１つだけであっても、複数の
論理レベルを確認することができ、しかも、本回路で使
用するＰＬＤの端子数を最少限に抑えられるプログラマ
ブル・ロジック・デバイスの論理レベル表示回路を提供
すること。 【解決手段】 プログラマブル・ロジック・デバイス
（以下ＰＬＤと略す）の外部に確認したい論理レベルを
選択するスイッチＳ１〜Ｓ４と、選択された箇所の論理
レベルをＬＥＤ表示するための回路２を有し、ＰＬＤ内
部回路１では、選択スイッチＳ１〜Ｓ４のＯＮ／ＯＦＦ
の組み合せ信号から複数の論理レベルのうち、１つを選
び出し、ＬＥＤ表示出力端子へ出力する回路４を備える
ことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、プログラマブル・
ロジック・デバイスの論理レベル表示回路に関し、特に
ＰＬＤの動作状態の確認回路に関する。
ロジック・デバイスの論理レベル表示回路に関し、特に
ＰＬＤの動作状態の確認回路に関する。
【０００２】
【従来の技術】従来のＰＬＤの論理レベル表示回路は、
図２に示すように、ＰＬＤの出力端子に並列に接続され
た表示回路２を有している。
図２に示すように、ＰＬＤの出力端子に並列に接続され
た表示回路２を有している。
【０００３】次に図２における動作について説明する。
【０００４】図２に示すものは、ＰＬＤ１の内部に１６
個のフリップフロップ（以下ＦＦ１〜１６と略す）があ
り、ある条件にて、すべてセットされたとき、出力端子
ＯＵＴ１に論理レベル１を出力させる場合の一従来例で
ある。
個のフリップフロップ（以下ＦＦ１〜１６と略す）があ
り、ある条件にて、すべてセットされたとき、出力端子
ＯＵＴ１に論理レベル１を出力させる場合の一従来例で
ある。
【０００５】ＯＵＴ１端子に論理レベル１を出力したと
き、ＯＵＴ１端子とアース間に生じた電圧は、Ｒ１を介
し、Ｔｒ１のベース端子に加えられ、Ｔｒ１のコレクタ
・エミッタ間がＯＮとなり、ＬＥＤが点灯する。逆にＯ
ＵＴ１端子に論理レベル０を出力したとき、ＯＵＴ１端
子とアース間には電圧は生じずＬＥＤは点灯しない。
き、ＯＵＴ１端子とアース間に生じた電圧は、Ｒ１を介
し、Ｔｒ１のベース端子に加えられ、Ｔｒ１のコレクタ
・エミッタ間がＯＮとなり、ＬＥＤが点灯する。逆にＯ
ＵＴ１端子に論理レベル０を出力したとき、ＯＵＴ１端
子とアース間には電圧は生じずＬＥＤは点灯しない。
【０００６】従ってこのＬＥＤの点灯・消灯によってＯ
ＵＴ１端子の論理レベルを確認できる。
ＵＴ１端子の論理レベルを確認できる。
【０００７】さらに図３においては、ＦＦ１〜１６まで
個別に出力端子ＯＵＴ２〜ＯＵＴ１７に出力を設け、そ
のすべてにＬＥＤ表示をすることにより、より詳細な動
作確認が可能にした従来例である。
個別に出力端子ＯＵＴ２〜ＯＵＴ１７に出力を設け、そ
のすべてにＬＥＤ表示をすることにより、より詳細な動
作確認が可能にした従来例である。
【０００８】図３において、出力端子ＯＵＴ１が理論レ
ベル０であったとき、ＦＦ１〜１６のうち、セットされ
ていないＦＦに対応するＬＥＤが消灯するため、図２の
場合よりも、ＰＬＤ内部動作の確認が的確に行える。
ベル０であったとき、ＦＦ１〜１６のうち、セットされ
ていないＦＦに対応するＬＥＤが消灯するため、図２の
場合よりも、ＰＬＤ内部動作の確認が的確に行える。
【０００９】
【発明が解決しようとする課題】この従来のＰＬＤの論
理レベル表示回路では、図２の方法においては、ＰＬＤ
の出力端子の論理レベルしか表示回路を設けることがで
きないため、ＰＬＤ内部の端子について、論理レベルの
確認はできないという問題点があった。
理レベル表示回路では、図２の方法においては、ＰＬＤ
の出力端子の論理レベルしか表示回路を設けることがで
きないため、ＰＬＤ内部の端子について、論理レベルの
確認はできないという問題点があった。
【００１０】また、図３の方法においては、論理レベル
表示を行うためだけにＰＬＤの出力端子を使用してお
り、本来の信号出力端子数を減少させてしまう問題点が
あった。
表示を行うためだけにＰＬＤの出力端子を使用してお
り、本来の信号出力端子数を減少させてしまう問題点が
あった。
【００１１】
【課題を解決するための手段】本発明のＰＬＤの論理レ
ベル表示回路は、ＰＬＤの外部より、確認したい論理レ
ベルを選択するスイッチと、選択された箇所の論理レベ
ルをＬＥＤ表示するための表示回路と、ＰＬＤ内部に、
前記選択スイッチのＯＮ／ＯＦＦ組み合せ信号から複数
の論理レベルのうち、１つを選び出し、ＬＥＤ表示出力
端子へ出力する回路とを備えている。
ベル表示回路は、ＰＬＤの外部より、確認したい論理レ
ベルを選択するスイッチと、選択された箇所の論理レベ
ルをＬＥＤ表示するための表示回路と、ＰＬＤ内部に、
前記選択スイッチのＯＮ／ＯＦＦ組み合せ信号から複数
の論理レベルのうち、１つを選び出し、ＬＥＤ表示出力
端子へ出力する回路とを備えている。
【００１２】また、本発明のＰＬＤの論理レベル表示回
路は、ＰＬＤの外部に確認したい論理レベルを選択する
ｎ個の選択スイッチのＯＮ／ＯＦＦの２進コードによ
り、２n 箇所の論理レベルを切替え、表示部を１つに集
約して、ＩＣパッケージの出力ピンへ出力し、ＬＥＤ表
示を行うようにしたことを特徴とする。
路は、ＰＬＤの外部に確認したい論理レベルを選択する
ｎ個の選択スイッチのＯＮ／ＯＦＦの２進コードによ
り、２n 箇所の論理レベルを切替え、表示部を１つに集
約して、ＩＣパッケージの出力ピンへ出力し、ＬＥＤ表
示を行うようにしたことを特徴とする。
【００１３】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の一実施形
態の論理レベル表示回路のブロック図である。
て図面を参照して説明する。図１は、本発明の一実施形
態の論理レベル表示回路のブロック図である。
【００１４】選択スイッチ部３は、スイッチＳ１〜Ｓ４
の４つのスイッチで構成され、それぞれのＯＮ／ＯＦＦ
の組み合せ信号を選択回路４へ入力される。この選択回
路４においてＯＮ／ＯＦＦのすべての組み合せから一意
的に定まるＺ１〜Ｚ１６の信号を発生される。例えばス
イッチ開の状態を０、閉の状態を１と表わし、（Ｓ１Ｓ
２Ｓ３Ｓ４）をすべて０としたとき（００００）とすれ
ば、選択回路４の出力Ｚ１〜Ｚ１６は、Ｚ１のみが１、
他は０を出力する。スイッチＳ１〜Ｓ４を（０００１）
とすればＺ２のみ１が出力し、以後、（００１０）でＺ
３，…（１１１１）でＺ１６というようにＺ１〜Ｚ１６
の出力が決まる。
の４つのスイッチで構成され、それぞれのＯＮ／ＯＦＦ
の組み合せ信号を選択回路４へ入力される。この選択回
路４においてＯＮ／ＯＦＦのすべての組み合せから一意
的に定まるＺ１〜Ｚ１６の信号を発生される。例えばス
イッチ開の状態を０、閉の状態を１と表わし、（Ｓ１Ｓ
２Ｓ３Ｓ４）をすべて０としたとき（００００）とすれ
ば、選択回路４の出力Ｚ１〜Ｚ１６は、Ｚ１のみが１、
他は０を出力する。スイッチＳ１〜Ｓ４を（０００１）
とすればＺ２のみ１が出力し、以後、（００１０）でＺ
３，…（１１１１）でＺ１６というようにＺ１〜Ｚ１６
の出力が決まる。
【００１５】今、スイッチＳ１〜Ｓ４を（００００）と
したとき、選択回路４の出力はＺ１のみ１となるから、
ＦＦ１の出力がゲートＧ１を通過することができ、ＯＲ
ゲートを通してＬＥＤ表示回路２へ出力される。他のＦ
Ｆ２〜ＦＦ１６はＧ２〜Ｇ１６のゲートが閉じているた
め、表示回路への出力は禁止されている。
したとき、選択回路４の出力はＺ１のみ１となるから、
ＦＦ１の出力がゲートＧ１を通過することができ、ＯＲ
ゲートを通してＬＥＤ表示回路２へ出力される。他のＦ
Ｆ２〜ＦＦ１６はＧ２〜Ｇ１６のゲートが閉じているた
め、表示回路への出力は禁止されている。
【００１６】表示回路２へ出力された信号は論理レベル
１ならＬＥＤが点灯し、０なら消灯する。これにより、
ＦＦ１の論理レベルを確認することができる。
１ならＬＥＤが点灯し、０なら消灯する。これにより、
ＦＦ１の論理レベルを確認することができる。
【００１７】同様にしてスイッチＳ１〜Ｓ４を（０００
１）とすればＦＦ２の論理レベルがＬＥＤ表示で確認す
ることができ、スイッチＳ１〜Ｓ４を切替えることによ
ってＦＦ１〜ＦＦ１６までの１６箇所の論理レベルを確
認することが可能となる。
１）とすればＦＦ２の論理レベルがＬＥＤ表示で確認す
ることができ、スイッチＳ１〜Ｓ４を切替えることによ
ってＦＦ１〜ＦＦ１６までの１６箇所の論理レベルを確
認することが可能となる。
【００１８】
【発明の効果】以上説明したように、本発明は、確認し
たい論理レベルを選択するスイッチによって、ＬＥＤ表
示回路が１つだけであっても、複数の論理レベルを確認
することができ、しかも、本回路で使用するＰＬＤの端
子数を最少限に抑えられるという効果を有する。
たい論理レベルを選択するスイッチによって、ＬＥＤ表
示回路が１つだけであっても、複数の論理レベルを確認
することができ、しかも、本回路で使用するＰＬＤの端
子数を最少限に抑えられるという効果を有する。
【００１９】図１の実施形態の場合、使用するＰＬＤの
端子数は、スイッチ入力用に４、ＬＥＤ出力用に１の合
計５端子を使用するのみで、１６箇所の論理レベルを確
認することができる。
端子数は、スイッチ入力用に４、ＬＥＤ出力用に１の合
計５端子を使用するのみで、１６箇所の論理レベルを確
認することができる。
【図１】本発明の一実施形態のブロック図である。
【図２】従来技術の第１の例のブロック図である。
【図３】従来技術の第２の例（詳細個別表示の場合）の
ブロック図である。
ブロック図である。
１ プログラマブル・ロジック・デバイス（ＰＬＤ） ２ ＬＥＤ表示回路 ３ 選択スイッチ ４ 選択回路
Claims (2)
- 【請求項１】 プログラマブル・ロジック・デバイス
（以下ＰＬＤと略す）の外部に確認したい論理レベルを
選択するスイッチと、選択された箇所の論理レベルをＬ
ＥＤ表示するための回路を有し、ＰＬＤ内部回路では、
前記選択スイッチのＯＮ／ＯＦＦの組み合せ信号から複
数の論理レベルのうち、１つを選び出し、ＬＥＤ表示出
力端子へ出力する回路を備えることを特徴とするプログ
ラマブル・ロジック・デバイスの論理レベル表示回路。 - 【請求項２】 ＰＬＤの外部に確認したい論理レベルを
選択するｎ個の選択スイッチのＯＮ／ＯＦＦの２進コー
ドにより、２n 箇所の論理レベルを切替え、表示部を１
つに集約して、ＩＣパッケージの出力ピンへ出力し、Ｌ
ＥＤ表示を行うようにしたことを特徴とするプログラマ
ブル・ロジック・デバイスの論理レベル表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22997496A JPH1074103A (ja) | 1996-08-30 | 1996-08-30 | プログラマブル・ロジック・デバイスの論理レベル表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22997496A JPH1074103A (ja) | 1996-08-30 | 1996-08-30 | プログラマブル・ロジック・デバイスの論理レベル表示回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1074103A true JPH1074103A (ja) | 1998-03-17 |
Family
ID=16900629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22997496A Withdrawn JPH1074103A (ja) | 1996-08-30 | 1996-08-30 | プログラマブル・ロジック・デバイスの論理レベル表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1074103A (ja) |
-
1996
- 1996-08-30 JP JP22997496A patent/JPH1074103A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5015886A (en) | Programmable sequential-code recognition circuit | |
| US4837505A (en) | Test mode activation circuit | |
| US6822474B2 (en) | On chip logic analyzer debug bus | |
| JPH1074103A (ja) | プログラマブル・ロジック・デバイスの論理レベル表示回路 | |
| KR890016442A (ko) | 전자시계용 집적회로 및 전자시계 | |
| JPH0560845A (ja) | デイジタル集積回路 | |
| US5844921A (en) | Method and apparatus for testing a hybrid circuit having macro and non-macro circuitry | |
| JPH1194914A (ja) | スキャンパス制御回路 | |
| JP3493132B2 (ja) | モード設定回路 | |
| JP4319142B2 (ja) | 識別コード組込み型集積回路 | |
| JPH038126B2 (ja) | ||
| JP2001066352A (ja) | 半導体集積回路のテスト方法と半導体集積回路 | |
| JPH0361873A (ja) | 集積回路素子のテスト回路 | |
| JPH0897365A (ja) | 半導体集積回路装置 | |
| JPS61212116A (ja) | 半導体集積回路 | |
| JP2713123B2 (ja) | 論理回路およびその試験方法 | |
| JP2006118995A (ja) | 半導体集積回路 | |
| JP2947168B2 (ja) | 半導体集積回路 | |
| JPH10123213A (ja) | 半導体集積回路 | |
| JPS62133371A (ja) | 半導体装置 | |
| JP2002108842A (ja) | モード切替回路 | |
| KR960012850B1 (ko) | 사용자 코드 부여 회로 | |
| JPS6353557B2 (ja) | ||
| JPS6094532A (ja) | プログラマブルロジツクアレイ回路 | |
| JPS63312718A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031104 |