KR960012850B1 - 사용자 코드 부여 회로 - Google Patents

사용자 코드 부여 회로 Download PDF

Info

Publication number
KR960012850B1
KR960012850B1 KR1019930029622A KR930029622A KR960012850B1 KR 960012850 B1 KR960012850 B1 KR 960012850B1 KR 1019930029622 A KR1019930029622 A KR 1019930029622A KR 930029622 A KR930029622 A KR 930029622A KR 960012850 B1 KR960012850 B1 KR 960012850B1
Authority
KR
South Korea
Prior art keywords
input
code
circuit
terminal
lookup table
Prior art date
Application number
KR1019930029622A
Other languages
English (en)
Other versions
KR950020061A (ko
Inventor
박성모
Original Assignee
재단법인 한국전자통신연구소
양승택
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 양승택 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019930029622A priority Critical patent/KR960012850B1/ko
Publication of KR950020061A publication Critical patent/KR950020061A/ko
Application granted granted Critical
Publication of KR960012850B1 publication Critical patent/KR960012850B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

요약없슴

Description

사용자 코드 부여 회로
제1도는 종래 회로의 구성을 나타낸 도면.
제2도는 본 발명에 따른 회로의 구성을 나타낸 블럭도.
제3도는 본 발명의 상세회로도.
제4도는 룩업테이블(Look-up table)의 구성예.
* 도면의 주요부분에 대한 부호의 설명
1 : EEPROM2 : 집적회로
3 : 입출력부4 : 레지스터
5 : 전원선6 : 접지선
7 : 입력스캔블럭8 : 선택단자
9 : 클럭단자10 : 룩업테이블
11 : 플립플롭12,13 : 입력단
14 : SRAM15 : 출력단
본 발명은 사용자가 코드를 부여하는 회로에 관한 것으로, 룩업테이블(Look-up table)과 하드와이어(hardwire) 방법으로 회로를 설계함으로써 적은 입력으로 많은 경우의 사용자 코드를 쉽게 구현할 수 있는 회로에 관한 것이다.
제1도와 같이, 종래에는 사용자가 원하는 코드를 구현하기 위해서 외부에 EEPROM(Electrical Eraseable Programmable Read Only Memory) 등을 이용하였으며, EEPROM(1)에 사용자가 원하는 코드를 입력하였다.
따라서, 이와 같은 방법에서는 직접회로(2)의 외부에 별도로 EEPROM(1)을 설치해야 하는 문제가 있었을 뿐만 아니라, 집적회로(2)의 외부에 설치된 EEPROM(1)으로부터/으로의 읽기/쓰기 동작을 수행하기 위해서 집적회로(2)의 내부에도 읽기/쓰기를 위한 별도의 부가적인 회로가 필요한 문제점이 있었다.
또한, 종래의 기술은 상술한 바와 같이 코드 부여를 위해 2개의 집적회로에 의해 구성됨으로써 회로의 속도가 저하되는 결점을 갖고 있었다.
본 발명은 상기한 종래 기술의 단점들을 해결하기 위한 것이다.
이와 같은 목적을 달성하기 위한 본 발명은 하드와이어링(hard wiring)과 룩업테이블을 이용한다.
이제부터 본 명세서에 첨부된 제2도 내지 제4도를 참조하면서 본 발명에 대해 상세히 설명한다.
제2도는 본 발명에 따른 사용자 코드 부여 회로의 구성을 나타낸 블럭도로서, 도면에서 참조번호 4로 나타낸 것은 레지스터이고, 5 및 6으로 각각 나타낸 것은 전원선 및 접지선이다.
참조번호 7은 집적회로(2) 내에 구성되는 입력 스캔 블럭을 나타낸 것이고, 8은 입력 스캔 블럭(7)의 스캔 단자를 나타낸 것이며, 9는 레지스터(4)와 클럭 단자를, 10은 룩업테이블을 나타낸 것이다.
제3도는 본 발명에 따른 회로의 구성을 상세히 나타낸 것으로, 제2도와 대응되는 구성요소들에는 동일한 참조번호가 부여되어 있다.
제3도에서, 11은 레지스터(4)를 구성하는 D플립플롭을 나타낸 것이고, 12는 데이타 입력단자를 나타낸 것이다.
또한 이 제3도에서, 입력스캔블럭(7)내 구성은 다수개의 트랜스미션 게이트(7a), 이 트랜스미션 게이트의 일측단자에 인버터(7b)를 연결시켜 상기 선택단자(8)의 선택신호를 반전시킨다.
본 발명에 따른 룩업테이블(10)의 구성예가 제4도에 도시되어 있다. 또한, 이 룩업테이블(10)에 적용한 수식은, 입력이 8개가 있는 경우를 예로서, 표시하면, f(출력)=abc+def+gh로 표시된다.
이때 상기 8개의 입력상태는 00, 11, 01의 3가지 상태로 생성된다. 이렇게 생성된 데이터는 아래의 표 2에서 처럼 표현이 가능하다.
이 표 2에서 00는 입력이 0상태이며, 11은 1상태의 경우이며, 01은 X 오픈상태의 경우이다.
표 2
8개의 입력과 1개의 출력을 갖는 룩업테이블의 구성을 나타낸 제4도에서, 참조번호 13 및 15는 룩업테이블을 입력단자 및 출력단자를 각각 나타낸 것이고, 참조번호 a~h는 입력 데이타 신호를 나타낸 것이며, 참조번호 14는 룩업테이블(10)을 구성하는 ROM(Read Only Memory)을 나타낸 것이다.
본 예의 룩업테이블(10)은 ROM에 의해 2단(stage)으로 구성되며, 그 출력단의 식 f=abc+def+gh으로 나타낼 수 있다.
룩업테이블이 2단으로 구성되는 경우 입력수가 n이라면 룩업테이블은 38=6561가지의 사용자 코드를 발생시킬 수 있다.
다시, 제2도를 참조하여 본 발명에 따른 회로의 외부 입력단자(12)는 전원선(5)과 접지선(6)에 연결되어 있다.
입력단자(12)에 1을 코딩하고 싶으면 접지선(6)을 끊어 버리면 되고, 0을 코딩하고 싶으면 전원선(5)을 끊으면 된다.
즉, 입력단(12)과 연결된 접지선(6)을 끊으면 전원선(5)이 상기 입력스캔블럭(7)의 입력으로 되어 1의 상태가 되어, 1이 입력데이타가 되고, 전원선(5)을 끊으면 상기 입력스캔블럭(7)의 입력이 0상태가 되어, 0이 입력데이타가 된다.
이를 아래 표 1에 의해 나타내면 다음과 같다.
표 1
제2도에서 입력가능한 경우의 가지수는 38이 된다.
이와 같이 결정되는 입력데이타는 입력 스캔 블럭(7)의 선택단자(8)로 제공되는 소정의 선택신호에 의해 룩업테이블(10)로 제공된다.
이때, 룩업테이블(10)은 38=6561 가지의 경우를 발생하고, 룩업테이블(10)로부터 출력되는 신호는 다음단의 레지스터(4)에 저장된다.
레지스터(4)는 8비트의 쉬프트 레지스터로서 클럭단자(9)로 입력되는 클럭신호에 따라서 룩업테이블(10)로부터 제공되는 데이타 값을 각각 래치한다.
따라서, 룩업테이블(10)로부터 6561 가지의 경우가 발생될 수 있으므로 사용자의 코드 부여에 있어서 중복성을 피할 수 있게 된다.
이상에서 설명된 바와 같이, 본 발명에 따른 사용자 코드부여 회로는 사용자 코드를 부여해야할 시스템에서 하드 와이어링에 의해 코딩한 후 이를 룩업테이블로 제공함으로써 사용자 코드를 확장하여 신뢰성을 증가하였을 뿐만 아니라 종래에는 2개의 칩으로 구성되었던 것을 1개의 칩으로 줄일 수 있으므로 비용절감 및 속도측면에서 개선효과를 얻을 수 있다.

Claims (1)

  1. 사용자가 코드를 부여하는 회로에 있어서, 하이와이어링에 의해 입력단자의 상태를 결정하고, 선택단자로 제공되는 소정의 선택신호에 의해 상기 입력단자로부터 제공되는 데이타를 선택적으로 출력하는 입력 스캔 블럭(7)과, ROM에 의해 2단으로 구성되고 상기 입력 스캔 블록(7)의 출력에 응답하여 사용자 코드를 발생시키는 룩업테이블(10)을 포함하는 것을 특징으로 하는 사용자 코드 부여 회로.
KR1019930029622A 1993-12-24 1993-12-24 사용자 코드 부여 회로 KR960012850B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930029622A KR960012850B1 (ko) 1993-12-24 1993-12-24 사용자 코드 부여 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930029622A KR960012850B1 (ko) 1993-12-24 1993-12-24 사용자 코드 부여 회로

Publications (2)

Publication Number Publication Date
KR950020061A KR950020061A (ko) 1995-07-24
KR960012850B1 true KR960012850B1 (ko) 1996-09-24

Family

ID=19372658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930029622A KR960012850B1 (ko) 1993-12-24 1993-12-24 사용자 코드 부여 회로

Country Status (1)

Country Link
KR (1) KR960012850B1 (ko)

Also Published As

Publication number Publication date
KR950020061A (ko) 1995-07-24

Similar Documents

Publication Publication Date Title
US5363424A (en) Partially-operable driver circuit
EP0479575A2 (en) 3-state bidirectional buffer and portable semiconductor storage device incorporating the same
US6301182B1 (en) Semiconductor memory device
KR960012850B1 (ko) 사용자 코드 부여 회로
JP2549601B2 (ja) レジスタ制御回路
JP3636232B2 (ja) 機能選択が可能な集積回路およびその機能選択方法
KR19990045141A (ko) 플립플롭의 리셋 회로
US20030108142A1 (en) Up/down gray code counter and solid-state image sensor provided with such a counter
KR860000596A (ko) 슬레이브형 인터페이스 회로
US7208977B2 (en) Tristate startup operating mode setting device
EP0168230A2 (en) Unitary multiplexer decoder circuit
KR900000478B1 (ko) 메모리 보호회로
KR930003415B1 (ko) 병렬 데이타 출력회로
KR960008250Y1 (ko) 제어기기의 데이타 입력/출력 제어회로
JP2907165B2 (ja) 論理合成システム
JP2001196921A (ja) プログラマブル集積回路装置
JPS59221741A (ja) 記憶用半導体装置
KR890007274Y1 (ko) Crt 표시장치의 콘트라스트 조절장치
KR950007122B1 (ko) 키보드 제어 회로
KR880002745Y1 (ko) 프로그램어블한 64비트 쉬프트 레지스터
KR960002840B1 (ko) 리모콘의 집적회로(ic)의 코드체계
KR940004363Y1 (ko) Plc 입출력 제어회로
KR19990040004A (ko) 다기능의 입출력 구동 회로
JPH0514138A (ja) 仮保持機能付きラツチ回路
JPH01201890A (ja) リード・オンリ・メモリ制御回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070831

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee