JPH1051280A - パルス伸張回路 - Google Patents
パルス伸張回路Info
- Publication number
- JPH1051280A JPH1051280A JP20253796A JP20253796A JPH1051280A JP H1051280 A JPH1051280 A JP H1051280A JP 20253796 A JP20253796 A JP 20253796A JP 20253796 A JP20253796 A JP 20253796A JP H1051280 A JPH1051280 A JP H1051280A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- reference voltage
- output signal
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pulse Circuits (AREA)
Abstract
(57)【要約】
【課題】 少ない素子数で複数の伸張されたパルスを正
確に作成する。 【解決手段】 入力信号に応じて反転する第１フリップ
フロップ（１１）と、該第１フリップフロップの出力信
号に応じて時定数回路を充電または放電させる制御手段
（１２）と、複数の基準電圧を発生する基準電圧発生回
路（１５）と、前記時定数回路の出力電圧と前記基準電
圧発生回路からの第１基準電圧とを比較し、その比較結
果に応じて前記第１フリップフロップを反転させる第１
コンパレータ（１６）と、前記第１フリップフロップの
出力信号をトリガとしてクロック信号のカウントを行い
前記入力信号の１周期に近いタイミングにまで遅延され
たパルスを作成する遅延パルス作成用のカウンタ（１
９）と、該カウンタからの前記パルス及び前記第１フリ
ップフロップの出力信号に応じて反転する第３フリップ
フロップ（２０）とを備える。
確に作成する。 【解決手段】 入力信号に応じて反転する第１フリップ
フロップ（１１）と、該第１フリップフロップの出力信
号に応じて時定数回路を充電または放電させる制御手段
（１２）と、複数の基準電圧を発生する基準電圧発生回
路（１５）と、前記時定数回路の出力電圧と前記基準電
圧発生回路からの第１基準電圧とを比較し、その比較結
果に応じて前記第１フリップフロップを反転させる第１
コンパレータ（１６）と、前記第１フリップフロップの
出力信号をトリガとしてクロック信号のカウントを行い
前記入力信号の１周期に近いタイミングにまで遅延され
たパルスを作成する遅延パルス作成用のカウンタ（１
９）と、該カウンタからの前記パルス及び前記第１フリ
ップフロップの出力信号に応じて反転する第３フリップ
フロップ（２０）とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号のパルス
幅を伸張するパルス伸張回路に関するもので、特に、少
ない素子数で複数の伸張されたパルスを正確に作成する
のに適したパルス伸張回路に関する。
幅を伸張するパルス伸張回路に関するもので、特に、少
ない素子数で複数の伸張されたパルスを正確に作成する
のに適したパルス伸張回路に関する。
【０００２】
【従来の技術】図２は、従来のパルス伸張回路を示すも
のである。図２の入力端子（１）には図３（ａ）の入力
信号が印加される。図３（ａ）の入力信号に応じて、ト
ランジスタ（２）のコレクタには図３（ｂ）のパルスが
発生する。図３（ｂ）のパルスが「Ｌ」レベルとなると
トランジスタ（３）がオフし、トランジスタＱ１がオン
する。トランジスタＱ１がオンすると、抵抗Ｒとコンデ
ンサＣからなる時定数回路（４）は、トランジスタＱ１
を介して直ちに放電する。この放電により、トランジス
タＱ１のコレクタ電圧は図３（ｄ）のように電源電圧
（＋ＶCC）からトランジスタＱ１の飽和電圧（Ｖsat）
まで急速に低下する。
のである。図２の入力端子（１）には図３（ａ）の入力
信号が印加される。図３（ａ）の入力信号に応じて、ト
ランジスタ（２）のコレクタには図３（ｂ）のパルスが
発生する。図３（ｂ）のパルスが「Ｌ」レベルとなると
トランジスタ（３）がオフし、トランジスタＱ１がオン
する。トランジスタＱ１がオンすると、抵抗Ｒとコンデ
ンサＣからなる時定数回路（４）は、トランジスタＱ１
を介して直ちに放電する。この放電により、トランジス
タＱ１のコレクタ電圧は図３（ｄ）のように電源電圧
（＋ＶCC）からトランジスタＱ１の飽和電圧（Ｖsat）
まで急速に低下する。
【０００３】一方、コンパレータ（５）の基準電源
（６）の基準電圧ＶRは、図３（ｄ）の点線のレベルに
設定されているので、コンパレータ（５）の出力信号は
図３（ｅ）のように直ちに「Ｈ」レベルになる。コンパ
レータ（５）の出力信号が「Ｈ」レベルになると、トラ
ンジスタＱ２がオンし、図３（ｃ）の電圧は「Ｌ」レベ
ルとなる。この動作は一瞬に行われるので、図３（ｃ）
の電圧は図示のようにヒゲ状の変化を示す。
（６）の基準電圧ＶRは、図３（ｄ）の点線のレベルに
設定されているので、コンパレータ（５）の出力信号は
図３（ｅ）のように直ちに「Ｈ」レベルになる。コンパ
レータ（５）の出力信号が「Ｈ」レベルになると、トラ
ンジスタＱ２がオンし、図３（ｃ）の電圧は「Ｌ」レベ
ルとなる。この動作は一瞬に行われるので、図３（ｃ）
の電圧は図示のようにヒゲ状の変化を示す。
【０００４】図３（ｃ）の電圧が「Ｌ」レベルとなると
トランジスタＱ１がオフし、コンデンサＣに対して抵抗
Ｒから充電電流が流れる。すると、トランジスタＱ１の
コレクタ電圧は、図３（ｄ）のように除除に増加し、コ
ンパレータ（５）の基準電源（６）の基準電圧ＶRより
高くなる。すると、コンパレータ（５）の出力信号は、
図３（ｅ）のように「Ｌ」レベルとなり、トランジスタ
Ｑ２がオフする。
トランジスタＱ１がオフし、コンデンサＣに対して抵抗
Ｒから充電電流が流れる。すると、トランジスタＱ１の
コレクタ電圧は、図３（ｄ）のように除除に増加し、コ
ンパレータ（５）の基準電源（６）の基準電圧ＶRより
高くなる。すると、コンパレータ（５）の出力信号は、
図３（ｅ）のように「Ｌ」レベルとなり、トランジスタ
Ｑ２がオフする。
【０００５】その結果、出力端子（７）には図３（ｅ）
のような図３（ａ）のパルスが伸張された信号が発生す
る。図３（ｅ）のパルスの幅を調整するには、時定数回
路（４）の抵抗ＲとコンデンサＣの値を調整して時定数
を変えればよい。
のような図３（ａ）のパルスが伸張された信号が発生す
る。図３（ｅ）のパルスの幅を調整するには、時定数回
路（４）の抵抗ＲとコンデンサＣの値を調整して時定数
を変えればよい。
【０００６】
【発明が解決しようとする課題】しかしながら、図２の
装置では、複数の伸張されたパルスを作成することがで
きない、という問題があった。図２の装置で、複数の伸
張されたパルスを作成するには図２の装置を複数個用意
することが考えられる。しかしながら、そのようにする
と、素子数が増大するとともに伸張するパルスのパルス
幅が近い場合にはパルス幅が逆転する恐れがあった。即
ち、図２の基準電源（６）の基準電圧ＶRに値や時定数
回路（４）の抵抗ＲとコンデンサＣの値が変動したりす
ると、パルス幅は簡単に変動してしまう。
装置では、複数の伸張されたパルスを作成することがで
きない、という問題があった。図２の装置で、複数の伸
張されたパルスを作成するには図２の装置を複数個用意
することが考えられる。しかしながら、そのようにする
と、素子数が増大するとともに伸張するパルスのパルス
幅が近い場合にはパルス幅が逆転する恐れがあった。即
ち、図２の基準電源（６）の基準電圧ＶRに値や時定数
回路（４）の抵抗ＲとコンデンサＣの値が変動したりす
ると、パルス幅は簡単に変動してしまう。
【０００７】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、入力信号に応じて反転する第１フリ
ップフロップと、該第１フリップフロップの出力信号に
応じて時定数回路を充電または放電させる制御手段と、
基準電圧を発生する基準電圧発生回路と、前記時定数回
路の出力電圧と前記基準電圧発生回路からの第１基準電
圧とを比較し、その比較結果に応じて前記第１フリップ
フロップを反転させる第１コンパレータと、前記第１フ
リップフロップの出力信号をトリガとしてクロック信号
のカウントを行い前記入力信号の１周期に近いタイミン
グにまで遅延されたパルスを作成する遅延パルス作成用
のカウンタと、該カウンタからの前記パルス及び前記第
１フリップフロップの出力信号に応じて反転する第３フ
リップフロップとを備え、前記第３フリップフロップの
出力端から出力信号を得るようにしたことを特徴とす
る。
みなされたもので、入力信号に応じて反転する第１フリ
ップフロップと、該第１フリップフロップの出力信号に
応じて時定数回路を充電または放電させる制御手段と、
基準電圧を発生する基準電圧発生回路と、前記時定数回
路の出力電圧と前記基準電圧発生回路からの第１基準電
圧とを比較し、その比較結果に応じて前記第１フリップ
フロップを反転させる第１コンパレータと、前記第１フ
リップフロップの出力信号をトリガとしてクロック信号
のカウントを行い前記入力信号の１周期に近いタイミン
グにまで遅延されたパルスを作成する遅延パルス作成用
のカウンタと、該カウンタからの前記パルス及び前記第
１フリップフロップの出力信号に応じて反転する第３フ
リップフロップとを備え、前記第３フリップフロップの
出力端から出力信号を得るようにしたことを特徴とす
る。
【０００８】
【発明の実施の形態】図１は、本発明のパルス伸張回路
を示すもので、（８）は入力信号が印加される入力端
子、（９）及び（１０）は該入力信号に応じてオンオフ
するトランジスタ、（１１）は入力信号に応じてセット
される第１フリップフロップ、（１２）は該第１フリッ
プフロップ（１１）の出力信号に応じて時定数回路
（４）を充電または放電させる制御手段として動作する
トランジスタ、（１３）は前記第１フリップフロップ
（１１）の出力信号及びトランジスタ（９）のコレクタ
信号に応じて反転する第２フリップフロップ、（１４）
は該第２フリップフロップ（１３）の出力信号に応じて
前記第１フリップフロップ（１１）に入力信号が印加さ
れるのを禁止する禁止手段として動作するトランジス
タ、（１５）は複数の基準電圧を発生する基準電圧発生
回路、（１６）は前記時定数回路（４）の出力電圧と前
記基準電圧発生回路（１５）からの第１基準電圧とを比
較し、その比較結果に応じて前記第１フリップフロップ
（１１）を反転させる第１コンパレータ、（１７）は前
記時定数回路（４）の出力電圧と前記基準電圧発生回路
（１５）からの第２基準電圧とを比較する第２コンパレ
ータ、（１８）はクロック信号を発生するクロック信号
源、（１９）は前記第１フリップフロップの出力信号を
トリガ（リセット解除）としてクロック信号のカウント
を行い前記入力信号の１周期に近いタイミングにまで遅
延されたパルスを作成する遅延パルス作成用のカウン
タ、（２０）はカウンタ（１９）からの前記パルスによ
りリセットされ、前記第１フリップフロップ（１１）の
出力信号がクロックとして印加されるＤ−ＦＦ型の第３
フリップフロップ、（２１）はカウンタ（１９）の出力
信号と前記第２コンパレータ（１７）の出力信号に応じ
て反転する第４フリップフロップである。
を示すもので、（８）は入力信号が印加される入力端
子、（９）及び（１０）は該入力信号に応じてオンオフ
するトランジスタ、（１１）は入力信号に応じてセット
される第１フリップフロップ、（１２）は該第１フリッ
プフロップ（１１）の出力信号に応じて時定数回路
（４）を充電または放電させる制御手段として動作する
トランジスタ、（１３）は前記第１フリップフロップ
（１１）の出力信号及びトランジスタ（９）のコレクタ
信号に応じて反転する第２フリップフロップ、（１４）
は該第２フリップフロップ（１３）の出力信号に応じて
前記第１フリップフロップ（１１）に入力信号が印加さ
れるのを禁止する禁止手段として動作するトランジス
タ、（１５）は複数の基準電圧を発生する基準電圧発生
回路、（１６）は前記時定数回路（４）の出力電圧と前
記基準電圧発生回路（１５）からの第１基準電圧とを比
較し、その比較結果に応じて前記第１フリップフロップ
（１１）を反転させる第１コンパレータ、（１７）は前
記時定数回路（４）の出力電圧と前記基準電圧発生回路
（１５）からの第２基準電圧とを比較する第２コンパレ
ータ、（１８）はクロック信号を発生するクロック信号
源、（１９）は前記第１フリップフロップの出力信号を
トリガ（リセット解除）としてクロック信号のカウント
を行い前記入力信号の１周期に近いタイミングにまで遅
延されたパルスを作成する遅延パルス作成用のカウン
タ、（２０）はカウンタ（１９）からの前記パルスによ
りリセットされ、前記第１フリップフロップ（１１）の
出力信号がクロックとして印加されるＤ−ＦＦ型の第３
フリップフロップ、（２１）はカウンタ（１９）の出力
信号と前記第２コンパレータ（１７）の出力信号に応じ
て反転する第４フリップフロップである。
【０００９】尚、図１において、図２と同一の回路ブロ
ックについては同一の符号を付し、説明を省略する。図
１の入力端子（８）には図４（ａ）の入力信号が印加さ
れる。図４（ａ）の入力信号に応じて、トランジスタ
（９）がオンし、トランジスタ（１０）がオフとなる。
トランジスタ（１０）のコレクタ電位が「Ｈ」となる
と、第１フリップフロップ（１１）がセットされそのＱ
出力が図４（ｃ）のように「Ｈ」となる。
ックについては同一の符号を付し、説明を省略する。図
１の入力端子（８）には図４（ａ）の入力信号が印加さ
れる。図４（ａ）の入力信号に応じて、トランジスタ
（９）がオンし、トランジスタ（１０）がオフとなる。
トランジスタ（１０）のコレクタ電位が「Ｈ」となる
と、第１フリップフロップ（１１）がセットされそのＱ
出力が図４（ｃ）のように「Ｈ」となる。
【００１０】第１フリップフロップ（１１）のＱ反転出
力は「Ｌ」となるので、トランジスタ（１２）はオフ
し、時定数回路（４）の充電が行われる。一方、第１フ
リップフロップ（１１）がセットされると、そのＱ出力
が第２フリップフロップ（１３）をセットし、そのＱ出
力がトランジスタ（１４）をオンさせる。
力は「Ｌ」となるので、トランジスタ（１２）はオフ
し、時定数回路（４）の充電が行われる。一方、第１フ
リップフロップ（１１）がセットされると、そのＱ出力
が第２フリップフロップ（１３）をセットし、そのＱ出
力がトランジスタ（１４）をオンさせる。
【００１１】トランジスタ（１４）は、第１フリップフ
ロップ（１１）に入力信号が印加されるのを禁止する禁
止手段として動作するトランジスタである。トランジス
タ（１４）がオンすると、第１フリップフロップ（１
１）のセット入力は「Ｌ」レベルとなるので、もうリセ
ット入力Ｒを受付可能な状態となる。即ち、第１フリッ
プフロップ（１１）は、セット入力Ｓが「Ｈ」となる
と、直ちにその「Ｈ」を「Ｌ」に強制的にしているの
で、すぐにリセット可能となり、そのＱ出力から幅の短
いパルスを出力できる。
ロップ（１１）に入力信号が印加されるのを禁止する禁
止手段として動作するトランジスタである。トランジス
タ（１４）がオンすると、第１フリップフロップ（１
１）のセット入力は「Ｌ」レベルとなるので、もうリセ
ット入力Ｒを受付可能な状態となる。即ち、第１フリッ
プフロップ（１１）は、セット入力Ｓが「Ｈ」となる
と、直ちにその「Ｈ」を「Ｌ」に強制的にしているの
で、すぐにリセット可能となり、そのＱ出力から幅の短
いパルスを出力できる。
【００１２】抵抗ＲとコンデンサＣからなる時定数回路
（４）は、図４（ｂ）のように充電される。この充電に
より、トランジスタ（１２）のコレクタ電圧は、飽和電
圧（Ｖsat）から電源電圧（＋ＶCC）まで除除に増加す
る。一方、第１コンパレータ（１６）の基準電圧Ｖ１
は、図４（ｂ）の点線のレベルに設定されており、第２
コンパレータ（１７）の基準電圧Ｖ２は、図４（ｂ）の
点線のレベルに設定されいる。
（４）は、図４（ｂ）のように充電される。この充電に
より、トランジスタ（１２）のコレクタ電圧は、飽和電
圧（Ｖsat）から電源電圧（＋ＶCC）まで除除に増加す
る。一方、第１コンパレータ（１６）の基準電圧Ｖ１
は、図４（ｂ）の点線のレベルに設定されており、第２
コンパレータ（１７）の基準電圧Ｖ２は、図４（ｂ）の
点線のレベルに設定されいる。
【００１３】時刻ｔ１で、第２コンパレータ（１７）の
出力信号は図４（ｆ）のように「Ｈ」レベルになる。第
２コンパレータ（１７）の出力信号が「Ｈ」レベルにな
ると、第４フリップフロップ（２１）をリセットし、そ
のＱ出力が図４（ｇ）のように立ち下がる。図４（ｅ）
のパルスの立ち下がりは、図４（ａ）のパルスの立ち下
がりに比べてわずかにパルス幅が伸びている。
出力信号は図４（ｆ）のように「Ｈ」レベルになる。第
２コンパレータ（１７）の出力信号が「Ｈ」レベルにな
ると、第４フリップフロップ（２１）をリセットし、そ
のＱ出力が図４（ｇ）のように立ち下がる。図４（ｅ）
のパルスの立ち下がりは、図４（ａ）のパルスの立ち下
がりに比べてわずかにパルス幅が伸びている。
【００１４】時刻ｔ１を過ぎて、時刻ｔ２に達すると、
今度は第１コンパレータ（１６）の出力信号が「Ｈ」レ
ベルとなり第１フリップフロップ（１１）をリセットす
る。第１フリップフロップ（１１）がリセットし、その
Ｑ反転出力が「Ｈ」となると、トランジスタ（１２）が
オンし、時定数回路（４）は図４（ｂ）のように急速に
放電する。時定数回路（４）が放電すると、第１コンパ
レータ（１６）の出力信号は「Ｌ」に戻る。
今度は第１コンパレータ（１６）の出力信号が「Ｈ」レ
ベルとなり第１フリップフロップ（１１）をリセットす
る。第１フリップフロップ（１１）がリセットし、その
Ｑ反転出力が「Ｈ」となると、トランジスタ（１２）が
オンし、時定数回路（４）は図４（ｂ）のように急速に
放電する。時定数回路（４）が放電すると、第１コンパ
レータ（１６）の出力信号は「Ｌ」に戻る。
【００１５】第１フリップフロップ（１１）のＱ出力が
時刻ｔ２で図４（ｃ）のように立ち下がると、カウンタ
（１９）はリセットが解除され、クロック信号源（１
８）からのクロック信号をカウントする。時刻ｔ２の図
４（ｃ）の立ち下がりは、クロック信号として第３フリ
ップフロップ（２０）に印加されそのＱ反転出力を図４
（ｅ）のように立ち下げる。
時刻ｔ２で図４（ｃ）のように立ち下がると、カウンタ
（１９）はリセットが解除され、クロック信号源（１
８）からのクロック信号をカウントする。時刻ｔ２の図
４（ｃ）の立ち下がりは、クロック信号として第３フリ
ップフロップ（２０）に印加されそのＱ反転出力を図４
（ｅ）のように立ち下げる。
【００１６】そして、カウンタ（１９）は時刻ｔ３まで
カウントすると、図４（ｄ）のパルスＰ１を発生する。
パルスＰ１により、第３フリップフロップ（２０）はリ
セットされ第４フリップフロップ（２１）はセットされ
る。その結果、端子（２２）には図４（ｅ）の信号が、
端子（２３）には図４（ｇ）の信号が発生する。
カウントすると、図４（ｄ）のパルスＰ１を発生する。
パルスＰ１により、第３フリップフロップ（２０）はリ
セットされ第４フリップフロップ（２１）はセットされ
る。その結果、端子（２２）には図４（ｅ）の信号が、
端子（２３）には図４（ｇ）の信号が発生する。
【００１７】図４（ｅ）の信号は、図４（ａ）の信号に
対して前後にパルス幅が伸びている。又、図４（ｇ）の
信号も、図４（ａ）の信号に対して前後にパルス幅が伸
びていると同時にたち下がりが早くなっている。この早
い時間の設定は、第１及び第２コンパレータ（１６）及
び（１７）の基準電圧を設定することで任意にできる。
対して前後にパルス幅が伸びている。又、図４（ｇ）の
信号も、図４（ａ）の信号に対して前後にパルス幅が伸
びていると同時にたち下がりが早くなっている。この早
い時間の設定は、第１及び第２コンパレータ（１６）及
び（１７）の基準電圧を設定することで任意にできる。
【００１８】時刻ｔ１は、まだ図４（ａ）の信号が
「Ｌ」レベル状態である。しかし、これが「Ｈ」レベル
でも図１の回路は同様に動作可能である。これができる
のは第２フリップフロップ（１３）の働きに起因する。
これにより、図１の回路は図４（ａ）の立ち上がりパル
スに応じて動作しており、立ち下がりには無関係であ
る。このため、図４（ｅ）（ｇ）の立ち下がりは、図４
（ａ）の立ち下がりタイミングより早くすることも遅く
することも可能である。
「Ｌ」レベル状態である。しかし、これが「Ｈ」レベル
でも図１の回路は同様に動作可能である。これができる
のは第２フリップフロップ（１３）の働きに起因する。
これにより、図１の回路は図４（ａ）の立ち上がりパル
スに応じて動作しており、立ち下がりには無関係であ
る。このため、図４（ｅ）（ｇ）の立ち下がりは、図４
（ａ）の立ち下がりタイミングより早くすることも遅く
することも可能である。
【００１９】第１及び第２コンパレータ（１６）及び
（１７）の基準電圧は、いずれも基準電圧発生回路（１
５）から作成しており、基準電圧発生回路（１５）は抵
抗分割している。このため、基準電圧Ｖ１とＶ２は、絶
対値は変動しても相対値が変動することはない。このた
め、基準電圧Ｖ１とＶ２に起因して図４（ｅ）（ｇ）の
パルス幅が入れ替わることはない。又、時定数回路
（４）は１つしか使用していないので、時定数の誤差や
素子数の増加が問題になることはない。
（１７）の基準電圧は、いずれも基準電圧発生回路（１
５）から作成しており、基準電圧発生回路（１５）は抵
抗分割している。このため、基準電圧Ｖ１とＶ２は、絶
対値は変動しても相対値が変動することはない。このた
め、基準電圧Ｖ１とＶ２に起因して図４（ｅ）（ｇ）の
パルス幅が入れ替わることはない。又、時定数回路
（４）は１つしか使用していないので、時定数の誤差や
素子数の増加が問題になることはない。
【００２０】
【発明の効果】以上述べた如く、本発明によれば第１及
び第２コンパレータの基準電圧は、いずれも１つの基準
電圧発生回路から作成しており、基準電圧発生回路は抵
抗分割により電圧を作成している。このため、２つの基
準電圧は、絶対値は変動しても相対値が変動することは
ない。このため、２つのパルスのパルス幅が入れ替わる
ことはない。又、時定数回路を１つしか使用していない
ので、時定数の誤差や素子数の増加が問題になることは
ない。
び第２コンパレータの基準電圧は、いずれも１つの基準
電圧発生回路から作成しており、基準電圧発生回路は抵
抗分割により電圧を作成している。このため、２つの基
準電圧は、絶対値は変動しても相対値が変動することは
ない。このため、２つのパルスのパルス幅が入れ替わる
ことはない。又、時定数回路を１つしか使用していない
ので、時定数の誤差や素子数の増加が問題になることは
ない。
【００２１】又、本発明によれば第１フリップフロップ
の出力信号をトリガとしてクロック信号のカウントを行
い入力信号の１周期に近いタイミングにまで遅延された
パルスを作成する遅延パルス作成用のカウンタを使用し
ているので、入力信号に対して前後のパルス幅が広がっ
たパルスを作成することができる。
の出力信号をトリガとしてクロック信号のカウントを行
い入力信号の１周期に近いタイミングにまで遅延された
パルスを作成する遅延パルス作成用のカウンタを使用し
ているので、入力信号に対して前後のパルス幅が広がっ
たパルスを作成することができる。
【図１】本発明のパルス伸張回路を示すブロック図であ
る。
る。
【図２】従来のパルス伸張回路を示すブロック図であ
る。
る。
【図３】図２の説明に供するための波形図である。
【図４】図１の説明に供するための波形図である。
（１１） 第１フリップフロップ （１２） トランジスタ （１６） 第１コンパレータ （１３） 第２フリップフロップ （１７） 第２コンパレータ （１９） カウンタ （２０） 第３フリップフロップ （２１） 第４フリップフロップ
Claims (4)
- 【請求項１】 入力信号に応じて反転する第１フリップ
フロップと、 該第１フリップフロップの出力信号に応じて時定数回路
を充電または放電させる制御手段と、 基準電圧を発生する基準電圧発生回路と、 前記時定数回路の出力電圧と前記基準電圧発生回路から
の第１基準電圧とを比較し、その比較結果に応じて前記
第１フリップフロップを反転させる第１コンパレータ
と、 前記第１フリップフロップの出力信号をトリガとしてク
ロック信号のカウントを行い前記入力信号の１周期に近
いタイミングにまで遅延されたパルスを作成する遅延パ
ルス作成用のカウンタと、 該カウンタからの前記パルス及び前記第１フリップフロ
ップの出力信号に応じて反転する第３フリップフロップ
とを備え、前記第３フリップフロップの出力端から出力
信号を得るようにしたことを特徴とするパルス伸張回
路。 - 【請求項２】 入力信号に応じて反転する第１フリップ
フロップと、 該第１フリップフロップの出力信号に応じて時定数回路
を充電または放電させる制御手段と、 基準電圧を発生する基準電圧発生回路と、 前記時定数回路の出力電圧と前記基準電圧発生回路から
の第１基準電圧とを比較し、その比較結果に応じて前記
第１フリップフロップを反転させる第１コンパレータ
と、 前記第１フリップフロップの出力信号と前記入力信号に
応じて反転する第２フリップフロップと、 該第２フリップフロップの出力信号に応じて前記第１フ
リップフロップに前記入力信号が印加されるのを禁止す
る禁止手段と、 前記第１フリップフロップの出力信号をトリガとしてク
ロック信号のカウントを行い前記入力信号の１周期に近
いタイミングにまで遅延されたパルスを作成する遅延パ
ルス作成用のカウンタと、 該カウンタからの前記パルス及び前記第１フリップフロ
ップの出力信号に応じて反転する第３フリップフロップ
とを備え、前記第３フリップフロップの出力端から出力
信号を得るようにしたことを特徴とするパルス伸張回
路。 - 【請求項３】 入力信号に応じて反転する第１フリップ
フロップと、 該第１フリップフロップの出力信号に応じて時定数回路
を充電または放電させる制御手段と、 基準電圧を発生する基準電圧発生回路と、 前記時定数回路の出力電圧と前記基準電圧発生回路から
の第２基準電圧とを比較する第２コンパレータと、 前記第１フリップフロップの出力信号をトリガとしてク
ロック信号のカウントを行い前記入力信号の１周期に近
いタイミングにまで遅延されたパルスを作成する遅延パ
ルス作成用のカウンタと、 該カウンタの出力信号と前記第２コンパレータの出力信
号に応じて反転する第４フリップフロップとを備え、該
第４フリップフロップの出力端から出力信号を得るよう
にしたことを特徴とするパルス伸張回路。 - 【請求項４】 入力信号に応じて反転する第１フリップ
フロップと、 該第１フリップフロップの出力信号に応じて時定数回路
を充電または放電させる制御手段と、 基準電圧を発生する基準電圧発生回路と、 前記時定数回路の出力電圧と前記基準電圧発生回路から
の第１基準電圧とを比較し、その比較結果に応じて前記
第１フリップフロップを反転させる第１コンパレータ
と、 前記時定数回路の出力電圧と前記基準電圧発生回路から
の第２基準電圧とを比較する第２コンパレータと、 前記第１フリップフロップの出力信号をトリガとしてク
ロック信号のカウントを行い前記入力信号の１周期に近
いタイミングにまで遅延されたパルスを作成する遅延パ
ルス作成用のカウンタと、 該カウンタからの前記パルス及び前記第１フリップフロ
ップの出力信号に応じて反転する第３フリップフロップ
と、 前記カウンタの出力信号と前記第２コンパレータの出力
信号に応じて反転する第４フリップフロップとを備え、
前記第３及び第４フリップフロップの出力端から出力信
号を得るようにしたことを特徴とするパルス伸張回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20253796A JP3281811B2 (ja) | 1996-07-31 | 1996-07-31 | パルス伸張回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20253796A JP3281811B2 (ja) | 1996-07-31 | 1996-07-31 | パルス伸張回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1051280A true JPH1051280A (ja) | 1998-02-20 |
| JP3281811B2 JP3281811B2 (ja) | 2002-05-13 |
Family
ID=16459151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20253796A Expired - Fee Related JP3281811B2 (ja) | 1996-07-31 | 1996-07-31 | パルス伸張回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3281811B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120189033A1 (en) * | 2011-01-25 | 2012-07-26 | Kwang-Seok Kim | Temperature sensing circuit |
| JP2019086416A (ja) * | 2017-11-07 | 2019-06-06 | 株式会社豊田中央研究所 | デジタルセンサ |
-
1996
- 1996-07-31 JP JP20253796A patent/JP3281811B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120189033A1 (en) * | 2011-01-25 | 2012-07-26 | Kwang-Seok Kim | Temperature sensing circuit |
| KR20120086036A (ko) * | 2011-01-25 | 2012-08-02 | 에스케이하이닉스 주식회사 | 온도 감지 회로 |
| US8864376B2 (en) * | 2011-01-25 | 2014-10-21 | Hynix Semiconductor Inc. | Temperature sensing circuit |
| KR101866486B1 (ko) * | 2011-01-25 | 2018-06-12 | 에스케이하이닉스 주식회사 | 온도 감지 회로 |
| JP2019086416A (ja) * | 2017-11-07 | 2019-06-06 | 株式会社豊田中央研究所 | デジタルセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3281811B2 (ja) | 2002-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0661803A (ja) | スイッチ式キャパシタ電荷ポンプ及びこれを具える鋸波発振器 | |
| JP2000188528A (ja) | パルス発生器 | |
| JP3281811B2 (ja) | パルス伸張回路 | |
| JP3810316B2 (ja) | 周波数逓倍回路 | |
| JPS586335B2 (ja) | 機械クロック列を自動的に加算する装置 | |
| JP2001189645A (ja) | 制御発振システムとその方法 | |
| JPH04227315A (ja) | 非同期遅延回路および入力信号遅延方法 | |
| JP3281808B2 (ja) | パルス伸張回路 | |
| JP2003143011A (ja) | アナログ−ディジタル変換回路 | |
| JP4022967B2 (ja) | リセット回路 | |
| JP3671773B2 (ja) | 発振回路 | |
| JPS63305755A (ja) | スイッチング電源制御回路 | |
| JP2774686B2 (ja) | 分割回路 | |
| RU1800596C (ru) | Генератор импульсов | |
| JP3281807B2 (ja) | パルス伸張回路 | |
| JP2623467B2 (ja) | 信号波発振回路 | |
| JPH03283912A (ja) | 可変遅延回路 | |
| JPH0119471Y2 (ja) | ||
| JP2639315B2 (ja) | Ｐｌｌ回路 | |
| JPH04354264A (ja) | 水平発振回路 | |
| JP3673037B2 (ja) | 波形整形回路 | |
| JPH08204516A (ja) | Ｃｒ発振回路 | |
| JPH0212752Y2 (ja) | ||
| JPH0582775B2 (ja) | ||
| JPH11118854A (ja) | パルス幅測定回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |