JPH1043366A - パチンコ機の制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 演算処理手段の前記誤動作に即座に対応する
とともに、プログラム作成上の制限を緩和したパチンコ
機の制御装置を提供する。 【解決手段】 本発明のパチンコ機の制御装置は、パチ
ンコ機の各部に対する電力供給回路と、予め定められた
パチンコ機の制御手順（制御プログラム）を実行する演
算処理手段２とからなり、前記制御手順が正常に実行さ
れない場合のみ演算処理手段２を初期化する演算監視手
段４と、前記電力供給回路による電源投入時に演算処理
手段２を初期化するパワーオンリセット回路とが設けら
れている。したがって、電源投入時にパワーオンリセッ
ト回路によって、さらに、制御手順が正常に実行されな
かった場合に演算監視手段４によって、演算処理手段２
は初期化される。したがって制御プログラムは、演算処
理手段２の初期化を考慮しなくてよいので、初期化条件
に関する制限を受けない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は誤動作発生を正常動
作に復帰させるためのパチンコ機の制御装置に関する。

【０００２】

【従来の技術】近年の電子回路集積技術の向上に伴な
い、マイクロコンピュータ関連の電子部品はあらゆる分
野に普及している。これらの電子部品は極めて高い密度
で集積してあるため、小さな環境変化が前記電子部品、
特にマイクロコンピュータに大きな影響を与え、暴走、
ループ現象などの誤動作を発生させる。そこで、マイク
ロコンピュータには通常環境の使用時における上記誤動
作の対策を施してある。

【０００３】ところで、遊技機器にはパチンコ機のよう
にリレー、ソレノイドおよびモータなどの機構部を設け
たものがあり、この機構部はマイクロコンピュータから
なる演算処理手段により制御される。このパチンコ機の
演算処理手段には、ソフトウェアまたはハードウェア上
にタイマクロックを設けてあり、このタイマクロックに
基いてパチンコ機の効果音発生、操作スイッチの入力信
号取り込み間隔などのタイミング処理を施している。

【０００４】パチンコ機は通常複数台を並設して使用さ
れ、その筺体内には演算処理手段および前記機構部など
が収容されている。そして、これらのパチンコ機は長時
間にわたって継続稼動されるため、上記演算処理手段は
自己の発熱と、他の電子部品および前記機構部（特にモ
ータ）の発熱とによって、極めて高い温度まで上昇す
る。

【０００５】さらに、前記機構部はその作動時に接点ノ
イズを発生させ、同時に電源電圧を降下させる。この電
圧降下が大きいときには演算処理手段が正常に機能せ
ず、上記誤動作を発生させる。このように、パチンコ機
に使用される演算処理手段は、長時間にわたって厳しい
環境下で使用されるため、前記通常環境用の誤動作対策
をパチンコ機の演算処理手段に使用することは不適であ
る。

【０００６】従来、図２に示すように、演算処理手段
（ＣＰＵ）21のリセット端子22に、リセット信号を周期
的に発生させるリセット信号発生回路23を接続し、所定
時間毎に演算処理手段21を初期化するものが提案された
（特開昭61ー259685号公報参照）。

【０００７】この公報に開示された技術は、クロック発
生回路24から出力する基本クロックを、リセット信号発
生回路23により分周して上記リセット信号を発生させ
る。そして、上記リセット信号の発生周期を演算処理手
段21の単位当りのプログラム処理に要する時間より長い
周期に設定し、前記リセット信号が発生する毎に演算処
理手段21を初期化して、前記誤動作の発生に対処するも
のである。また、前記リセット信号は前記タイマクロッ
クとしても使用していた。

【０００８】

【発明が解決しようとする課題】しかしながら、特開昭
61ー259685号公報に開示された技術は、演算処理手段を
周期的に初期化しており、この初期化は演算処理手段が
正常作動している場合にも施されていた。このため、プ
ログラム処理が断続的になり効率が悪い。

【０００９】また、リセット信号は前記タイマクロック
として使用されていたので、単位当りのプログラムをリ
セット信号または前記タイマクロックの周期内に完結す
るように作成しなければならず、プログラム作成上の制
限が大きかった。

【００１０】したがって、本発明は、演算処理手段の前
記誤動作に即座に対応するとともに、プログラム作成上
の制限を緩和したパチンコ機の制御装置の提供を目的と
している。

【００１１】

【課題を解決するための手段】上記課題を解決するた
め、本発明は、パチンコ機（図示省略）の各部に対する
電力供給回路と、初期化用のリセット端子を有し、予め
定められたパチンコ機の制御手順を順次実行する演算処
理手段２と、を設けているパチンコ機の制御装置におい
て、前記制御手順が正常に実行されない場合、前記演算
処理手段２に対する初期化命令を実行させるためのリセ
ット信号を前記リセット端子に入力する演算監視手段４
と、前記電力供給回路による電源投入時に前記リセット
信号を前記リセット端子に入力するパワーオンリセット
回路とを設けていることを特徴とする。

【００１２】上記構成のパチンコ機の制御装置により、
演算処理手段２には、電源投入時にパワーオンリセット
回路によって、さらに、制御手順（制御プログラム）が
正常に実行されなかった場合には演算監視手段４によっ
て、リセット信号が演算処理手段２に入力され、これに
より演算処理手段２は初期化される。このため、電源投
入後においてパチンコ機が正常に稼働されている場合に
は、演算処理手段２は初期化されないので、１サイクル
の制御プログラムを実行するのに要する時間と、演算処
理手段２の初期化条件とは無関係である。したがって、
制御プログラムは、演算処理手段２の初期化条件（初期
化される時間間隔）を考慮して作成しなくてよいので、
初期化条件に関する制限を受けない。

【００１３】

【発明の実施の形態】以下に、本発明の一実施例を図面
に基いて詳細に説明する。

【００１４】１はパチンコ機（図示省略）の制御装置を
構成する要部を示している。本装置１は演算処理手段２
と割込信号発生手段３と演算監視手段４と電源電圧監視
手段５とを主構成とするもので、ほかには本装置１と前
記パチンコ機との整合を図るインターフェイス６、本装
置１を作動させるプログラムおよび各種データを格納し
たＲＯＭ７およびアドレスデコーダ８をデータバスとア
ドレスバスとを介して接続し、クロック発生回路９をク
ロック端子10に接続してある。クロック発生回路９は演
算処理手段２の基本クロックを発生させるものである。

【００１５】演算処理手段２は前記パチンコ機を制御す
るもので、前記パチンコ機は演算処理手段２が演算処理
した制御信号により制御され、演算処理手段２と前記パ
チンコ機とは交信可能に接続してある。演算処理手段２
のアドレスポートにはアドレスデコーダ８が接続してあ
る。

【００１６】アドレスデコーダ８はアドレスポートから
正しいアドレスデータが出力されたときに、演算処理が
正しいことを表わす正否信号を発生させて演算監視手段
４に入力する。この正否信号は単位当りのプログラムが
実行される度に発生されるもので、前記正否信号の発生
間隔は１０ｍｓ以内である。なお、この発生間隔は任意
に変更することができる。また、前記正否信号はアドレ
スデコーダ８によって発生させること、およびアドレス
データの出力に基いて発生させることに限定されるもの
ではない。

【００１７】演算監視手段４は前記正否信号が１０ｍｓ
より長い時間入力されないときのみ、演算処理手段２を
初期化させるリセット信号を演算処理手段２のリセット
端子11に入力するものである。また、リセット端子11に
は電源電圧監視手段５が接続してあり、電源電圧監視手
段５は演算処理手段２の電源端子12に供給される電源電
圧が所定値から外れたときに、前記リセット信号を演算
処理手段２のリセット端子11に入力する。

【００１８】さらに、電源電圧監視手段５には、図示省
略されたパワーオンリセット回路が内蔵されており、図
示省略した電力供給回路によってパチンコ機の各部に電
源が投入されたときに、リセット信号を前記リセット端
子11に投入する。

【００１９】割込信号発生手段３はクロック発生回路９
に接続されており、クロック発生回路９から入力される
基本クロックを分周して前記演算処理を割込させる割込
信号を所定周期（４．０９６ｍｓ）で発生させる。割込
信号発生手段３は演算処理手段２の割込端子13に接続し
てある。なお、前記割込信号と正否信号との発生周期は
互いに関連性を持たない。

【００２０】つぎに、上記構成に係る本装置１によって
前記パチンコ機の制御を以下に説明する。

【００２１】まず、本装置および前記パチンコ機の電源
を投入すると、電源電圧監視手段５に内蔵されたパワー
オンリセット回路が作動して、リセット信号をリセット
端子11に入力する。これにより、演算処理手段２は初期
化されると同時に、演算処理手段２には前記基本クロッ
クおよび割込信号が入力される。そして、演算処理手段
２は前記割込信号をタイマクロックに使用することによ
り、前記パチンコ機の制御を開始する。

【００２２】なお、割込信号発生手段３は前記割込信号
すなわちタイマクロックを、演算処理手段２に単位当り
の前記演算（プログラム）処理時間と無関係な周期で入
力するが、演算処理手段２は前記割込信号の入力によっ
て、初期化がなされるのではなくプログラム実行の割込
処理がなされる。

【００２３】このため、単位当りのプログラムに処理が
なされている最中であっても、前記パチンコ機の制御に
は何ら支障はないので、プログラムの作成および当該プ
ログラム処理時間は前記割込信号の周期に依存しない。
同様に、プログラム処理時間を短縮するために、前記割
込信号の周期を短くした場合にも、前記パチンコ機の制
御に何ら支障を与えるものではない。

【００２４】つぎに、前記パチンコ機の制御開始に基い
て、アドレスデコーダ８は演算監視手段４に前記正否信
号を入力するので、演算監視手段４は演算処理手段２の
演算処理を正常と判定し、リセット信号を発生させな
い。

【００２５】他方、演算監視手段４は前記正否信号が１
０ｍｓより長い時間入力されないときに、演算処理手段
２の演算処理を異常と判定し、リセット信号をリセット
端子11に入力する。このため、演算処理手段２は、周知
のように当該リセット信号が電源投入時のものでなく、
作動中のものであることを判定したのち、所定のリセッ
ト処理を演算処理手段２に施して初期化させる。

【００２６】また、電源電圧監視手段５は演算処理手段
２の電源端子12に供給される電源電圧が所定値から外れ
たとき、上記同様に前記リセット信号をリセット端子11
に入力し、演算処理手段２を初期化させる。

【００２７】上記実施例はパチンコ機を例にその制御装
置の説明をしたが、パチンコ機のみに限定されるもので
はなく、マイクロコンピュータを制御装置に使用した遊
技機器であれば、容易に当該発明を使用することができ
る。

【００２８】

【発明の効果】本発明は以上のように構成したものなの
で、電源投入時と、演算処理不良および電圧降下に起因
する誤動作が発生したときのみ、即座に演算処理手段を
初期化して正常状態に復帰する。このため、演算処理手
段が正常に動作している場合に初期化されないので、無
駄な初期化処理がなくなる。

【００２９】さらに、従来は周期的になされる初期化間
隔より短い時間で１サイクルを実行可能な制御プログラ
ム作成しなければならなかったが、本願発明では、演算
処理手段の初期化条件と、制御プログラム 1サイクル分
の実行に要する時間とは、無関係であるから、処理時間
に関するプログラムの作成制限がなくなるので、制御プ
ログラムの開発作業の能率低減を抑止できる。さらに、
パチンコの稼動時に制御プログラムを実行する際には、
従来のように周期的かつ強制的になされる演算処理手段
の初期化によって細切れにならないので、制御プログラ
ム実行の能率の低減を抑止する。

【図面の簡単な説明】

【図１】本発明の要部の構成を表したブロック図であ
る。

【図２】従来の構成を表したブロック図である。

【符号の説明】

１ パチンコ機の制御装置 ２ 演算処理手段 ４ 演算監視手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】 パチンコ機の各部に対する電力供給回路
   と、 初期化用のリセット端子を有し、予め定められたパチン
   コ機の制御手順を順次実行する演算処理手段と、を設け
   ているパチンコ機の制御装置において、 前記制御手順が正常に実行されない場合、前記演算処理
   手段に対する初期化命令を実行させるためのリセット信
   号を前記リセット端子に入力する演算監視手段と、 前記電力供給回路による電源投入時に前記リセット信号
   を前記リセット端子に入力するパワーオンリセット回路
   とを設けていることを特徴とするパチンコ機の制御装
   置。