JPH04225411A - リセット回路 - Google Patents
リセット回路Info
- Publication number
- JPH04225411A JPH04225411A JP2414294A JP41429490A JPH04225411A JP H04225411 A JPH04225411 A JP H04225411A JP 2414294 A JP2414294 A JP 2414294A JP 41429490 A JP41429490 A JP 41429490A JP H04225411 A JPH04225411 A JP H04225411A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- circuit
- external
- microprocessor unit
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000007405 data analysis Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロプロセッサユ
ニット（以下、ＭＰＵという）に関し、特に外部リセッ
ト端子の制御機構に関する。
ニット（以下、ＭＰＵという）に関し、特に外部リセッ
ト端子の制御機構に関する。
【０００２】
【従来の技術】従来、ＭＰＵのリセット回路は、ＭＰＵ
の外部リセット端子に直接接続している。
の外部リセット端子に直接接続している。
【０００３】
【発明が解決しようとする課題】従来のＭＰＵのリセッ
ト端子は、直接リセットスイッチに接続しているため、
前記リセット端子にリセット信号が入力された瞬間に前
記ＭＰＵ内の内部レジスタ類とプログラムカウンタがリ
セットされるので、ＭＰＵの内部は、初期状態となり、
通常では初期設定プログラムによりＭＰＵの外部に接続
されているＩ／Ｏ系や、全てのＲＡＭを初期状態に設定
することになっている。従って、ハードウェアの故障や
ソフトウェアのバグ等の解析のためＭＰＵをリセットし
た場合は、リセット直前の各種内部レジスタ類のデータ
やプログラムカウンタのカウント値及びＲＡＭ内に記憶
されているデータを読むときはデータが全て初期状態に
なっているため、リセット後にハードウェアの故障やソ
フトウェアのバグ等のデータ解析が不可能であったり、
データ解析が非常に困難であった。
ト端子は、直接リセットスイッチに接続しているため、
前記リセット端子にリセット信号が入力された瞬間に前
記ＭＰＵ内の内部レジスタ類とプログラムカウンタがリ
セットされるので、ＭＰＵの内部は、初期状態となり、
通常では初期設定プログラムによりＭＰＵの外部に接続
されているＩ／Ｏ系や、全てのＲＡＭを初期状態に設定
することになっている。従って、ハードウェアの故障や
ソフトウェアのバグ等の解析のためＭＰＵをリセットし
た場合は、リセット直前の各種内部レジスタ類のデータ
やプログラムカウンタのカウント値及びＲＡＭ内に記憶
されているデータを読むときはデータが全て初期状態に
なっているため、リセット後にハードウェアの故障やソ
フトウェアのバグ等のデータ解析が不可能であったり、
データ解析が非常に困難であった。
【０００４】本発明の目的は、リセット端子にリセット
信号が入力したときに内部データを保護し、データ解析
等を容易に行うようにしたリセット回路を提供すること
にある。
信号が入力したときに内部データを保護し、データ解析
等を容易に行うようにしたリセット回路を提供すること
にある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
、本発明に係るリセット回路においては、外部からのリ
セット端子と外部からの割り込み端子をもつマイクロプ
ロセッサユニットにおいて、外部からのリセット信号の
リセット時間を監視するタイマと、外部からのリセット
信号を受け付けたときに予め設定してある基準時間値を
設定し、前記タイマ値と前記基準時間値を比較し基準時
間値内に前記外部からのリセット信号が復旧した場合は
、マイクロプロセッサユニットの外部割り込み端子を駆
動し、マイクロプロセッサユニットの外部リセット端子
を駆動させない回路と、外部からのリセット信号を受け
付けたときに前記タイマ値と前記基準時間値を比較し基
準時間値を越えた場合は、マイクロプロセッサユニット
の外部リセット端子を駆動する回路とを有するものであ
る。
、本発明に係るリセット回路においては、外部からのリ
セット端子と外部からの割り込み端子をもつマイクロプ
ロセッサユニットにおいて、外部からのリセット信号の
リセット時間を監視するタイマと、外部からのリセット
信号を受け付けたときに予め設定してある基準時間値を
設定し、前記タイマ値と前記基準時間値を比較し基準時
間値内に前記外部からのリセット信号が復旧した場合は
、マイクロプロセッサユニットの外部割り込み端子を駆
動し、マイクロプロセッサユニットの外部リセット端子
を駆動させない回路と、外部からのリセット信号を受け
付けたときに前記タイマ値と前記基準時間値を比較し基
準時間値を越えた場合は、マイクロプロセッサユニット
の外部リセット端子を駆動する回路とを有するものであ
る。
【０００６】また、本発明は、外部からのリセット端子
と外部からの割り込み端子をもつマイクロプロセッサユ
ニットにおいて、外部からのリセット信号のＯＮ／ＯＦ
Ｆをカウントするカウンタと、予め設定してあるＡとＢ
の２つの設定値（但し設定値はＡ＜Ｂとする）をもつ比
較回路と、外部からのリセット信号を受け付けたときに
前記カウンタと前記設定値ＡとＢを比較して、前記カウ
ンタが予め設定してある前記設定値Ａを越えた場合は、
マイクロプロセッサユニットの外部割り込み端子を駆動
し、マイクロプロセッサユニットの外部リセット端子を
駆動させない回路と、前記カウンタと前記設定値ＡとＢ
を比較して、前記カウンタが予め設定してある前記設定
値Ｂを越えた場合は、マイクロプロセッサユニットの外
部リセット端子を駆動する回路とを有するものである。
と外部からの割り込み端子をもつマイクロプロセッサユ
ニットにおいて、外部からのリセット信号のＯＮ／ＯＦ
Ｆをカウントするカウンタと、予め設定してあるＡとＢ
の２つの設定値（但し設定値はＡ＜Ｂとする）をもつ比
較回路と、外部からのリセット信号を受け付けたときに
前記カウンタと前記設定値ＡとＢを比較して、前記カウ
ンタが予め設定してある前記設定値Ａを越えた場合は、
マイクロプロセッサユニットの外部割り込み端子を駆動
し、マイクロプロセッサユニットの外部リセット端子を
駆動させない回路と、前記カウンタと前記設定値ＡとＢ
を比較して、前記カウンタが予め設定してある前記設定
値Ｂを越えた場合は、マイクロプロセッサユニットの外
部リセット端子を駆動する回路とを有するものである。
【０００７】また、本発明は、外部からのリセット端子
と外部からの割り込み端子をもつマイクロプロセッサユ
ニットにおいて、クロックを基にカウントアップするカ
ウンタと、予め設定してあるＣとＤの２つの設定値（但
し前記設定値はＣ＜Ｄ）を持ち前記カウンタ値とを比較
する回路と、前記ＣとＤ設定値以内にマイクロプロセッ
サ内の命令により前記カウンタをリセットする回路と、
前記カウンタをマイクロプロセッサユニット内の命令に
よりリセットする信号と、外部マイクロプロセッサユニ
ットリセット信号の反転出力との論理積をとり、前記論
理積の出力を前記カウンタのリセット端子に入力する回
路と、前記外部マイクロプロセッサユニットリセット信
号が有効なときは、前記マイクロプロセッサユニットの
命令により前記カウンタをリセットする回路の動作を抑
制し、前記比較回路が予め設定してある前記設定値Ｃを
オーバーフローさせることにより、前記マイクロプロセ
ッサユニットの外部割り込み端子を駆動しマイクロプロ
セッサユニットの外部リセット端子を駆動させない回路
と、さらに継続して前記マイクロプロセッサユニットリ
セット信号が有効なときは、前記設定値Ｄをオーバーフ
ローさせることにより、前記マイクロプロセッサユニッ
トの外部リセット端子を駆動する回路とを有するもので
ある。ものである。
と外部からの割り込み端子をもつマイクロプロセッサユ
ニットにおいて、クロックを基にカウントアップするカ
ウンタと、予め設定してあるＣとＤの２つの設定値（但
し前記設定値はＣ＜Ｄ）を持ち前記カウンタ値とを比較
する回路と、前記ＣとＤ設定値以内にマイクロプロセッ
サ内の命令により前記カウンタをリセットする回路と、
前記カウンタをマイクロプロセッサユニット内の命令に
よりリセットする信号と、外部マイクロプロセッサユニ
ットリセット信号の反転出力との論理積をとり、前記論
理積の出力を前記カウンタのリセット端子に入力する回
路と、前記外部マイクロプロセッサユニットリセット信
号が有効なときは、前記マイクロプロセッサユニットの
命令により前記カウンタをリセットする回路の動作を抑
制し、前記比較回路が予め設定してある前記設定値Ｃを
オーバーフローさせることにより、前記マイクロプロセ
ッサユニットの外部割り込み端子を駆動しマイクロプロ
セッサユニットの外部リセット端子を駆動させない回路
と、さらに継続して前記マイクロプロセッサユニットリ
セット信号が有効なときは、前記設定値Ｄをオーバーフ
ローさせることにより、前記マイクロプロセッサユニッ
トの外部リセット端子を駆動する回路とを有するもので
ある。ものである。
【０００８】
【作用】ＭＰＵの外部リセット端子を駆動する前に、Ｍ
ＰＵの外部割り込み端子を駆動してプログラムによるリ
セット動作を実行することにより、プログラムカウンタ
，レジスタ類等のデータを保護する。
ＰＵの外部割り込み端子を駆動してプログラムによるリ
セット動作を実行することにより、プログラムカウンタ
，レジスタ類等のデータを保護する。
【０００９】
【実施例】次に本発明について図面を参照して説明する
。
。
【００１０】（実施例１）図１は、本発明の実施例１を
示すブロック図である。図において、ＭＰＵ１０６はメ
モリ１０７に記憶してあるプログラムをデータ／アドレ
スバス１１４経由で逐次読み出し実行するマイクロプロ
セッサシステムを構成している。オシレータ１０１は、
常時クロックを発生し基準クロック信号１０８をカウン
タ１０３のクロック入力端子に供給している。前記リセ
ット信号１０９が外部リセット回路１０２により駆動さ
れていないとき、即ちリセット信号１０９が有効なとき
にカウンタ１０３は、カウントを抑制されている。
示すブロック図である。図において、ＭＰＵ１０６はメ
モリ１０７に記憶してあるプログラムをデータ／アドレ
スバス１１４経由で逐次読み出し実行するマイクロプロ
セッサシステムを構成している。オシレータ１０１は、
常時クロックを発生し基準クロック信号１０８をカウン
タ１０３のクロック入力端子に供給している。前記リセ
ット信号１０９が外部リセット回路１０２により駆動さ
れていないとき、即ちリセット信号１０９が有効なとき
にカウンタ１０３は、カウントを抑制されている。
【００１１】次にＭＰＵ１０６をリセットしたい場合は
、外部リセット回路１０２を駆動してリセット信号１０
９を無効とすると、カウンタ１０３は、オシレータ１０
１から発生する基準クロックによりカウントを開始しカ
ウントデータ１１０として比較回路１０５に入力される
。比較回路１０５では基準時間設定回路１０４の基準時
間データ１１１と前記カウントデータ１１０とを比較し
てカウントデータ１１０の値が１以上で基準時間設定回
路１０４に予め設定されている値以下の場合は、ＭＰＵ
割り込み信号１１２を駆動してＭＰＵ１０６の外部割り
込み端子に入力させる。ＭＰＵ１０６では、外部割り込
み端子が駆動されると、ＭＰＵ１０６，メモリ１０７の
データ解析に必要なＭＰＵ１０６内のレジスタ、メモリ
１０７のデータを一時的にメモリ１０７の特定のエリア
に待機させ、その他のＭＰＵ１０６，メモリ１０７等の
データを初期状態にする初期設定プログラムを実行して
システムの再立ち上げを行う。また比較回路１０５では
、基準時間設定回路１０４の基準時間データ１１１と前
記カウントデータ１１０とを比較してカウントデータ１
１０の値が基準時間設定回路１０４に予め設定されてい
る値以上の場合は、ＭＰＵリセット信号１１３を駆動し
てＭＰＵ１０６の外部リセット端子に入力させる。ＭＰ
Ｕ１０６では、外部リセット端子が駆動されると、ＭＰ
Ｕ１０６，メモリ１０７をすべて初期状態にする初期設
定プログラムを実行してシステムの再立ち上げを行う。 カウンタ１０３は、リセット信号が無効から有効になっ
た時点ですべてクリアされる。
、外部リセット回路１０２を駆動してリセット信号１０
９を無効とすると、カウンタ１０３は、オシレータ１０
１から発生する基準クロックによりカウントを開始しカ
ウントデータ１１０として比較回路１０５に入力される
。比較回路１０５では基準時間設定回路１０４の基準時
間データ１１１と前記カウントデータ１１０とを比較し
てカウントデータ１１０の値が１以上で基準時間設定回
路１０４に予め設定されている値以下の場合は、ＭＰＵ
割り込み信号１１２を駆動してＭＰＵ１０６の外部割り
込み端子に入力させる。ＭＰＵ１０６では、外部割り込
み端子が駆動されると、ＭＰＵ１０６，メモリ１０７の
データ解析に必要なＭＰＵ１０６内のレジスタ、メモリ
１０７のデータを一時的にメモリ１０７の特定のエリア
に待機させ、その他のＭＰＵ１０６，メモリ１０７等の
データを初期状態にする初期設定プログラムを実行して
システムの再立ち上げを行う。また比較回路１０５では
、基準時間設定回路１０４の基準時間データ１１１と前
記カウントデータ１１０とを比較してカウントデータ１
１０の値が基準時間設定回路１０４に予め設定されてい
る値以上の場合は、ＭＰＵリセット信号１１３を駆動し
てＭＰＵ１０６の外部リセット端子に入力させる。ＭＰ
Ｕ１０６では、外部リセット端子が駆動されると、ＭＰ
Ｕ１０６，メモリ１０７をすべて初期状態にする初期設
定プログラムを実行してシステムの再立ち上げを行う。 カウンタ１０３は、リセット信号が無効から有効になっ
た時点ですべてクリアされる。
【００１２】（実施例２）図２は、本発明の実施例２を
示すブロック図である。図において、ＭＰＵ２０６は、
メモリ２０７に記憶してあるプログラムをデータ／アド
レスバス２１４経由で逐次読み出し実行するマイクロプ
ロセッサシステムを構成している。外部リセット回路２
０１は、カウント信号２０８をカウンタ２０２のクロッ
ク入力端子に供給している。
示すブロック図である。図において、ＭＰＵ２０６は、
メモリ２０７に記憶してあるプログラムをデータ／アド
レスバス２１４経由で逐次読み出し実行するマイクロプ
ロセッサシステムを構成している。外部リセット回路２
０１は、カウント信号２０８をカウンタ２０２のクロッ
ク入力端子に供給している。
【００１３】次にＭＰＵ１０６をリセットしたい場合は
、外部リセット回路２０１からのリセット信号即ちカウ
ント信号２０８を基準クロックとしてカウンタ２０２は
カウントを開始し、カウンタ２０２のカウントデータ２
０９として比較回路２０５に入力される。比較回路２０
５では設定値Ａ２０３の設定データＡ２１０と前記カウ
ンタデータ２０９とを比較してカウントデータ２０９の
値が設定値Ａ２０３に予め設定されている値以上の場合
は、ＭＰＵ割り込み信号２１２を駆動してＭＰＵ２０６
の外部割り込み端子に入力させる。ＭＰＵ２０６では外
部割り込み端子が駆動されると、ＭＰＵ２０６，メモリ
２０７のデータ解析に必要なＭＰＵ２０６内のレジスタ
、メモリ２０７のデータを一時的にメモリ２０７の特定
のエリアに待機させ、その他のＭＰＵ２０６，メモリ２
０７等のデータを初期状態にする初期設定プログラムを
実行してシステムの再立ち上げを行う。また比較回路２
０５では、設定値Ｂデータ２１１と前記カウントデータ
２０９とを比較してカウントデータ２０９の値が設定値
Ｂ２０４に予め設定されている値以上になった場合は、
ＭＰＵリセット信号２１３を駆動してＭＰＵ２０６の外
部リセット端子に入力させる。ＭＰＵ２０６では、外部
リセット端子が駆動されると、ＭＰＵ２０６，メモリ２
０７をすべて初期状態にする初期設定プログラムを実行
してシステムの再立ち上げを行う。ＭＰＵリセット信号
２１３を駆動すると同時にカウンタリセット信号２１５
が駆動され、カウンタ２０２がすべてクリアされる。
、外部リセット回路２０１からのリセット信号即ちカウ
ント信号２０８を基準クロックとしてカウンタ２０２は
カウントを開始し、カウンタ２０２のカウントデータ２
０９として比較回路２０５に入力される。比較回路２０
５では設定値Ａ２０３の設定データＡ２１０と前記カウ
ンタデータ２０９とを比較してカウントデータ２０９の
値が設定値Ａ２０３に予め設定されている値以上の場合
は、ＭＰＵ割り込み信号２１２を駆動してＭＰＵ２０６
の外部割り込み端子に入力させる。ＭＰＵ２０６では外
部割り込み端子が駆動されると、ＭＰＵ２０６，メモリ
２０７のデータ解析に必要なＭＰＵ２０６内のレジスタ
、メモリ２０７のデータを一時的にメモリ２０７の特定
のエリアに待機させ、その他のＭＰＵ２０６，メモリ２
０７等のデータを初期状態にする初期設定プログラムを
実行してシステムの再立ち上げを行う。また比較回路２
０５では、設定値Ｂデータ２１１と前記カウントデータ
２０９とを比較してカウントデータ２０９の値が設定値
Ｂ２０４に予め設定されている値以上になった場合は、
ＭＰＵリセット信号２１３を駆動してＭＰＵ２０６の外
部リセット端子に入力させる。ＭＰＵ２０６では、外部
リセット端子が駆動されると、ＭＰＵ２０６，メモリ２
０７をすべて初期状態にする初期設定プログラムを実行
してシステムの再立ち上げを行う。ＭＰＵリセット信号
２１３を駆動すると同時にカウンタリセット信号２１５
が駆動され、カウンタ２０２がすべてクリアされる。
【００１４】図３は、本発明の実施例３を示すブロック
図である。図において、ＭＰＵ３０６は、メモリ３０７
に記憶してあるプログラムをデータ／アドレスバス３２
０経由で逐次読み出し実行するマイクロプロセッサシス
テムを構成している。オシレータ３０１は、常時クロッ
クを発生し基準クロック信号３１１をカウンタ３０２の
クロック入力端子に供給している。カウンタ３０２は、
基準クロック信号３１１に従ってカウントアップ視カウ
ントデータ３１５を比較回路３０５に入力する。
図である。図において、ＭＰＵ３０６は、メモリ３０７
に記憶してあるプログラムをデータ／アドレスバス３２
０経由で逐次読み出し実行するマイクロプロセッサシス
テムを構成している。オシレータ３０１は、常時クロッ
クを発生し基準クロック信号３１１をカウンタ３０２の
クロック入力端子に供給している。カウンタ３０２は、
基準クロック信号３１１に従ってカウントアップ視カウ
ントデータ３１５を比較回路３０５に入力する。
【００１５】プログラム実行中は設定値Ｃ３０３及び設
定値Ｄ３０４に設定してある時間以内にＭＰＵ３０６は
データ／アドレスバス３２０を経由してＩ／Ｏデコーダ
３１０を駆動してプログラムリセット信号３１４，ＡＮ
Ｄ回路３０８，カウンタリセット信号３１３によりカウ
ンタ３０２をリセットすることによりプログラムを含め
たＭＰＵシステムの正常性を常時監視している。
定値Ｄ３０４に設定してある時間以内にＭＰＵ３０６は
データ／アドレスバス３２０を経由してＩ／Ｏデコーダ
３１０を駆動してプログラムリセット信号３１４，ＡＮ
Ｄ回路３０８，カウンタリセット信号３１３によりカウ
ンタ３０２をリセットすることによりプログラムを含め
たＭＰＵシステムの正常性を常時監視している。
【００１６】ＭＰＵシステムの異常が発生した場合は、
前記設定値Ｃ３０３及び設定値Ｄ３０４に設定してある
時間以内にＭＰＵ３０６はデータ／アドレスバス３２０
を経由してＩ／Ｏデコーダ３１０を駆動してプログラム
リセット信号３１４，ＡＮＤ回路３０８，カウンタリセ
ット信号３１３によりカウンタ３０２をリセットできな
いため、カウンタ３０２のカウントデータ３１５と比較
回路３０５で設定値Ｃ３０３の設定値Ｃデータ３１６と
前記カウントデータ３１５とを比較してカウントデータ
３１５の値が設定値Ｃ３０３に予め設定されている値の
場合は、ＭＰＵ割り込み信号３１８を駆動してＭＰＵ３
０６の外部割り込み端子に入力させる。ＭＰＵ３０６で
は外部割り込み端子が駆動されると、ＭＰＵ３０６，メ
モリ３０７のデータ解析に必要なＭＰＵ３０６内のレジ
スタ、メモリ３０７のデータを一時的にメモリ３０７の
特定のエリアに待避させ、その他のＭＰＵ３０６，メモ
リ１０７等のデータを初期状態にするプログラムを実行
してシステムの再立ち上げ実行する。またＭＰＵを外部
リセット回路３０９よりリセットしたい場合は外部リセ
ット信号３１２を“０”にしてＡＮＤ回路３０８に入力
させる。ＡＮＤ回路３０８では、前記外部リセット信号
３１２とプログラムリセット信号３１４とでＡＮＤをと
るが、外部リセット信号３１２が“０”のため、カウン
タリセット信号３１３は出力されない。従って前記ＭＰ
Ｕシステムが異常を発生した場合と同様にカウンタ３０
２をリセットできない結果となる。
前記設定値Ｃ３０３及び設定値Ｄ３０４に設定してある
時間以内にＭＰＵ３０６はデータ／アドレスバス３２０
を経由してＩ／Ｏデコーダ３１０を駆動してプログラム
リセット信号３１４，ＡＮＤ回路３０８，カウンタリセ
ット信号３１３によりカウンタ３０２をリセットできな
いため、カウンタ３０２のカウントデータ３１５と比較
回路３０５で設定値Ｃ３０３の設定値Ｃデータ３１６と
前記カウントデータ３１５とを比較してカウントデータ
３１５の値が設定値Ｃ３０３に予め設定されている値の
場合は、ＭＰＵ割り込み信号３１８を駆動してＭＰＵ３
０６の外部割り込み端子に入力させる。ＭＰＵ３０６で
は外部割り込み端子が駆動されると、ＭＰＵ３０６，メ
モリ３０７のデータ解析に必要なＭＰＵ３０６内のレジ
スタ、メモリ３０７のデータを一時的にメモリ３０７の
特定のエリアに待避させ、その他のＭＰＵ３０６，メモ
リ１０７等のデータを初期状態にするプログラムを実行
してシステムの再立ち上げ実行する。またＭＰＵを外部
リセット回路３０９よりリセットしたい場合は外部リセ
ット信号３１２を“０”にしてＡＮＤ回路３０８に入力
させる。ＡＮＤ回路３０８では、前記外部リセット信号
３１２とプログラムリセット信号３１４とでＡＮＤをと
るが、外部リセット信号３１２が“０”のため、カウン
タリセット信号３１３は出力されない。従って前記ＭＰ
Ｕシステムが異常を発生した場合と同様にカウンタ３０
２をリセットできない結果となる。
【００１７】また同様に設定値Ｄ以上経過した場合は比
較回路３０５では、設定値Ｄ３０４の設定値Ｄデータ３
１７と前記カウントデータ３１５とを比較してカウント
データ３１５の値が設定値Ｄ３０４に予め設定さている
値以上になった場合は、ＭＰＵリセット信号３１９を駆
動してＭＰＵ３０６の外部リセット端子に入力させる。 ＭＰＵ３０６では、外部リセット端子が駆動されると、
ＭＰＵ３０６，メモリ３０７をすべて初期状態にするプ
ログラムを実行してシステムの再立ち上げを実行する。 カウンタ３０２は、外部リセット回路３０９が駆動を止
めると、ＡＮＤ回路３０８の入力が“１”になりＭＰＵ
３０６からのプログラムリセット信号３１４が有効とな
りカウンタリセット信号３１３を駆動しカウンタ３０２
をリセットする。
較回路３０５では、設定値Ｄ３０４の設定値Ｄデータ３
１７と前記カウントデータ３１５とを比較してカウント
データ３１５の値が設定値Ｄ３０４に予め設定さている
値以上になった場合は、ＭＰＵリセット信号３１９を駆
動してＭＰＵ３０６の外部リセット端子に入力させる。 ＭＰＵ３０６では、外部リセット端子が駆動されると、
ＭＰＵ３０６，メモリ３０７をすべて初期状態にするプ
ログラムを実行してシステムの再立ち上げを実行する。 カウンタ３０２は、外部リセット回路３０９が駆動を止
めると、ＡＮＤ回路３０８の入力が“１”になりＭＰＵ
３０６からのプログラムリセット信号３１４が有効とな
りカウンタリセット信号３１３を駆動しカウンタ３０２
をリセットする。
【００１８】
【発明の効果】以上説明したように本発明は、ＭＰＵの
外部リセット端子を駆動する前に、一端ＭＰＵの外部割
り込み端子を駆動することにより、プログラムによるリ
セット動作を実行することにより、各種内部レジスタ類
やプログラムカウンタのデータ及びＲＡＭ上に記憶され
ている解析に必要なデータを保護しハードウェアの故障
やソフトウェアのバグ等のデータ解析を容易にする効果
と、ＭＰＵの外部リセット端子からのノイズや誤操作等
によるリセットを防止する効果がある。
外部リセット端子を駆動する前に、一端ＭＰＵの外部割
り込み端子を駆動することにより、プログラムによるリ
セット動作を実行することにより、各種内部レジスタ類
やプログラムカウンタのデータ及びＲＡＭ上に記憶され
ている解析に必要なデータを保護しハードウェアの故障
やソフトウェアのバグ等のデータ解析を容易にする効果
と、ＭＰＵの外部リセット端子からのノイズや誤操作等
によるリセットを防止する効果がある。
【図１】本発明の実施例１を示すブロック図である。
【図２】本発明の実施例２を示すブロック図である。
【図３】本発明の実施例３を示すブロック図である。
１０１ オシレータ
１０２ 外部リセット回路
１０３ カウンタ
１０４ 基準時間設定回路
１０５ 比較回路
１０６ ＭＰＵ（マイクロプロセッサユニット）１０
７ メモリ １０８ 基準クロック信号 １０９ リセット信号 １１０ カウントデータ １１１ 基準時間データ １１２ ＭＰＵ割り込み信号 １１３ ＭＰＵリセット信号 １１４ データ／アドレスバス ２０１ 外部リセット回路 ２０２ カウンタ ２０３ 設定値Ａ ２０４ 設定値Ｂ ２０５ 比較回路 ２０６ ＭＰＵ ２０７ メモリ ２０８ カウント信号 ２０９ カウントデータ ２１０ 設定値Ａデータ ２１１ 設定値Ｂデータ ２１２ ＭＰＵ割り込み信号 ２１３ ＭＰＵリセット信号 ２１４ データ／アドレスバス ２１５ カウンタリセット信号 ３０１ オシレータ ３０２ カウンタ ３０３ 設定値Ｃ ３０４ 設定値Ｄ ３０５ 比較回路 ３０６ ＭＰＵ ３０７ メモリ ３０８ ＡＮＤ回路 ３０９ 外部リセット回路 ３１０ Ｉ／Ｏデコーダ ３１１ クロック信号 ３１２ 外部リセット信号 ３１３ カウンタリセット信号 ３１４ プログラムリセット信号 ３１５ カウントデータ ３１６ 設定値Ｃデータ ３１７ 設定値Ｄデータ ３１８ ＭＰＵ割り込み信号 ３１９ ＭＰＵリセット信号 ３２０ アドレス／データバス
７ メモリ １０８ 基準クロック信号 １０９ リセット信号 １１０ カウントデータ １１１ 基準時間データ １１２ ＭＰＵ割り込み信号 １１３ ＭＰＵリセット信号 １１４ データ／アドレスバス ２０１ 外部リセット回路 ２０２ カウンタ ２０３ 設定値Ａ ２０４ 設定値Ｂ ２０５ 比較回路 ２０６ ＭＰＵ ２０７ メモリ ２０８ カウント信号 ２０９ カウントデータ ２１０ 設定値Ａデータ ２１１ 設定値Ｂデータ ２１２ ＭＰＵ割り込み信号 ２１３ ＭＰＵリセット信号 ２１４ データ／アドレスバス ２１５ カウンタリセット信号 ３０１ オシレータ ３０２ カウンタ ３０３ 設定値Ｃ ３０４ 設定値Ｄ ３０５ 比較回路 ３０６ ＭＰＵ ３０７ メモリ ３０８ ＡＮＤ回路 ３０９ 外部リセット回路 ３１０ Ｉ／Ｏデコーダ ３１１ クロック信号 ３１２ 外部リセット信号 ３１３ カウンタリセット信号 ３１４ プログラムリセット信号 ３１５ カウントデータ ３１６ 設定値Ｃデータ ３１７ 設定値Ｄデータ ３１８ ＭＰＵ割り込み信号 ３１９ ＭＰＵリセット信号 ３２０ アドレス／データバス
Claims (3)
- 【請求項１】 外部からのリセット端子と外部からの
割り込み端子をもつマイクロプロセッサユニットにおい
て、外部からのリセット信号のリセット時間を監視する
タイマと、外部からのリセット信号を受け付けたときに
予め設定してある基準時間値を設定し、前記タイマ値と
前記基準時間値を比較し基準時間値内に前記外部からの
リセット信号が復旧した場合は、マイクロプロセッサユ
ニットの外部割り込み端子を駆動し、マイクロプロセッ
サユニットの外部リセット端子を駆動させない回路と、
外部からのリセット信号を受け付けたときに前記タイマ
値と前記基準時間値を比較し基準時間値を越えた場合は
、マイクロプロセッサユニットの外部リセット端子を駆
動する回路とを有することを特徴とするリセット回路。 - 【請求項２】 外部からのリセット端子と外部からの
割り込み端子をもつマイクロプロセッサユニットにおい
て、外部からのリセット信号のＯＮ／ＯＦＦをカウント
するカウンタと、予め設定してあるＡとＢの２つの設定
値（但し設定値はＡ＜Ｂとする）をもつ比較回路と、外
部からのリセット信号を受け付けたときに前記カウンタ
と前記設定値ＡとＢを比較して、前記カウンタが予め設
定してある前記設定値Ａを越えた場合は、マイクロプロ
セッサユニットの外部割り込み端子を駆動し、マイクロ
プロセッサユニットの外部リセット端子を駆動させない
回路と、前記カウンタと前記設定値ＡとＢを比較して、
前記カウンタが予め設定してある前記設定値Ｂを越えた
場合は、マイクロプロセッサユニットの外部リセット端
子を駆動する回路とを有することを特徴とするリセット
回路。 - 【請求項３】 外部からのリセット端子と外部からの
割り込み端子をもつマイクロプロセッサユニットにおい
て、クロックを基にカウントアップするカウンタと、予
め設定してあるＣとＤの２つの設定値（但し前記設定値
はＣ＜Ｄ）を持ち前記カウンタ値とを比較する回路と、
前記ＣとＤ設定値以内にマイクロプロセッサ内の命令に
より前記カウンタをリセットする回路と、前記カウンタ
をマイクロプロセッサユニット内の命令によりリセット
する信号と、外部マイクロプロセッサユニットリセット
信号の反転出力との論理積をとり、前記論理積の出力を
前記カウンタのリセット端子に入力する回路と、前記外
部マイクロプロセッサユニットリセット信号が有効なと
きは、前記マイクロプロセッサユニットの命令により前
記カウンタをリセットする回路の動作を抑制し、前記比
較回路が予め設定してある前記設定値Ｃをオーバーフロ
ーさせることにより、前記マイクロプロセッサユニット
の外部割り込み端子を駆動しマイクロプロセッサユニッ
トの外部リセット端子を駆動させない回路と、さらに継
続して前記マイクロプロセッサユニットリセット信号が
有効なときは、前記設定値Ｄをオーバーフローさせるこ
とにより、前記マイクロプロセッサユニットの外部リセ
ット端子を駆動する回路とを有することを特徴とするリ
セット回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2414294A JPH04225411A (ja) | 1990-12-26 | 1990-12-26 | リセット回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2414294A JPH04225411A (ja) | 1990-12-26 | 1990-12-26 | リセット回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04225411A true JPH04225411A (ja) | 1992-08-14 |
Family
ID=18522789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2414294A Pending JPH04225411A (ja) | 1990-12-26 | 1990-12-26 | リセット回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04225411A (ja) |
-
1990
- 1990-12-26 JP JP2414294A patent/JPH04225411A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6112320A (en) | Computer watchdog timer | |
| US7010724B1 (en) | Operating system hang detection and methods for handling hang conditions | |
| US8909995B2 (en) | Microcomputer with watchdog timer generating internal and external reset signals | |
| JP2655615B2 (ja) | 情報処理装置 | |
| JPH04225411A (ja) | リセット回路 | |
| EP1001341A1 (en) | Method and apparatus for controlling rewrite of a flash EEPROM in a microcomputer | |
| JP4439711B2 (ja) | データ処理装置およびシステム | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JPH064417A (ja) | メモリのバッテリバックアップ制御方式 | |
| JP2871970B2 (ja) | プログラム暴走検出方式 | |
| JPS6389941A (ja) | マイクロプロセツサ応用機器の監視制御装置 | |
| JP2716274B2 (ja) | インサーキット・エミュレータ | |
| JPH05233374A (ja) | ウオッチドッグタイマ装置 | |
| JP2648029B2 (ja) | インサーキット・エミュレータ | |
| JPH03152637A (ja) | 異常診断システム | |
| JP2003122600A (ja) | ウォッチドッグタイマ装置 | |
| JPH033041A (ja) | タイムアウト監視回路 | |
| JPH05282167A (ja) | 障害処理方法 | |
| KR20000002916A (ko) | 프로세서 내장형 통신장치의 이상감지 및 처리장치와 그 방법 | |
| JPH05120075A (ja) | Ｃｐｕの暴走検出方法 | |
| JPH05342059A (ja) | マイクロプロセッサの異常監視方法及びその実現回路 | |
| JPH03154115A (ja) | 半導体集積回路 | |
| JPH01237852A (ja) | 異常監視タイマ制御装置 | |
| JPH06131218A (ja) | Ｃｐｕ制御方式 | |
| JPH04182745A (ja) | Ｃｐｕの暴走検出回路 |