JP2871970B2 - プログラム暴走検出方式 - Google Patents
プログラム暴走検出方式Info
- Publication number
- JP2871970B2 JP2871970B2 JP4226420A JP22642092A JP2871970B2 JP 2871970 B2 JP2871970 B2 JP 2871970B2 JP 4226420 A JP4226420 A JP 4226420A JP 22642092 A JP22642092 A JP 22642092A JP 2871970 B2 JP2871970 B2 JP 2871970B2
- Authority
- JP
- Japan
- Prior art keywords
- pit
- timer value
- cpu
- interrupt
- basic software
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Retry When Errors Occur (AREA)
- Debugging And Monitoring (AREA)
Description
【０００１】
【産業上の利用分野】本発明はプログラム暴走検出方式
に関し、特にプログラムの暴走検出にプログラマブルイ
ンタラプトタイマ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｉｎｔ
ｅｒｒｕｐｔＴｉｍｅｒ；以下、ＰＩＴと略記する）を
ウオッチドクタイマ（ＷａｃｈＤｏｇ Ｔｉｍｅｒ；以
下、ＷＤＴと略記する）として使用している情報処理装
置におけるプログラム暴走検出方式に関する。
に関し、特にプログラムの暴走検出にプログラマブルイ
ンタラプトタイマ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｉｎｔ
ｅｒｒｕｐｔＴｉｍｅｒ；以下、ＰＩＴと略記する）を
ウオッチドクタイマ（ＷａｃｈＤｏｇ Ｔｉｍｅｒ；以
下、ＷＤＴと略記する）として使用している情報処理装
置におけるプログラム暴走検出方式に関する。
【０００２】
【従来の技術】従来、この種のプログラム暴走検出方式
は、例えば図２に示すように、中央処理装置（Ｃｅｎｔ
ｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ；以下、ＣＰ
Ｕと略記する）２１と、ＰＩＴ２２と、リードオンリメ
モリ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ；以下、ＲＯ
Ｍと略記する）２３と、ランダムアクセスメモリ（Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；以下、ＲＡＭ
と略記する）２４と、ランプ２５と、ローカルバス２６
とから、その主要部が構成されていた。
は、例えば図２に示すように、中央処理装置（Ｃｅｎｔ
ｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ；以下、ＣＰ
Ｕと略記する）２１と、ＰＩＴ２２と、リードオンリメ
モリ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ；以下、ＲＯ
Ｍと略記する）２３と、ランダムアクセスメモリ（Ｒａ
ｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；以下、ＲＡＭ
と略記する）２４と、ランプ２５と、ローカルバス２６
とから、その主要部が構成されていた。
【０００３】ＲＯＭ２３上には、ＣＰＵ２１のリセット
後に動き出す基本ソフトウェア（オペレーティングシス
テム）２８が搭載され、基本ソフトウェア２８内にはＰ
ＩＴ初期化手段２７およびＰＩＴ再設定手段２９が組み
込まれている。
後に動き出す基本ソフトウェア（オペレーティングシス
テム）２８が搭載され、基本ソフトウェア２８内にはＰ
ＩＴ初期化手段２７およびＰＩＴ再設定手段２９が組み
込まれている。
【０００４】このような従来のプログラム暴走検出方式
では、電源オンまたはリセットにより発生するリセット
信号がＣＰＵ２１に入力されると、ＣＰＵ２１が初期化
されて動作し、まず基本ソフトウェア２８内のＰＩＴ初
期化手段２７によりＰＩＴ２２の初期化処理（第１割込
み発生タイマ値および第２割込み発生タイマ値の設定，
タイマ値への初期値の設定等）を実行するようになって
いた（図３参照）。ＰＩＴ２２の初期化処理の終了後、
ＰＩＴ２２がＷＤＴとして起動され、ＰＩＴ２２のタイ
マ値が第１割込み発生タイマ値に達すると、ＰＩＴ２２
は第１割込み信号を発生してＣＰＵ２１に入力する。第
１割込み信号を入力されると、ＣＰＵ２１は、基本ソフ
トウェア２８内のＰＩＴ再設定手段２９によりＰＩＴ２
２のタイマ値を初期値に再設定する。
では、電源オンまたはリセットにより発生するリセット
信号がＣＰＵ２１に入力されると、ＣＰＵ２１が初期化
されて動作し、まず基本ソフトウェア２８内のＰＩＴ初
期化手段２７によりＰＩＴ２２の初期化処理（第１割込
み発生タイマ値および第２割込み発生タイマ値の設定，
タイマ値への初期値の設定等）を実行するようになって
いた（図３参照）。ＰＩＴ２２の初期化処理の終了後、
ＰＩＴ２２がＷＤＴとして起動され、ＰＩＴ２２のタイ
マ値が第１割込み発生タイマ値に達すると、ＰＩＴ２２
は第１割込み信号を発生してＣＰＵ２１に入力する。第
１割込み信号を入力されると、ＣＰＵ２１は、基本ソフ
トウェア２８内のＰＩＴ再設定手段２９によりＰＩＴ２
２のタイマ値を初期値に再設定する。
【０００５】ＰＩＴ２２のタイマ値が第１割込み発生タ
イマ値に達しＣＰＵ２１に第１割込み信号が入力されて
も、アプリケーションプログラム（図示せず），基本ソ
フトウェア２８等のプログラムの暴走に起因して、基本
ソフトウェア２８内のＰＩＴ再設定手段２９に制御が渡
らなかった場合には、ＰＩＴ２２のタイマ値が初期値に
再設定されず、所定時間後にＰＩＴ２２のタイマ値が第
２割込み発生タイマ値に達して、ＰＩＴ２２は、マスク
不可能な第２割込み信号を発生してＣＰＵ２１にプログ
ラムの暴走を通知するとともに、ランプ２５を点灯して
プログラムの暴走を表示する。
イマ値に達しＣＰＵ２１に第１割込み信号が入力されて
も、アプリケーションプログラム（図示せず），基本ソ
フトウェア２８等のプログラムの暴走に起因して、基本
ソフトウェア２８内のＰＩＴ再設定手段２９に制御が渡
らなかった場合には、ＰＩＴ２２のタイマ値が初期値に
再設定されず、所定時間後にＰＩＴ２２のタイマ値が第
２割込み発生タイマ値に達して、ＰＩＴ２２は、マスク
不可能な第２割込み信号を発生してＣＰＵ２１にプログ
ラムの暴走を通知するとともに、ランプ２５を点灯して
プログラムの暴走を表示する。
【０００６】ところで、従来のプログラム暴走検出方式
では、図３に示すように、初期リセットからＰＩＴ２２
の起動までのＰＩＴ初期化処理の間には、ＰＩＴ２２が
動作していないので、この間に基本ソフトウェア２８等
のプログラムが暴走した場合には、プログラムの暴走を
検出することができなかった。
では、図３に示すように、初期リセットからＰＩＴ２２
の起動までのＰＩＴ初期化処理の間には、ＰＩＴ２２が
動作していないので、この間に基本ソフトウェア２８等
のプログラムが暴走した場合には、プログラムの暴走を
検出することができなかった。
【０００７】
【発明が解決しようとする課題】この従来のプログラム
暴走検出方式では、ＲＯＭ２３に搭載された基本ソフト
ウェア２８内に組み込まれたＰＩＴ初期化手段２７がＰ
ＩＴ２２の初期化処理を行っていたので、初期リセット
からＰＩＴ２２の起動までのＰＩＴ初期化処理の間に発
生したプログラムの暴走が検出できないという欠点があ
った。このため、ＰＩＴ２２の初期化処理が終了する前
にプログラムの暴走が発生すると、情報処理装置が停止
したままとなる問題点があった。
暴走検出方式では、ＲＯＭ２３に搭載された基本ソフト
ウェア２８内に組み込まれたＰＩＴ初期化手段２７がＰ
ＩＴ２２の初期化処理を行っていたので、初期リセット
からＰＩＴ２２の起動までのＰＩＴ初期化処理の間に発
生したプログラムの暴走が検出できないという欠点があ
った。このため、ＰＩＴ２２の初期化処理が終了する前
にプログラムの暴走が発生すると、情報処理装置が停止
したままとなる問題点があった。
【０００８】本発明の目的は、上述の点に鑑み、ＰＩＴ
の初期化処理をハードウェア化し電源オンまたはリセッ
ト後にＰＩＴの初期化処理を最初に行うことにより、プ
ログラムの最初から暴走検出ができるようにしたプログ
ラム暴走検出方式を提供することにある。
の初期化処理をハードウェア化し電源オンまたはリセッ
ト後にＰＩＴの初期化処理を最初に行うことにより、プ
ログラムの最初から暴走検出ができるようにしたプログ
ラム暴走検出方式を提供することにある。
【０００９】
【課題を解決するための手段】本発明のプログラム暴走
検出方式は、ＣＰＵにおける基本ソフトウェアおよびそ
の上で動作するアプリケーションプログラムの暴走検出
にＰＩＴをＷＤＴとして使用している情報処理装置にお
いて、タイマ値が第１割込み発生タイマ値に達したとき
に前記ＣＰＵに第１割込み信号を出力し、タイマ値が前
記第１割込み発生タイマ値より大きい第２割込み発生タ
イマ値に達したときに前記基本ソフトウェアおよび前記
アプリケーションプログラムの暴走を検出して前記ＣＰ
Ｕに第２割込み信号を出力するとともに表示手段にその
旨を表示する前記ＰＩＴと、電源オンまたはリセットに
よるリセット信号の発生時に前記第１割込み発生タイマ
値および前記第２割込み発生タイマ値の設定ならびにタ
イマ値への初期値の設定からなる前記ＰＩＴの初期化処
理を行い、前記ＰＩＴの初期化処理の終了後に前記ＰＩ
Ｔを起動するとともに前記ＣＰＵにリセット信号を出力
するＰＩＴ初期化回路と、このＰＩＴ初期化回路からの
リセット信号の入力時に初期化されて前記基本ソフトウ
ェアを起動し、前記ＰＩＴからの前記第１割込み信号の
入力時に前記基本ソフトウェア内のＰＩＴ再設定手段に
より前記ＰＩＴのタイマ値を初期値に再設定し、前記Ｐ
ＩＴからの前記第２割込み信号の入力時に前記基本ソフ
トウェアおよび前記アプリケーションプログラムの暴走
を認識するＣＰＵとを有する。
検出方式は、ＣＰＵにおける基本ソフトウェアおよびそ
の上で動作するアプリケーションプログラムの暴走検出
にＰＩＴをＷＤＴとして使用している情報処理装置にお
いて、タイマ値が第１割込み発生タイマ値に達したとき
に前記ＣＰＵに第１割込み信号を出力し、タイマ値が前
記第１割込み発生タイマ値より大きい第２割込み発生タ
イマ値に達したときに前記基本ソフトウェアおよび前記
アプリケーションプログラムの暴走を検出して前記ＣＰ
Ｕに第２割込み信号を出力するとともに表示手段にその
旨を表示する前記ＰＩＴと、電源オンまたはリセットに
よるリセット信号の発生時に前記第１割込み発生タイマ
値および前記第２割込み発生タイマ値の設定ならびにタ
イマ値への初期値の設定からなる前記ＰＩＴの初期化処
理を行い、前記ＰＩＴの初期化処理の終了後に前記ＰＩ
Ｔを起動するとともに前記ＣＰＵにリセット信号を出力
するＰＩＴ初期化回路と、このＰＩＴ初期化回路からの
リセット信号の入力時に初期化されて前記基本ソフトウ
ェアを起動し、前記ＰＩＴからの前記第１割込み信号の
入力時に前記基本ソフトウェア内のＰＩＴ再設定手段に
より前記ＰＩＴのタイマ値を初期値に再設定し、前記Ｐ
ＩＴからの前記第２割込み信号の入力時に前記基本ソフ
トウェアおよび前記アプリケーションプログラムの暴走
を認識するＣＰＵとを有する。
【００１０】
【作用】本発明のプログラム暴走検出方式では、ＰＩＴ
がタイマ値が第１割込み発生タイマ値に達したときにＣ
ＰＵに第１割込み信号を出力し、タイマ値が第１割込み
発生タイマ値より大きい第２割込み発生タイマ値に達し
たときに基本ソフトウェアおよびアプリケーションプロ
グラムの暴走を検出してＣＰＵに第２割込み信号を出力
するとともに表示手段にその旨を表示し、ＰＩＴ初期化
回路が電源オンまたはリセットによるリセット信号の発
生時に第１割込み発生タイマ値および第２割込み発生タ
イマ値の設定ならびにタイマ値への初期値の設定からな
るＰＩＴの初期化処理を行い、ＰＩＴの初期化処理の終
了後にＰＩＴを起動するとともにＣＰＵにリセット信号
を出力し、ＣＰＵがＰＩＴ初期化回路からのリセット信
号の入力時に初期化されて基本ソフトウェアを起動し、
ＰＩＴからの第１割込み信号の入力時に基本ソフトウェ
ア内のＰＩＴ再設定手段によりＰＩＴのタイマ値を初期
値に再設定し、ＰＩＴからの第２割込み信号の入力時に
基本ソフトウェアおよびアプリケーションプログラムの
暴走を認識する。
がタイマ値が第１割込み発生タイマ値に達したときにＣ
ＰＵに第１割込み信号を出力し、タイマ値が第１割込み
発生タイマ値より大きい第２割込み発生タイマ値に達し
たときに基本ソフトウェアおよびアプリケーションプロ
グラムの暴走を検出してＣＰＵに第２割込み信号を出力
するとともに表示手段にその旨を表示し、ＰＩＴ初期化
回路が電源オンまたはリセットによるリセット信号の発
生時に第１割込み発生タイマ値および第２割込み発生タ
イマ値の設定ならびにタイマ値への初期値の設定からな
るＰＩＴの初期化処理を行い、ＰＩＴの初期化処理の終
了後にＰＩＴを起動するとともにＣＰＵにリセット信号
を出力し、ＣＰＵがＰＩＴ初期化回路からのリセット信
号の入力時に初期化されて基本ソフトウェアを起動し、
ＰＩＴからの第１割込み信号の入力時に基本ソフトウェ
ア内のＰＩＴ再設定手段によりＰＩＴのタイマ値を初期
値に再設定し、ＰＩＴからの第２割込み信号の入力時に
基本ソフトウェアおよびアプリケーションプログラムの
暴走を認識する。
【００１１】
【実施例】次に、本発明について図面を参照して詳細に
説明する。
説明する。
【００１２】図１は、本発明の一実施例に係るプログラ
ム暴走検出方式の構成を示すブロック図である。本実施
例のプログラム暴走検出方式は、ＣＰＵ１１と、ＰＩＴ
１２と、ＲＯＭ１３と、ＲＡＭ１４と、ランプ１５と、
ローカルバス１６と、ＰＩＴ初期化回路１７とから、そ
の主要部が構成されている。
ム暴走検出方式の構成を示すブロック図である。本実施
例のプログラム暴走検出方式は、ＣＰＵ１１と、ＰＩＴ
１２と、ＲＯＭ１３と、ＲＡＭ１４と、ランプ１５と、
ローカルバス１６と、ＰＩＴ初期化回路１７とから、そ
の主要部が構成されている。
【００１３】ＲＯＭ１３上には、ＣＰＵ１１のリセット
後に動き出す基本ソフトウェア１８が搭載されていて、
基本ソフトウェア１８内にはＰＩＴ再設定手段１９が組
み込まれている。
後に動き出す基本ソフトウェア１８が搭載されていて、
基本ソフトウェア１８内にはＰＩＴ再設定手段１９が組
み込まれている。
【００１４】ＰＩＴ初期化回路１７は、電源オンまたは
リセットによるリセット信号を受けてＰＩＴ１２の初期
化処理（第１割込み発生タイマ値および第２割込み発生
タイマの設定，タイマ値への初期値の設定等）を行い、
ＰＩＴ１２の初期化処理の終了後にＣＰＵ１１をリセッ
トするハードウェア回路である。
リセットによるリセット信号を受けてＰＩＴ１２の初期
化処理（第１割込み発生タイマ値および第２割込み発生
タイマの設定，タイマ値への初期値の設定等）を行い、
ＰＩＴ１２の初期化処理の終了後にＣＰＵ１１をリセッ
トするハードウェア回路である。
【００１５】次に、このように構成された本実施例のプ
ログラム暴走検出方式の動作について説明する。
ログラム暴走検出方式の動作について説明する。
【００１６】電源オンまたはリセットによるリセット信
号が発生すると、ＰＩＴ初期化回路１７がまず動き出
し、ＰＩＴ初期化回路１７は、ローカルバス１６を介し
てＰＩＴ１２に第１割込み発生タイマ値および第２割込
み発生タイマの設定，タイマ値への初期値の設定等を行
うことにより、ＰＩＴ１２を初期化する。
号が発生すると、ＰＩＴ初期化回路１７がまず動き出
し、ＰＩＴ初期化回路１７は、ローカルバス１６を介し
てＰＩＴ１２に第１割込み発生タイマ値および第２割込
み発生タイマの設定，タイマ値への初期値の設定等を行
うことにより、ＰＩＴ１２を初期化する。
【００１７】ＰＩＴ１２の初期化処理の終了後に、ＰＩ
Ｔ初期化回路１７は、ＰＩＴ１２を起動するとともに、
リセット信号をＣＰＵ１１に出力する。リセット信号が
入力されると、ＣＰＵ１１が初期化されて動作し、基本
ソフトウェア１８，アプリケーションプログラム等のプ
ログラムの実行が開始される。
Ｔ初期化回路１７は、ＰＩＴ１２を起動するとともに、
リセット信号をＣＰＵ１１に出力する。リセット信号が
入力されると、ＣＰＵ１１が初期化されて動作し、基本
ソフトウェア１８，アプリケーションプログラム等のプ
ログラムの実行が開始される。
【００１８】ＰＩＴ１２のタイマ値が第１割込み発生タ
イマ値に達すると、ＰＩＴ１２は第１割込み信号を発生
してＣＰＵ１１に入力する。第１割込み信号を入力され
ると、ＣＰＵ１１は、基本ソフトウェア１８内のＰＩＴ
再設定手段１９によりＰＩＴ１２のタイマ値を初期値に
再設定する。
イマ値に達すると、ＰＩＴ１２は第１割込み信号を発生
してＣＰＵ１１に入力する。第１割込み信号を入力され
ると、ＣＰＵ１１は、基本ソフトウェア１８内のＰＩＴ
再設定手段１９によりＰＩＴ１２のタイマ値を初期値に
再設定する。
【００１９】ＰＩＴ１２のタイマ値が第１割込み発生タ
イマ値に達しＣＰＵ１１に第１割込み信号が入力されて
も、アプリケーションプログラム（図示せず），基本ソ
フトウェア１８等のプログラムの暴走に起因して、基本
ソフトウェア１８内のＰＩＴ再設定手段１９に制御が渡
らなかった場合には、ＰＩＴ１２のタイマ値が初期値に
再設定されず、所定時間後にＰＩＴ１２のタイマ値が第
２割込み発生タイマ値に達して、ＰＩＴ１２は、マスク
不可能な第２割込み信号を発生してＣＰＵ１１にプログ
ラムの暴走を通知するとともに、ランプ１５を点灯して
プログラムの暴走を表示する。
イマ値に達しＣＰＵ１１に第１割込み信号が入力されて
も、アプリケーションプログラム（図示せず），基本ソ
フトウェア１８等のプログラムの暴走に起因して、基本
ソフトウェア１８内のＰＩＴ再設定手段１９に制御が渡
らなかった場合には、ＰＩＴ１２のタイマ値が初期値に
再設定されず、所定時間後にＰＩＴ１２のタイマ値が第
２割込み発生タイマ値に達して、ＰＩＴ１２は、マスク
不可能な第２割込み信号を発生してＣＰＵ１１にプログ
ラムの暴走を通知するとともに、ランプ１５を点灯して
プログラムの暴走を表示する。
【００２０】このように本実施例のプログラム暴走検出
方式では、基本ソフトウェア１８の動作開始時には、Ｗ
ＤＴであるＰＩＴ１２がすでに起動されているので、プ
ログラムの暴走を確実に検出することができる。
方式では、基本ソフトウェア１８の動作開始時には、Ｗ
ＤＴであるＰＩＴ１２がすでに起動されているので、プ
ログラムの暴走を確実に検出することができる。
【００２１】
【発明の効果】以上説明したように本発明は、ＰＩＴの
初期化処理をＰＩＴ初期化回路としてハードウェア化し
電源オンまたはリセット後に最初にＰＩＴの初期化を行
うことにより、プログラムの最初から暴走を検出するこ
とができるという効果を有する。このため、情報処理装
置が停止したままとなるおそれがないという利点があ
る。
初期化処理をＰＩＴ初期化回路としてハードウェア化し
電源オンまたはリセット後に最初にＰＩＴの初期化を行
うことにより、プログラムの最初から暴走を検出するこ
とができるという効果を有する。このため、情報処理装
置が停止したままとなるおそれがないという利点があ
る。
【図１】本発明の一実施例に係るプログラム暴走検出方
式の構成を示す回路ブロック図である。
式の構成を示す回路ブロック図である。
【図２】従来のプログラム暴走検出方式の一例を示す回
路ブロック図である。
路ブロック図である。
【図３】従来のプログラム暴走検出方式におけるＰＩＴ
に関するタイミングチャートである。
に関するタイミングチャートである。
１１ ＣＰＵ １２ ＰＩＴ １３ ＲＯＭ １４ ＲＡＭ １５ ランプ １６ ローカルバス １７ ＰＩＴ初期化回路 １８ 基本ソフトウェア １９ ＰＩＴ再設定手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−279337（ＪＰ，Ａ) 特開 昭61−246866（ＪＰ，Ａ) 特開 平１−94452（ＪＰ，Ａ) 実開 平４−40340（ＪＰ，Ｕ) 実開 昭61−112452（ＪＰ，Ｕ) 実開 昭61−133842（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 11/30
Claims (1)
- 【請求項１】 ＣＰＵにおける基本ソフトウェアおよび
その上で動作するアプリケーションプログラムの暴走検
出にＰＩＴをＷＤＴとして使用している情報処理装置に
おいて、 タイマ値が第１割込み発生タイマ値に達したときに前記
ＣＰＵに第１割込み信号を出力し、タイマ値が前記第１
割込み発生タイマ値より大きい第２割込み発生タイマ値
に達したときに前記基本ソフトウェアおよび前記アプリ
ケーションプログラムの暴走を検出して前記ＣＰＵに第
２割込み信号を出力するとともに表示手段にその旨を表
示する前記ＰＩＴと、 電源オンまたはリセットによるリセット信号の発生時に
前記第１割込み発生タイマ値および前記第２割込み発生
タイマ値の設定ならびにタイマ値への初期値の設定から
なる前記ＰＩＴの初期化処理を行い、前記ＰＩＴの初期
化処理の終了後に前記ＰＩＴを起動するとともに前記Ｃ
ＰＵにリセット信号を出力するＰＩＴ初期化回路と、 このＰＩＴ初期化回路からのリセット信号の入力時に初
期化されて前記基本ソフトウェアを起動し、前記ＰＩＴ
からの前記第１割込み信号の入力時に前記基本ソフトウ
ェア内のＰＩＴ再設定手段により前記ＰＩＴのタイマ値
を初期値に再設定し、前記ＰＩＴからの前記第２割込み
信号の入力時に前記基本ソフトウェアおよび前記アプリ
ケーションプログラムの暴走を認識するＣＰＵとを有す
ることを特徴とするプログラム暴走検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4226420A JP2871970B2 (ja) | 1992-08-03 | 1992-08-03 | プログラム暴走検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4226420A JP2871970B2 (ja) | 1992-08-03 | 1992-08-03 | プログラム暴走検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0652017A JPH0652017A (ja) | 1994-02-25 |
| JP2871970B2 true JP2871970B2 (ja) | 1999-03-17 |
Family
ID=16844846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4226420A Expired - Lifetime JP2871970B2 (ja) | 1992-08-03 | 1992-08-03 | プログラム暴走検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2871970B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100601462B1 (ko) | 2004-07-22 | 2006-07-14 | 삼성전기주식회사 | 대물렌즈 보호수단이 구비된 광디스크 장치 |
| JP6974786B1 (ja) * | 2021-03-19 | 2021-12-01 | 富士通クライアントコンピューティング株式会社 | 情報処理装置およびプログラム |
-
1992
- 1992-08-03 JP JP4226420A patent/JP2871970B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0652017A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3684590B2 (ja) | リセット制御装置及びリセット制御方法 | |
| US8271770B2 (en) | Computer motherboard with automatically adjusted hardware parameter value | |
| JP2871970B2 (ja) | プログラム暴走検出方式 | |
| JP2006079345A (ja) | マイクロコンピュータ | |
| JP2659067B2 (ja) | マイクロコンピュータのリセット回路 | |
| JP2695775B2 (ja) | コンピュータシステムの誤動作からの復帰方法 | |
| JP3729250B2 (ja) | 情報処理装置及び電子機器 | |
| JPH02113345A (ja) | 擬障発生方式 | |
| JPS64733B2 (ja) | ||
| JPH04225411A (ja) | リセット回路 | |
| JPH03125208A (ja) | 情報処理装置 | |
| JP3473002B2 (ja) | データ処理装置およびデータ処理方法 | |
| JP2978321B2 (ja) | データ処理装置，その制御方法及びデータ処理システム装置 | |
| JPH10124347A (ja) | 電子計算機 | |
| KR100569498B1 (ko) | 마이크로 컨트롤러 유닛의 전원 노이즈 방지 장치 | |
| JPS642981B2 (ja) | ||
| JP2716274B2 (ja) | インサーキット・エミュレータ | |
| JP5392858B2 (ja) | 自動リセット回路、自動リセット方法、プログラム、自動リセット装置および情報端末 | |
| JPH04199411A (ja) | 情報処理システムの制御方式 | |
| JPH05108384A (ja) | マイクロプロセツサ | |
| JPH0444132A (ja) | 暴走検知回路及び暴走検知方式 | |
| JPH07295834A (ja) | デバッグモニタ処理方法と処理装置 | |
| JPH0635757A (ja) | Ｃｐｕの異常検出装置 | |
| JPH0553919A (ja) | メモリ異常アクセス防止方法 | |
| JP2001242901A (ja) | プログラマブルコントローラの異常検出装置 |