JPH1041278A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH1041278A
JPH1041278A JP19590396A JP19590396A JPH1041278A JP H1041278 A JPH1041278 A JP H1041278A JP 19590396 A JP19590396 A JP 19590396A JP 19590396 A JP19590396 A JP 19590396A JP H1041278 A JPH1041278 A JP H1041278A
Authority
JP
Japan
Prior art keywords
contact hole
insulating film
interlayer insulating
semiconductor substrate
dummy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19590396A
Other languages
English (en)
Inventor
Yasuhiro Doi
靖弘 土肥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP19590396A priority Critical patent/JPH1041278A/ja
Publication of JPH1041278A publication Critical patent/JPH1041278A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 層間絶縁膜の形成後、コンタクトメルト、リ
フローを行う場合、コンタクト孔の周囲の層間絶縁膜が
コンタクト孔内部に流れ込む現象が生じコンタクト孔の
開口部の径がその底部に比べ狭くなり、後の工程で行う
導電物のコンタクト孔への埋め込み工程において障害と
なり、配線層の接触不良、断線等が生じる。 【解決手段】 コンタクト孔の開口時にRIEのローデ
ィング効果を利用し、拡散領域15との導通を取るため
のコンタクト孔31の周囲や、コンタクト孔31の開口
部表面より相対的に高い領域に位置する層間絶縁膜16
に、半導体基板11に達しない微細なダミーコンタクト
孔32を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に半導体基板に形成された素子上にコンタ
クト孔を開口する際の形成方法に関する。
【0002】
【従来の技術】従来の技術として、半導体基板上に形成
された素子との導通を図るための一般的なコンタクト孔
の形成方法について、以下図3を参照して説明する。図
3(a)に示すように半導体基板111表面上には、素
子分離を行う素子分離用絶縁膜112と、例えばゲート
絶縁膜113が形成されている。さらに素子分離用絶縁
膜112上にはポリシリコン抵抗114等が形成されて
いる。また半導体基板111には所定の拡散領域115
が形成されている。さらにこれら半導体基板111上に
はCVD(Chemical Vapour Deposition)法によりPS
G(Phospho Silicate Glass)膜やBPSG(Boron do
ped Phospho Silicate Glass)膜よりなる膜厚1〜1.
5μm程度の層間絶縁膜116が形成されている。
【0003】これら所定の素子等が形成された半導体基
板の拡散領域115に導通を取るためにコンタクト孔を
形成するためには、図3(b)に示すように層間絶縁膜
116表面上にフォトレジストを塗布し、これをパター
ニングしレジストパターン121を形成する。このレジ
ストパターンをマスクとしてはじめに等方性エッチング
により開口部を広げ、次に異方性エッチングにより拡散
領域115に達するコンタクト孔122を開口する。次
にレジストパターン121を除去する。
【0004】続いて図3(c)に示すように、コンタク
ト孔122の開口部のエッジを丸めるためと、層間絶縁
膜116表面を平坦化するために、摂氏1000度、2
0秒程度のリフローを行う。次に開口したコンタクト孔
122内にスパッタ法によりAl等の導電物131を埋
め込み、拡散領域115との導通を図る。次に導電物1
31のパターニングを行い、層間絶縁膜116表面上に
拡散領域115と電気的に接続された配線層を形成す
る。以上の工程により、一般的なコンタクト孔の開口工
程、配線の形成工程が終了する。
【0005】
【発明が解決しようとする課題】従来の製造工程におい
ては以下に示すような問題点がある。上記のように層間
絶縁膜の形成後、コンタクトメルト、リフローを行い、
コンタクト孔のエッジの丸め、層間絶縁膜の平坦化を行
っている。これはPSG膜やBPSG膜により形成され
た層間絶縁膜を高温で溶解させることにより行ってい
る。この際、コンタクト孔は既に形成された状態にある
ため、図4に示すように、コンタクト孔141の周囲の
層間絶縁膜116が、コンタクト孔141内部に流れ込
む現象が生じる。特に上記のようにコンタクト孔141
の開口部の近くに素子分離用絶縁膜112やポリシリコ
ン抵抗114等が形成されている場合には、コンタクト
孔141の開口部の層間絶縁膜112表面に比べ、これ
らの上部の層間絶縁膜112表面の位置が相対的に高く
なっているため、コンタクト孔141への層間絶縁膜1
16の流れ込みの現象は顕著となる。図4に示すよう
に、層間絶縁膜116がコンタクト孔141に流れ込ん
だ場合には、コンタクト孔141の開口部の径がその底
部に比べ狭くなり、後の工程で行う導電物のコンタクト
孔141への埋め込み工程において障害となる。特に導
電物をスパッタ法により形成しようとする場合には、層
間絶縁膜が庇状に存在することになるため、コンタクト
孔底部に導電物が入り込みにくくなる。
【0006】このように層間絶縁膜のコンタクト孔への
流れ込みが生じた場合には、コンタクト孔の開口部の径
が狭くなるため、配線層の形成の障害となり、また配線
層の接触不良、断線が生じ易くなり、半導体装置の信頼
性の低下、歩留まりの低下が生じるという問題点があ
る。
【0007】尚、上記の説明ではコンタクト孔の開口部
の近くに素子分離用絶縁膜が形成されている場合の例を
示したが、その他、ゲート電極等により層間絶縁膜表面
がコンタクト孔開口部に比べ相対的に高くなっている場
合であれば、同様の現象が生じ易い。また、層間絶縁膜
表面が平坦な場合であっても、コンタクト孔への層間絶
縁膜の流れ込みが生じる場合は十分に考えられる。また
半導体基板に形成された拡散領域に導通を取るためのコ
ンタクト孔を形成する場合の他、配線層や電極上に存在
する層間絶縁膜にコンタクト孔を形成する場合であって
も上記と同様の現象が生じる。
【0008】
【課題を解決するための手段】本発明は上記の問題点を
解決するために、コンタクト孔の開口時にRIEのロー
ディング効果を利用し、拡散領域との導通を取るための
コンタクト孔の周囲や、コンタクト孔の開口部表面より
相対的に高い領域に位置する層間絶縁膜に、半導体基板
に達しない微細なダミーコンタクト孔を形成する。コン
タクトメルト、リフローの際には、このダミーコンタク
ト孔により本来の導通を取るためのコンタクト孔への層
間絶縁膜の流れ込みを防止し、配線層の接触不良、断線
等を防止する。
【0009】すなわち本願の第一発明では、半導体基板
上に形成された絶縁膜に、この絶縁膜下部に形成された
導電領域に達するコンタクト孔を形成する工程を有する
半導体装置の製造方法において、前記コンタクト孔の形
成領域近傍に、前記導電領域または前記半導体基板に達
しないダミーコンタクト孔を形成することを特徴とす
る。
【0010】また本願の第二発明では、半導体基板上に
形成された絶縁膜にこの絶縁膜下部に形成された導電領
域に達するコンタクト孔を形成する工程と、前記コンタ
クト孔の形成の後、前記絶縁膜を高温にてリフローする
工程を有する半導体装置の製造方法において、前記リフ
ローする工程の際に、前記コンタクト孔に前記絶縁膜が
流れ込まないように、前記導電領域または前記半導体基
板に達しないダミーコンタクト孔を形成することを特徴
とする。
【0011】また本願の第三発明では、半導体基板上に
形成され表面に凹凸を有する層間絶縁膜に、前記半導体
基板または前記層間絶縁膜内に形成された導電領域に達
するコンタクト孔を形成する工程と、前記コンタクト孔
の形成後、前記層間絶縁膜をリフローする工程とを有す
る半導体装置の製造方法において、前記層間絶縁膜の凸
部に、前記コンタクト孔を形成する工程と同一工程で、
前記コンタクト孔よりも深さの浅いダミーコンタクト孔
を形成することを特徴とする。
【0012】
【発明の実施の形態】本発明の半導体装置の製造方法の
第一の実施形態について、図1を参照して説明する。図
1(a)に示すように、半導体基板11には従来と同様
に素子分離を行う素子分離用絶縁膜12、ゲート絶縁膜
13、ポリシリコン抵抗14、拡散領域15、PSG膜
やBPSG膜よりなる層間絶縁膜16がそれぞれ形成さ
れている。寸法、形成方法等も従来の製造方法と同様で
ある。
【0013】続いて図1(b)に示すように層間絶縁膜
16表面上にフォトレジストを塗布し、これを通常のP
EP(Photo Engraving Process )によりパターニング
し、レジストパターン21を形成する。ここでフォトレ
ジストのパターニングでは、導通を図るための本来のコ
ンタクト孔を開口するためのパターン21−1と、その
周囲にパターン21−1の径の半分程度の径を有するダ
ミーコンタクト孔を形成するためのパターン21−2を
形成する。例えば、導通を取るためのコンタクト孔の開
口径を1.0μmとする場合には、ダミーコンタクト孔
の開口径は0.5μm程度とする。これらパターン21
−1、21−2の形成は同時に行うことができる。また
ダミーコンタクト孔開口のためのパターンは一つでも良
いし、複数形成しても良い。
【0014】続いて図1(c)に示すようにレジストパ
ターン21をマスクとして、層間絶縁膜16をパターニ
ングする。この際まずレジストパターン21をマスクと
して、コンタクト孔開口部の径を広げるために、NH4
Fを用いて等方性エッチングを行う。ここで等方性エッ
チングを行い、開口部の径を広げるのは、後の工程でコ
ンタクト孔内に導電物を埋め込む際に、導電物をコンタ
クト孔内へ入り込ませ易くするためである。等方性エッ
チングの終了後、CHF3をエッチングガスとして用い
異方性エッチングであるRIE(Reactive Ion Etchin
g)を行う。これにより拡散領域15上にはこの拡散領
域15と導通を取るためのコンタクト孔31が形成され
る。またこれと同時にコンタクト孔31周囲には、ダミ
ーコンタクト孔32が形成される。次にレジストパター
ン21を除去する。
【0015】ここでダミーコンタクト孔32の形成はR
IEのローディング効果を利用して形成する。このロー
ディング効果とは、フォトレジストとエッチングガスで
あるCHF3とがエッチング時に反応し、フォトレジス
トとCHF3とが重合しポリマーが生成され、これがエ
ッチング対象物のエッチングの進行方向の側面に付着す
ることによって、横方向へのエッチングの進行が止まる
現象をいう。通常のRIEではこのローディング効果は
エッチングの障害となるため、このローディング効果が
極力生じないように、コンタクト孔の径を大きくした
り、エッチングガスの組成比を変える等、種々の条件を
変えることにより対応している。本発明ではダミーコン
タクト孔の開口において、このローディング効果を積極
的に利用する。すなわち、本来拡散領域と導通を取る目
的で形成するコンタクト孔に対し、ダミーコンタクト孔
の開口径を半分程度以下とすることにより、RIEのロ
ーディング効果により、ダミーコンタクト孔の開口部で
は、コンタクト孔の開口に対し、エッチングの進行を止
めることが可能となる。これはエッチング時に生成され
るポリマーは本来、エッチングの進行方向に対しその側
面に付着するが、開口しようとするコンタクト孔の開口
径が小さい場合、すなわち貫通させようとするコンタク
ト孔の開口径に対しその開口径が半分程度以下である場
合には、被エッチング面とその側面との区別が明確では
なくなり、被エッチング面にもポリマーが付着するた
め、エッチングの進行が停止するためである。従って、
導通を取る目的で形成するコンタクト孔は半導体基板ま
で貫通して形成することが可能となり、一方、ダミーコ
ンタクト孔は半導体基板にはエッチングの途中でエッチ
ングの進行が停止するため、開口径の小さいダミーコン
タクト孔は半導体基板等には達せずに層間絶縁膜を貫通
することなく形成することが可能となる。
【0016】続いて図1(d)に示すように、コンタク
ト孔31の開口部のエッジを丸めるためと、層間絶縁膜
16表面を平坦化するために、摂氏1000度、20秒
程度のリフローを行う。このコンタクトメルト、リフロ
ーにおいて、従来では開口したコンタクト孔に周囲から
溶解した層間絶縁膜が流れ込む場合があり問題であっ
た。本発明ではコンタクト孔31の周囲にはダミーコン
タクト孔32が形成されているため、このダミーコンタ
クト孔32が形成されている領域からの層間絶縁膜16
の流れ込みがない。さらにダミーコンタクト孔32の周
囲の層間絶縁膜16のコンタクト孔31への流れ込みを
このダミーコンタクト孔32によって防ぐことができ
る。例えば図示するように、ダミーコンタクト孔32の
上部にさらに層間絶縁膜16が存在する場合には、この
上部に存在する層間絶縁膜16からの下部への流れ込み
を防止することができる。従って従来のようにコンタク
ト孔31の開口部が狭くなったり、それによって配線層
の断線や接触不良等が生じることを防ぐことができる。
【0017】続いて図1(e)に示すように、開口した
コンタクト孔31内にスパッタ法によりAl等の導電物
51を埋め込み、拡散領域15との導通を図る。次に導
電物51のパターニングを行い、層間絶縁膜16表面上
に拡散領域15に導通した配線層を形成する。以上の工
程により、本発明の第一の実勢形態による半導体装置の
製造工程が終了する。
【0018】尚、上記の実施形態ではコンタクト孔の開
口部の近くに素子分離用絶縁膜が形成されている場合の
例を示したが、その他、ゲート電極やポリシリコンキャ
パシタ等により層間絶縁膜表面がコンタクト孔開口部に
比べ高くなっている場合であれば、特に効果がある。ま
た、層間絶縁膜表面が平坦な場合であっても、コンタク
ト孔の周囲にダミーコンタクト孔が形成されていれば、
コンタクト孔への層間絶縁膜の流れ込みを防止すること
ができる。また拡散領域と導通を取るためのコンタクト
孔の形成以外にも、配線層、電極等への導通を取るため
に形成するコンタクト孔であってもよい。また、ダミー
コンタクト孔の形成は、レジストパターンの形成工程、
エッチング工程共に従来より形成しているコンタクト孔
の形成と同時に行うので、このダミーコンタクト孔の形
成のために工程数が増加することはない。
【0019】次に本発明の半導体装置の製造方法の第二
の実施形態について、図2を参照して説明する。尚、第
一の実施形態と同一の構成には同一の符号を記す。第二
の実施形態では第一の実施形態とダミーコンタクト孔の
形成位置が異なる。第一の実施形態におけるダミーコン
タクト孔は、ダミーコンタクト孔上部からコンタクト孔
への層間絶縁膜の流れ込みを防止する作用も有していた
が、第二の実施形態では、層間絶縁膜の流れ込み自体が
生じないように、コンタクト孔の開口部周辺の層間絶縁
膜表面に凹凸が存在する場合には、その凸部の層間絶縁
膜をRIEのローディング効果により除去しようとする
ものである。すなわち、導通を取る目的で形成するコン
タクト孔の周辺に、半導体基板上の素子分離用絶縁膜や
ゲート電極等の存在により層間絶縁膜表面に凸部が生じ
ている場合では、この凸部の層間絶縁膜を、コンタクト
孔の形成と同時にRIEのローディング効果により除去
しようとするものである。
【0020】図2(a)の前までの工程は第一の実施形
態の図1までの工程と同様であるので説明を省略する。
図2(a)に示すように、層間絶縁膜16表面上にフォ
トレジストを塗布し、これを通常のPEPによりパター
ニングし、レジストパターン61を形成する。ここでフ
ォトレジストのパターニングでは、拡散領域15と導通
を図るためのコンタクト孔を開口するためのパターン6
1−1と、層間絶縁膜16の凸部上のフォトレジストに
パターン61−1の開口径の半分程度の径を有するダミ
ーコンタクト孔を形成するためのパターン61−2とを
形成する。コンタクト孔、ダミーコンタクト孔の開口径
は第一の実施形態と同様にそれぞれ1μm、0.5μm
程度とする。またダミーコンタクト孔形成のためのパタ
ーン61−2は一つでもよいし、複数形成してもよい。
【0021】続いて図2(b)に示すようにレジストパ
ターン61をマスクとして、層間絶縁膜16をパターニ
ングする。第一の実施形態と同様にはじめに等方性エッ
チングを行い、続いて異方性エッチングであるRIEを
行う。これらのエッチングにより、拡散領域15上には
この拡散領域15と導通を取るためのコンタクト孔71
が形成される。一方、層間絶縁膜16の凸部にはダミー
コンタクト孔72が形成される。ダミーコンタクト孔の
形成のメカニズムついては前述の通りである。よってコ
ンタクト孔71は半導体基板まで貫通して形成すること
ができ、一方、ダミーコンタクト孔72は、半導体基板
には貫通せずに形成することが可能となる。
【0022】続いて図2(c)に示すように、レジスト
パターン71を除去した後、コンタクト孔71の開口部
のエッジを丸めるためと、層間絶縁膜16表面を平坦化
するために、摂氏1000度、20秒程度のリフローを
行う。第二の実施形態では層間絶縁膜16の凸部にはダ
ミーコンタクト孔72が形成されているため、このダミ
ーコンタクト孔72が形成されている領域からコンタク
ト孔71への層間絶縁膜16の流れ込みを防ぐことがで
きる。従って従来のようにコンタクト孔71の開口部が
狭くなったり、それによって配線層の断線や接触不良等
が生じることを防ぐことができる。以後の工程は、第一
の実施形態の図5以後の工程と同様であるので説明を省
略する。以上の工程により、本発明の第二の実施形態に
よる半導体装置の製造工程が終了する。
【0023】尚、第二の実施形態ではコンタクト孔の開
口部の近くに素子分離用絶縁膜が形成されている場合の
例を示したが、その他、ゲート電極やポリシリコンキャ
パシタ等により層間絶縁膜表面がコンタクト孔開口部に
比べ高くなっている場合であれば適応することができ
る。また、ダミーコンタクト孔の形成は、本来必要とす
るコンタクト孔の形成と同時に行うので、このダミーコ
ンタクト孔の形成のために工程数が増加することはな
い。また拡散領域と導通を取るためのコンタクト孔の形
成以外にも、配線層、電極等への導通を取るために形成
するコンタクト孔であってもよい。また第二の実施形態
は、第一の実施形態と共に用いることもできる。すなわ
ち、コンタクト孔の開口部付近に層間絶縁膜の凸部が存
在する場合には、コンタクト孔の周囲の層間絶縁膜にダ
ミーコンタクト孔を形成する他、層間絶縁膜の凸部にも
ダミーコンタクト孔を形成することにより、層間絶縁膜
のコンタクト孔への流れ込み自体と、また層間絶縁膜が
流れ出した場合には、その流れを防ぐ効果を得ることが
できる。
【0024】また、上記の実施形態において示した数
値、各構成の材質等は一例を示すものであり、これらに
限定されることはなく、本発明はその趣旨を逸脱しない
範囲において種々態様を変えて実施することが可能であ
る。
【0025】
【発明の効果】本発明では、コンタクト孔の開口時にR
IEのローディング効果を利用し、拡散領域との導通を
取るためのコンタクト孔の周囲や、コンタクト孔の開口
部表面より相対的に高い領域に位置する層間絶縁膜に、
半導体基板に達しない微細なダミーコンタクト孔を形成
する。これによりコンタクトメルト、リフローの際に
は、このダミーコンタクト孔の働きにより、工程数の増
加無く本来の導通を取るためのコンタクト孔への層間絶
縁膜の流れ込みを防止し、配線層の接触不良、断線等を
防止することができる。
【図面の簡単な説明】
【図1】本発明の第一実施形態に係る工程断面図。
【図2】本発明の第二実施形態に係る工程断面図。
【図3】従来の製造工程を説明する工程断面図。
【図4】従来の問題点を説明する断面図。
【符号の説明】
11、111 半導体基板 12、112 素子分離用絶縁膜 13、113 ゲート絶縁膜 14、114 ポリシリコン抵抗 15、115 拡散領域 16、116 層間絶縁膜 21、61、121 レジストパターン 31、71、122、141 コンタクト孔 32、72 ダミーコンタクト孔 51、131 導電物

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された絶縁膜に、こ
    の絶縁膜下部に形成された導電領域に達するコンタクト
    孔を形成する工程を有する半導体装置の製造方法におい
    て、 前記コンタクト孔の形成領域近傍に、前記導電領域また
    は前記半導体基板に達しないダミーコンタクト孔を形成
    することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記ダミーコンタクト孔の形成後、前記
    絶縁膜のリフローを行うことを特徴とする請求項1記載
    の半導体装置の製造方法。
  3. 【請求項3】 前記ダミーコンタクト孔の形成は、前記
    コンタクト孔の形成と同一工程で行うことを特徴とする
    請求項1または2記載の半導体装置の製造方法。
  4. 【請求項4】 前記コンタクト孔と前記ダミーコンタク
    ト孔はRIE法により開口することを特徴とする請求項
    3記載の半導体装置の製造方法。
  5. 【請求項5】 前記ダミーコンタクト孔の開口径は、前
    記コンタクト孔の開口径の半分以下であることを特徴と
    する請求項4記載の半導体装置の製造方法。
  6. 【請求項6】 前記ダミーコンタクト孔はRIE法のロ
    ーディング効果を利用して開口することを特徴とする請
    求項5記載の半導体装置の製造方法。
  7. 【請求項7】 前記導電領域は前記半導体基板表面付近
    に形成された拡散領域であることを特徴とする請求項1
    記載の半導体装置の製造方法。
  8. 【請求項8】 前記導電領域は前記半導体基板上に形成
    された配線層であることを特徴とする請求項1記載の半
    導体装置の製造方法。
  9. 【請求項9】 半導体基板上に形成された絶縁膜にこの
    絶縁膜下部に形成された導電領域に達するコンタクト孔
    を形成する工程と、前記コンタクト孔の形成の後、前記
    絶縁膜を高温にてリフローする工程を有する半導体装置
    の製造方法において、 前記リフローする工程の際に、前記コンタクト孔に前記
    絶縁膜が流れ込まないように、前記導電領域または前記
    半導体基板に達しないダミーコンタクト孔を形成するこ
    とを特徴とする半導体装置の製造方法。
  10. 【請求項10】 半導体基板上に形成され表面に凹凸を
    有する層間絶縁膜に、前記半導体基板または前記層間絶
    縁膜内に形成された導電領域に達するコンタクト孔を形
    成する工程と、前記コンタクト孔の形成後、前記層間絶
    縁膜をリフローする工程とを有する半導体装置の製造方
    法において、 前記層間絶縁膜の凸部に、前記コンタクト孔を形成する
    工程と同一工程で、前記コンタクト孔よりも深さの浅い
    ダミーコンタクト孔を形成することを特徴とする半導体
    装置の製造方法。
  11. 【請求項11】 前記コンタクト孔と前記ダミーコンタ
    クト孔はRIE法により開口することを特徴とする請求
    項10記載の半導体装置の製造方法。
  12. 【請求項12】 前記ダミーコンタクト孔はRIE法の
    ローディング効果を利用して開口することを特徴とする
    請求項11記載の半導体装置の製造方法。
  13. 【請求項13】 前記層間絶縁膜の凸部下の前記半導体
    基板表面上には素子分離用絶縁膜が形成されていること
    を特徴とする請求項10記載の半導体装置の製造方法。
JP19590396A 1996-07-25 1996-07-25 半導体装置の製造方法 Pending JPH1041278A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19590396A JPH1041278A (ja) 1996-07-25 1996-07-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19590396A JPH1041278A (ja) 1996-07-25 1996-07-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH1041278A true JPH1041278A (ja) 1998-02-13

Family

ID=16348909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19590396A Pending JPH1041278A (ja) 1996-07-25 1996-07-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH1041278A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129935A (ja) * 1999-12-28 2011-06-30 Crosstek Capital Llc Cmosイメージセンサの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129935A (ja) * 1999-12-28 2011-06-30 Crosstek Capital Llc Cmosイメージセンサの製造方法

Similar Documents

Publication Publication Date Title
JPH0334546A (ja) 半導体装置の製造方法
JPH0563940B2 (ja)
JPH10135331A (ja) 半導体装置のコンタクトホール形成方法
JPH06318578A (ja) 半導体素子のコンタクトホール形成方法
US6573603B2 (en) Semiconductor device, and method of manufacturing the same
JPH1041278A (ja) 半導体装置の製造方法
JPH06275577A (ja) 半導体装置のコンタクトホール形成方法
JP2000216242A (ja) 半導体装置の製造方法
JPH1056021A (ja) 半導体装置及びその製造方法
JPH08250397A (ja) レジスト塗布方法
JPH07335757A (ja) 半導体装置およびその製造方法
KR0172542B1 (ko) 금속배선 형성방법
JPS61187251A (ja) 半導体装置の製造方法
KR100425935B1 (ko) 반도체 소자의 콘택홀 형성 방법
JPS5874037A (ja) 半導体装置の製造方法
KR100506871B1 (ko) 글래스층을 이용한 스토리지 노드 형성 방법
JPH0729886A (ja) 半導体装置のコンタクトホール形成方法
KR100290466B1 (ko) 반도체소자의 제조방법
KR0147876B1 (ko) 반도체 소자의 금속배선 형성방법
JPH06295906A (ja) 半導体装置の製造方法
JP3350156B2 (ja) 半導体装置の製造方法
KR100301031B1 (ko) 반도체장치의제조방법
JP3295172B2 (ja) ドライエッチング方法及び半導体装置の製造方法
KR100338605B1 (ko) 반도체디바이스의콘택홀형성방법
JP2000208626A (ja) 半導体装置の製造方法