JPH1035495A - 二重系電子連動装置 - Google Patents
二重系電子連動装置Info
- Publication number
- JPH1035495A JPH1035495A JP19071896A JP19071896A JPH1035495A JP H1035495 A JPH1035495 A JP H1035495A JP 19071896 A JP19071896 A JP 19071896A JP 19071896 A JP19071896 A JP 19071896A JP H1035495 A JPH1035495 A JP H1035495A
- Authority
- JP
- Japan
- Prior art keywords
- data
- cpu
- collation
- cpus
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 40
- 238000012545 processing Methods 0.000 claims abstract description 94
- 230000004913 activation Effects 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 claims description 22
- 238000012795 verification Methods 0.000 claims description 11
- 239000013256 coordination polymer Substances 0.000 claims description 7
- 238000013524 data verification Methods 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 4
- 238000003745 diagnosis Methods 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 10
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 230000008878 coupling Effects 0.000 description 8
- 238000010168 coupling process Methods 0.000 description 8
- 238000005859 coupling reaction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000011084 recovery Methods 0.000 description 5
- 238000004092 self-diagnosis Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L1/00—Devices along the route controlled by interaction with the vehicle or train
- B61L1/20—Safety arrangements for preventing or indicating malfunction of the device, e.g. by leakage current, by lightning
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B61—RAILWAYS
- B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
- B61L21/00—Station blocking between signal boxes in one yard
- B61L21/06—Vehicle-on-line indication; Monitoring locking and release of the route
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1675—Temporal synchronisation or re-synchronisation of redundant processing components
- G06F11/1687—Temporal synchronisation or re-synchronisation of redundant processing components at event level, e.g. by interrupt or result of polling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/88—Monitoring involving counting
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】
【課題】 二重系電子連動装置の連動処理を行うバス同
期の２重系構成の処理部において、２つのＣＰＵ間のデ
ータ照合において起動・停止機能を設けることにより、
電子連動装置の処理速度及び稼動率向上と試験の容易化
をはかることを目的とする。 【解決手段】 第１のＣＰＵ７及び第２のＣＰＵ１３に
対して同一の入力情報で同一の処理を行わせ、その時の
処理結果である各データの照合を行ってデータ一致か否
かを判断するデータ照合回路１６と、データ照合時に第
１のＣＰＵ７及び第２のＣＰＵ１３の処理を待機させ、
データ照合手段によるデータ一致判断時に、第１のＣＰ
Ｕ７及び第２のＣＰＵ１３の待機状態を解除するウエイ
ト回路１９，、２１と、データ一致判断時に、第１のＣ
ＰＵ７及び第２のＣＰＵ１３へリセット信号を出力する
リセット回路とを備えている。
期の２重系構成の処理部において、２つのＣＰＵ間のデ
ータ照合において起動・停止機能を設けることにより、
電子連動装置の処理速度及び稼動率向上と試験の容易化
をはかることを目的とする。 【解決手段】 第１のＣＰＵ７及び第２のＣＰＵ１３に
対して同一の入力情報で同一の処理を行わせ、その時の
処理結果である各データの照合を行ってデータ一致か否
かを判断するデータ照合回路１６と、データ照合時に第
１のＣＰＵ７及び第２のＣＰＵ１３の処理を待機させ、
データ照合手段によるデータ一致判断時に、第１のＣＰ
Ｕ７及び第２のＣＰＵ１３の待機状態を解除するウエイ
ト回路１９，、２１と、データ一致判断時に、第１のＣ
ＰＵ７及び第２のＣＰＵ１３へリセット信号を出力する
リセット回路とを備えている。
Description
【０００１】
【発明の属する技術分野】この発明は鉄道駅構内の信号
機や転てつ器の制御に用いられる二重系電子連動装置に
関するものである。
機や転てつ器の制御に用いられる二重系電子連動装置に
関するものである。
【０００２】
【従来の技術】図１３は例えば鉄道と電気技術電子連動
装置（１９９３．９ ｐ６６〜ｐ６８）に示されたＣＰ
Ｕを２つ用いた二重系のバス同期システムの従来の二重
系電子連動装置の構成図である。
装置（１９９３．９ ｐ６６〜ｐ６８）に示されたＣＰ
Ｕを２つ用いた二重系のバス同期システムの従来の二重
系電子連動装置の構成図である。
【０００３】図において、７及び１３は互いにバス同期
して同一の処理を行うＣＰＵ、１４及び１８はＣＰＵ７
及びＣＰＵ１３のデータバス、４はＣＰＵ７及びＣＰＵ
１３をリセットするリセット信号、３は照合回路であ
り、この照合回路３はデータバス１４、１８上のデータ
の一致、不一致を検査し、一致しているならば主系のデ
ータバス（例えばＣＰＵ７のデータバス１４）へデータ
を出力し、またデータバス１４、１８のデータが不一致
の時は外部へデータを出力せずＣＰＵ７およびＣＰＵ１
３をリセットする。
して同一の処理を行うＣＰＵ、１４及び１８はＣＰＵ７
及びＣＰＵ１３のデータバス、４はＣＰＵ７及びＣＰＵ
１３をリセットするリセット信号、３は照合回路であ
り、この照合回路３はデータバス１４、１８上のデータ
の一致、不一致を検査し、一致しているならば主系のデ
ータバス（例えばＣＰＵ７のデータバス１４）へデータ
を出力し、またデータバス１４、１８のデータが不一致
の時は外部へデータを出力せずＣＰＵ７およびＣＰＵ１
３をリセットする。
【０００４】３３はデータ入力部、保安出力部、汎用出
力部などから構成される汎用Ｉ／Ｆ部、３４は汎用Ｉ／
Ｆ部３３からのデータを受けて動作する入出力リレー
部、３５は入出力リレー部３４からデータを受けて実際
に動作する信号機や転てつ器などの現場機器、１は保安
系の二重系電子連動装置へ進路制御データを送出する制
御盤、２は制御盤１と連動系３６を結合する結合系であ
る。なお、現場機器３５および制御盤１を除いた部分を
二重系電子連動装置という。
力部などから構成される汎用Ｉ／Ｆ部、３４は汎用Ｉ／
Ｆ部３３からのデータを受けて動作する入出力リレー
部、３５は入出力リレー部３４からデータを受けて実際
に動作する信号機や転てつ器などの現場機器、１は保安
系の二重系電子連動装置へ進路制御データを送出する制
御盤、２は制御盤１と連動系３６を結合する結合系であ
る。なお、現場機器３５および制御盤１を除いた部分を
二重系電子連動装置という。
【０００５】次に従来装置の動作について説明する。二
重系電子連動装置は制御盤１からの命令を受け結合系２
を介して連動系３６を駆動する。連動系３６は、結合系
２より同一の情報が第１のＣＰＵ７及び第２のＣＰＵ１
３のそれぞれに加えられると、この情報の同一の処理結
果であるデータが第１のＣＰＵ７と第２のＣＰＵ１３か
らデータバス１４、データバス１８を介して照合回路３
に入力される。
重系電子連動装置は制御盤１からの命令を受け結合系２
を介して連動系３６を駆動する。連動系３６は、結合系
２より同一の情報が第１のＣＰＵ７及び第２のＣＰＵ１
３のそれぞれに加えられると、この情報の同一の処理結
果であるデータが第１のＣＰＵ７と第２のＣＰＵ１３か
らデータバス１４、データバス１８を介して照合回路３
に入力される。
【０００６】照合回路３は両方のデータを照合し合い、
両方のデータが一致していれば両方のＣＰＵ７，１３は
正常であり、汎用Ｉ／Ｆ部３３はデータに基づいて入出
力リレー部３４に駆動信号を出力する。その結果、信号
機や転てつ器などの現場機器３５は動作する。しかし照
合回路３の照合結果が不一致のときには、第１のＣＰＵ
７或いは第２のＣＰＵ１３の故障有りと判断し、照合回
路３からのリセット信号４でＣＰＵ７及びＣＰＵ１３を
リセットし連動系３６の動作を停止させて信号機や転て
つ器などの現場機器３５の誤動作を防ぐ。
両方のデータが一致していれば両方のＣＰＵ７，１３は
正常であり、汎用Ｉ／Ｆ部３３はデータに基づいて入出
力リレー部３４に駆動信号を出力する。その結果、信号
機や転てつ器などの現場機器３５は動作する。しかし照
合回路３の照合結果が不一致のときには、第１のＣＰＵ
７或いは第２のＣＰＵ１３の故障有りと判断し、照合回
路３からのリセット信号４でＣＰＵ７及びＣＰＵ１３を
リセットし連動系３６の動作を停止させて信号機や転て
つ器などの現場機器３５の誤動作を防ぐ。
【０００７】
【発明が解決しようとする課題】従来の二重系電子連動
装置は以上のように構成されているので、照合回路は安
全性に特に関連しない処理情報及びデータも含め、ＣＰ
Ｕへ入出力されるデータを常に照合する必要がある。そ
のため、照合時間の遅れによりＣＰＵの処理を高速化で
きず電子連動装置の処理速度が制限されて１つの電子連
動装置で制御できる信号機、転てつ器の数に制限がある
という問題点があった。
装置は以上のように構成されているので、照合回路は安
全性に特に関連しない処理情報及びデータも含め、ＣＰ
Ｕへ入出力されるデータを常に照合する必要がある。そ
のため、照合時間の遅れによりＣＰＵの処理を高速化で
きず電子連動装置の処理速度が制限されて１つの電子連
動装置で制御できる信号機、転てつ器の数に制限がある
という問題点があった。
【０００８】また、装置の自己診断試験等で１系のＣＰ
Ｕのみの試験を実施したい場合に、試験対象のＣＰＵを
装置の動作から分離して試験をすることができないた
め、各ＣＰＵによるデータ照合結果よりデータの不一致
が検出され、ＣＰＵの故障が判定されてもＣＰＵの自己
診断を行うことができない。また、ＣＰＵの入出力デー
タの照合により、データ不一致のエラーが発生した場
合、電子連動装置の回復手段に自由度がなく、即座にＣ
ＰＵのリセットにつながる。そのため、回復可能なノイ
ズ等の一時的なエラーの発生時においても電子連動装置
の回復にＣＰＵの再立ち上げが必要となり、電子連動装
置の停止頻度が増えるという問題点があった。
Ｕのみの試験を実施したい場合に、試験対象のＣＰＵを
装置の動作から分離して試験をすることができないた
め、各ＣＰＵによるデータ照合結果よりデータの不一致
が検出され、ＣＰＵの故障が判定されてもＣＰＵの自己
診断を行うことができない。また、ＣＰＵの入出力デー
タの照合により、データ不一致のエラーが発生した場
合、電子連動装置の回復手段に自由度がなく、即座にＣ
ＰＵのリセットにつながる。そのため、回復可能なノイ
ズ等の一時的なエラーの発生時においても電子連動装置
の回復にＣＰＵの再立ち上げが必要となり、電子連動装
置の停止頻度が増えるという問題点があった。
【０００９】この発明は上記のような問題点を解消する
ためになされたもので、ＣＰＵの入出力データを選択的
に照合を可能とし、且つ、電子連動装置の処理速度を向
上させて多数の信号機・転てつ器を制御できると共に、
回復可能なノイズ等の一時的エラーによる電子連動装置
の停止頻度を減らして信頼性の高い二重系電子連動装置
を得ることを目的とする。
ためになされたもので、ＣＰＵの入出力データを選択的
に照合を可能とし、且つ、電子連動装置の処理速度を向
上させて多数の信号機・転てつ器を制御できると共に、
回復可能なノイズ等の一時的エラーによる電子連動装置
の停止頻度を減らして信頼性の高い二重系電子連動装置
を得ることを目的とする。
【００１０】
【課題を解決するための手段】請求項１の発明に係る二
重系電子連動装置は、第１及び第２の演算処理装置（以
下ＣＰＵと記す）に対して、同一の入力情報で同一の処
理を必要に応じて行わせ、その時の処理結果である各デ
ータの照合を行ってデータ一致か否かを判断するデータ
照合手段と、データ不一致判断時に、前記第１及び第２
のＣＰＵへリセット信号を出力するリセット手段とを備
えものである。
重系電子連動装置は、第１及び第２の演算処理装置（以
下ＣＰＵと記す）に対して、同一の入力情報で同一の処
理を必要に応じて行わせ、その時の処理結果である各デ
ータの照合を行ってデータ一致か否かを判断するデータ
照合手段と、データ不一致判断時に、前記第１及び第２
のＣＰＵへリセット信号を出力するリセット手段とを備
えものである。
【００１１】請求項２の発明に係る二重系電子連動装置
は、第１及び第２のＣＰＵに対して、同一の入力情報で
同一の処理を必要に応じて行わせ、その時の処理結果で
ある各データの照合を行ってデータ一致か否かを判断す
るデータ照合手段と、データ照合動作時に、前記第１及
び第２のＣＰＵの処理動作を待機させ、前記データ照合
手段によるデータ一致判断時に、前記第１及び第２のＣ
ＰＵの待機状態を解除する待機状態設定手段と、データ
不一致判断時に、前記第１及び第２のＣＰＵへリセット
信号を出力するリセット手段とを備えたものである。
は、第１及び第２のＣＰＵに対して、同一の入力情報で
同一の処理を必要に応じて行わせ、その時の処理結果で
ある各データの照合を行ってデータ一致か否かを判断す
るデータ照合手段と、データ照合動作時に、前記第１及
び第２のＣＰＵの処理動作を待機させ、前記データ照合
手段によるデータ一致判断時に、前記第１及び第２のＣ
ＰＵの待機状態を解除する待機状態設定手段と、データ
不一致判断時に、前記第１及び第２のＣＰＵへリセット
信号を出力するリセット手段とを備えたものである。
【００１２】請求項３の発明に係る二重系電子連動装置
は、第１及び第２のＣＰＵのデータ書き込み動作に応答
し、データ照合起動信号を出力する照合起動手段を備
え、データ照合手段は前記データ照合起動信号入力時
に、前記第１及び第２のＣＰＵによる処理結果であるデ
ータを照合するものである。
は、第１及び第２のＣＰＵのデータ書き込み動作に応答
し、データ照合起動信号を出力する照合起動手段を備
え、データ照合手段は前記データ照合起動信号入力時
に、前記第１及び第２のＣＰＵによる処理結果であるデ
ータを照合するものである。
【００１３】請求項４の発明に係る二重系電子連動装置
は、第１及び第２のＣＰＵの処理結果であるデータを照
合する必要な時にデータ照合起動信号を出力する照合起
動手段を備え、データ照合手段は前記データ照合起動信
号入力時に、前記第１及び第２のＣＰＵによる処理結果
であるデータを照合するものである。
は、第１及び第２のＣＰＵの処理結果であるデータを照
合する必要な時にデータ照合起動信号を出力する照合起
動手段を備え、データ照合手段は前記データ照合起動信
号入力時に、前記第１及び第２のＣＰＵによる処理結果
であるデータを照合するものである。
【００１４】請求項５の発明に係る二重系電子連動装置
は、照合起動手段は、第１及び第２のＣＰＵが予め設定
された書き込みアドレス発生時に起動信号をデータ照合
手段に出力し、前記書き込みアドレス発生時に前記第１
及び第２のＣＰＵで処理されたデータを照合するもので
ある。
は、照合起動手段は、第１及び第２のＣＰＵが予め設定
された書き込みアドレス発生時に起動信号をデータ照合
手段に出力し、前記書き込みアドレス発生時に前記第１
及び第２のＣＰＵで処理されたデータを照合するもので
ある。
【００１５】請求項６の発明に係る二重系電子連動装置
は、照合起動手段は、第１及び第２のＣＰＵが予め設定
された情報を書き込む情報書込みモード時に、起動信号
をデータ照合手段に出力し、前記情報書込みモード時に
前記第１及び第２のＣＰＵで処理されたデータを照合す
るものである。
は、照合起動手段は、第１及び第２のＣＰＵが予め設定
された情報を書き込む情報書込みモード時に、起動信号
をデータ照合手段に出力し、前記情報書込みモード時に
前記第１及び第２のＣＰＵで処理されたデータを照合す
るものである。
【００１６】請求項７の発明に係る二重系電子連動装置
は、データ照合時に、データ不一致で第１或いは第２の
ＣＰＵの演算誤りを検出した時に、誤り回数をカウント
するカウント手段を備え、カウント値が一定の値を越え
た場合にリセット手段を通じて前記第１及び第２のＣＰ
Ｕへリセット信号を出力するものである。
は、データ照合時に、データ不一致で第１或いは第２の
ＣＰＵの演算誤りを検出した時に、誤り回数をカウント
するカウント手段を備え、カウント値が一定の値を越え
た場合にリセット手段を通じて前記第１及び第２のＣＰ
Ｕへリセット信号を出力するものである。
【００１７】請求項８の発明に係る二重系電子連動装置
は、データ照合時に、データ不一致で第１或いは第２の
ＣＰＵの演算誤りを検出した時に、前記第１及び第２の
ＣＰＵへ演算誤り通知する割込み手段を備えたものであ
る。
は、データ照合時に、データ不一致で第１或いは第２の
ＣＰＵの演算誤りを検出した時に、前記第１及び第２の
ＣＰＵへ演算誤り通知する割込み手段を備えたものであ
る。
【００１８】請求項９の発明に係る二重系電子連動装置
は、割込み手段は、データ照合時に、データ不一致で第
１或いは第２のＣＰＵの演算誤りを検出した時に、割込
み手段を通して前記第１及び第２のＣＰＵへ演算誤り通
知すると共に、照合起動手段にも同時に通知してデータ
照合手段への起動信号を停止し、前記第１及び第２のＣ
ＰＵが独自に診断処理を行うものである。
は、割込み手段は、データ照合時に、データ不一致で第
１或いは第２のＣＰＵの演算誤りを検出した時に、割込
み手段を通して前記第１及び第２のＣＰＵへ演算誤り通
知すると共に、照合起動手段にも同時に通知してデータ
照合手段への起動信号を停止し、前記第１及び第２のＣ
ＰＵが独自に診断処理を行うものである。
【００１９】
実施の形態１．以下、この発明の実施の形態１を図につ
いて説明する。図１は本実施の形態に係る二重系電子連
動装置の構成図である。尚、図中、図１３と同一符号は
同一または相当部分を示す。図において、１は保安系の
二重系電子連動装置へ進路データを送出する運行管理シ
ステムにおける駅制御装置等の制御盤、２は制御盤１と
連動系３６Ａを結合する結合系である。
いて説明する。図１は本実施の形態に係る二重系電子連
動装置の構成図である。尚、図中、図１３と同一符号は
同一または相当部分を示す。図において、１は保安系の
二重系電子連動装置へ進路データを送出する運行管理シ
ステムにおける駅制御装置等の制御盤、２は制御盤１と
連動系３６Ａを結合する結合系である。
【００２０】連動系３６Ａは、１系のＣＰＵ７，２系の
ＣＰＵ７、各ＣＰＵ７，１３毎に備えられ、ＣＰＵ７，
１３の入出力データ照合中はＣＰＵ７，１３のデータ処
理を待機させる待機状態設定手段としてのウエイト回路
１９，２１、ＣＰＵ７，１３の入出力データ、即ち各処
理データを照合する照合回路３Ａより構成されている。
ＣＰＵ７、各ＣＰＵ７，１３毎に備えられ、ＣＰＵ７，
１３の入出力データ照合中はＣＰＵ７，１３のデータ処
理を待機させる待機状態設定手段としてのウエイト回路
１９，２１、ＣＰＵ７，１３の入出力データ、即ち各処
理データを照合する照合回路３Ａより構成されている。
【００２１】照合回路３Ａは、ＣＰＵ７のデータバス１
４のデータを記憶するラッチ１５、ＣＰＵ７のデータバ
ス１８のデータを記憶するラッチ１７、データバス１４
及びデータバス１８のデータ（各ＣＰＵ７，１３による
処理データ）を照合するデータ照合手段としてのデータ
照合回路１６、データ照合回路１６によるデータ照合の
結果、誤り（処理データの不一致）が発生した時に誤り
信号Ｅを記憶する照合誤りラッチ回路２０、照合誤りラ
ッチ回路２０からの誤り信号Ｅに基づいてＣＰＵ７及び
１３へリセット信号４，６を出力してＣＰＵ７，１３の
動作をリセットするリセット手段としてのリセット回路
５、ＣＰＵ７，１３からの読み込み信号８，１０、書き
込み信号９，１２に基づいてデータ照合の起動／停止を
実施する照合起動手段としての照合起動／停止回路１０
より構成される。
４のデータを記憶するラッチ１５、ＣＰＵ７のデータバ
ス１８のデータを記憶するラッチ１７、データバス１４
及びデータバス１８のデータ（各ＣＰＵ７，１３による
処理データ）を照合するデータ照合手段としてのデータ
照合回路１６、データ照合回路１６によるデータ照合の
結果、誤り（処理データの不一致）が発生した時に誤り
信号Ｅを記憶する照合誤りラッチ回路２０、照合誤りラ
ッチ回路２０からの誤り信号Ｅに基づいてＣＰＵ７及び
１３へリセット信号４，６を出力してＣＰＵ７，１３の
動作をリセットするリセット手段としてのリセット回路
５、ＣＰＵ７，１３からの読み込み信号８，１０、書き
込み信号９，１２に基づいてデータ照合の起動／停止を
実施する照合起動手段としての照合起動／停止回路１０
より構成される。
【００２２】次に動作について説明する。係る二重系電
子連動装置の連動系３６Ａの動作は、結合系２より装置
起動のための同一入力データをＣＰＵ７及びＣＰＵ１３
が書き込む毎に、それぞれを同一の処理してＣＰＵ７，
１３のデータバス１４，１８に出力する。そのデータバ
ス１４，１８の処理データはラッチ１５，１７を介して
データ照合回路１６に入力される。
子連動装置の連動系３６Ａの動作は、結合系２より装置
起動のための同一入力データをＣＰＵ７及びＣＰＵ１３
が書き込む毎に、それぞれを同一の処理してＣＰＵ７，
１３のデータバス１４，１８に出力する。そのデータバ
ス１４，１８の処理データはラッチ１５，１７を介して
データ照合回路１６に入力される。
【００２３】以下、本実施の形態に係る照合回路３Ａの
動作を図２のフローチャートに従って説明する。ステッ
プＳＴ１では、装置の起動に伴ってＣＰＵ７，１３によ
る現場機器３５の処理データの書き込み信号９，１１或
いは読み込み信号８，１１を予めセットする。そして、
ステップＳＴ２でＣＰＵ７，１３が現場機器３５の制御
のために、セットされた書き込み信号９，１１を発行し
てデータを書き込んだか否かを判定する。
動作を図２のフローチャートに従って説明する。ステッ
プＳＴ１では、装置の起動に伴ってＣＰＵ７，１３によ
る現場機器３５の処理データの書き込み信号９，１１或
いは読み込み信号８，１１を予めセットする。そして、
ステップＳＴ２でＣＰＵ７，１３が現場機器３５の制御
のために、セットされた書き込み信号９，１１を発行し
てデータを書き込んだか否かを判定する。
【００２４】そして、何れのＣＰＵ７，１３も書き込み
信号９，１１を発行せず書き込み動作が無い場合、ＣＰ
Ｕ７，１３は処理動作の待機状態無しで現場機器の制御
処理を実行し（ステップＳＴ３）、ラッチ１５或いは１
７、そしてデータ照合回路１６より入出力バス３２を通
して処理データを現場機器３５側に出力する。
信号９，１１を発行せず書き込み動作が無い場合、ＣＰ
Ｕ７，１３は処理動作の待機状態無しで現場機器の制御
処理を実行し（ステップＳＴ３）、ラッチ１５或いは１
７、そしてデータ照合回路１６より入出力バス３２を通
して処理データを現場機器３５側に出力する。
【００２５】しかし、ＣＰＵ７，１３が書き込み信号
９，１１を発行したならば、この書き込み信号９，１１
は照合起動／停止回路１０に入力されるため、照合起動
信号Ｓが照合起動／停止回路１０からデータ照合回路１
６に出力される。この時、ＣＰＵ７，１３は書き込まれ
た同一の処理データを同一に処理し、処理結果をデータ
バス１４、１８に出力してラッチ１５，１７に記憶さ
せ、データ照合回路１６に取り込ませてデータ照合をさ
せる（ステップＳＴ４）。
９，１１を発行したならば、この書き込み信号９，１１
は照合起動／停止回路１０に入力されるため、照合起動
信号Ｓが照合起動／停止回路１０からデータ照合回路１
６に出力される。この時、ＣＰＵ７，１３は書き込まれ
た同一の処理データを同一に処理し、処理結果をデータ
バス１４、１８に出力してラッチ１５，１７に記憶さ
せ、データ照合回路１６に取り込ませてデータ照合をさ
せる（ステップＳＴ４）。
【００２６】データ照合動作中は、データ照合回路１６
はデータ照合が終了するまでウエイト回路１９，２１に
起動かけてＣＰＵ７，１３の処理動作を待機させる（ス
テップＳＴ５）。ステップＳＴ６において、データ照合
回路１６は照合結果が正しいと判断した場合、故障無を
判定してウエイト回路１９，２１の起動を解除し、ＣＰ
Ｕ７，１３の待機状態を解き次の処理動作に移す（ステ
ップＳＴ７）。
はデータ照合が終了するまでウエイト回路１９，２１に
起動かけてＣＰＵ７，１３の処理動作を待機させる（ス
テップＳＴ５）。ステップＳＴ６において、データ照合
回路１６は照合結果が正しいと判断した場合、故障無を
判定してウエイト回路１９，２１の起動を解除し、ＣＰ
Ｕ７，１３の待機状態を解き次の処理動作に移す（ステ
ップＳＴ７）。
【００２７】一方、ステップＳＴ６において、ＣＰＵ
７，１３の処理結果の不一致が判定された場合、故障と
判断し、照合誤りラッチ回路２０がデータ照合回路１６
の判断結果である誤り信号Ｅを記憶する（ステップＳＴ
８）。その誤り信号Ｅをリセット回路５に出力すると、
リセット回路５はリセット信号４，６を各ＣＰＵ７，１
３に発行することでその動作をリセットし、連動系３６
Ａの動作を停止させる（ステップＳＴ９）。その結果、
ＣＰＵ７或いは１３の誤った処理データにより信号機や
転てつ器等の現場機器３５が誤動作することを防ぐこと
ができる。
７，１３の処理結果の不一致が判定された場合、故障と
判断し、照合誤りラッチ回路２０がデータ照合回路１６
の判断結果である誤り信号Ｅを記憶する（ステップＳＴ
８）。その誤り信号Ｅをリセット回路５に出力すると、
リセット回路５はリセット信号４，６を各ＣＰＵ７，１
３に発行することでその動作をリセットし、連動系３６
Ａの動作を停止させる（ステップＳＴ９）。その結果、
ＣＰＵ７或いは１３の誤った処理データにより信号機や
転てつ器等の現場機器３５が誤動作することを防ぐこと
ができる。
【００２８】実施の形態２．上記実施の形態１では、Ｃ
ＰＵ７，１３が現場機器制御用のデータの書き込みに連
動し、特に安全性に関連しないデータをも含めてＣＰＵ
７，１３に書き込むデータを処理して常に照合していた
が、ＣＰＵ７，１３の処理速度を上げるため特に安全性
に関連するデータのみを選択して処理し、データ照合回
路１６に照合させても良い。その結果、ＣＰＵ７，１３
は、データを書き込む毎にデータ照合回路１６による照
合動作を終了するまで動作を待機することはない。
ＰＵ７，１３が現場機器制御用のデータの書き込みに連
動し、特に安全性に関連しないデータをも含めてＣＰＵ
７，１３に書き込むデータを処理して常に照合していた
が、ＣＰＵ７，１３の処理速度を上げるため特に安全性
に関連するデータのみを選択して処理し、データ照合回
路１６に照合させても良い。その結果、ＣＰＵ７，１３
は、データを書き込む毎にデータ照合回路１６による照
合動作を終了するまで動作を待機することはない。
【００２９】以下、この発明の実施の形態２を図３を用
いて説明する。尚、図中、図１と同一符号は同一または
相当部分を示す。図３において、３Ｂは本実施の形態に
係る照合回路、２２はＣＰＵ７から出されるアドレスバ
ス、２３はアドレスバス２２のアドレスデータを記憶す
るためのアドレス・ラッチ、２５はＣＰＵ７から出され
るアドレスバス、２４はアドレスバス２５のアドレスデ
ータを記憶するためのアドレス・ラッチである。
いて説明する。尚、図中、図１と同一符号は同一または
相当部分を示す。図３において、３Ｂは本実施の形態に
係る照合回路、２２はＣＰＵ７から出されるアドレスバ
ス、２３はアドレスバス２２のアドレスデータを記憶す
るためのアドレス・ラッチ、２５はＣＰＵ７から出され
るアドレスバス、２４はアドレスバス２５のアドレスデ
ータを記憶するためのアドレス・ラッチである。
【００３０】次に動作について説明する。係る二重系電
子連動装置の連動系３６Ｂの動作は、ＣＰＵ７，１３が
安全性に係わるデータを書き込むアドレスをアドレスバ
ス２２，２５に発行したならば、照合起動／停止回路１
０はアドレスバス２２，２５を通してそのアドレスを読
み込み、照合起動信号Ｓをデータ照合回路１６へ出力す
る。その結果、データ照合回路１６はアドレスバス２
２，２５に発行されたアドレス範囲のデータを処理した
ＣＰＵ７，１３の処理結果をそれぞれデータバス１４、
データバス１８、及びラッチ１５、ラッチ１７を通して
入力し、照合動作を開始する。
子連動装置の連動系３６Ｂの動作は、ＣＰＵ７，１３が
安全性に係わるデータを書き込むアドレスをアドレスバ
ス２２，２５に発行したならば、照合起動／停止回路１
０はアドレスバス２２，２５を通してそのアドレスを読
み込み、照合起動信号Ｓをデータ照合回路１６へ出力す
る。その結果、データ照合回路１６はアドレスバス２
２，２５に発行されたアドレス範囲のデータを処理した
ＣＰＵ７，１３の処理結果をそれぞれデータバス１４、
データバス１８、及びラッチ１５、ラッチ１７を通して
入力し、照合動作を開始する。
【００３１】以下、本実施の形態に係る照合回路３Ｂの
動作を図４のフローチャートに従って説明する。ステッ
プＳＴ２１で特に安全性に係るデータを書き込む指定範
囲内のアドレスを設定する。そのアドレスが照合起動／
停止回路１０に照合起動を行わす指示データとなる。そ
して、照合起動／停止回路１６はＣＰＵ７、１３のアド
レスバス２２，２５よりアドレス・ラッチ２３，２４を
通して、設定されたアドレスが入力された場合のみ、デ
ータ照合回路１６に照合起動信号Ｓを出力する。
動作を図４のフローチャートに従って説明する。ステッ
プＳＴ２１で特に安全性に係るデータを書き込む指定範
囲内のアドレスを設定する。そのアドレスが照合起動／
停止回路１０に照合起動を行わす指示データとなる。そ
して、照合起動／停止回路１６はＣＰＵ７、１３のアド
レスバス２２，２５よりアドレス・ラッチ２３，２４を
通して、設定されたアドレスが入力された場合のみ、デ
ータ照合回路１６に照合起動信号Ｓを出力する。
【００３２】ステップＳＴ２２において、ＣＰＵ７，１
３が指定範囲内のアドレスを発行したか判定し、どちら
のＣＰＵ７，１３も指定範囲内のアドレスを発行しない
場合は、ウエイト回路１９，２１は起動しない。そのた
め、ＣＰＵ７，１３は待機状態無しで最速で書き込まれ
たデータの処理を実行する（ステップＳＴ３）。
３が指定範囲内のアドレスを発行したか判定し、どちら
のＣＰＵ７，１３も指定範囲内のアドレスを発行しない
場合は、ウエイト回路１９，２１は起動しない。そのた
め、ＣＰＵ７，１３は待機状態無しで最速で書き込まれ
たデータの処理を実行する（ステップＳＴ３）。
【００３３】一方、ステップＳＴ２２において、ＣＰＵ
７，１３が指定範囲内のアドレスを発生した場合、照合
起動／停止回路１０はデータ照合回路１６に照合起動信
号Ｓを出力し、ＣＰＵ７及びＣＰＵ１３が処理した指定
範囲内のアドレスのデータをの処理結果を各ラッチ１
５、１７に取り込ませ、データ照合回路１６により照合
させる（ステップＳＴ４）。
７，１３が指定範囲内のアドレスを発生した場合、照合
起動／停止回路１０はデータ照合回路１６に照合起動信
号Ｓを出力し、ＣＰＵ７及びＣＰＵ１３が処理した指定
範囲内のアドレスのデータをの処理結果を各ラッチ１
５、１７に取り込ませ、データ照合回路１６により照合
させる（ステップＳＴ４）。
【００３４】データ照合動作中、データ照合回路１６は
データ照合を終了するまでウエイト回路１９，２１に起
動かけ、ＣＰＵ７，１３の処理動作を待機させる（ステ
ップＳＴ５）。ステップＳＴ６において、データ照合回
路１６が照合結果を正しいと判断した場合、故障無を判
定してウエイト回路１９，２１の起動を解除し、ＣＰＵ
７，１３の待機状態を解いて次の処理動作に移す（ステ
ップＳＴ７）。
データ照合を終了するまでウエイト回路１９，２１に起
動かけ、ＣＰＵ７，１３の処理動作を待機させる（ステ
ップＳＴ５）。ステップＳＴ６において、データ照合回
路１６が照合結果を正しいと判断した場合、故障無を判
定してウエイト回路１９，２１の起動を解除し、ＣＰＵ
７，１３の待機状態を解いて次の処理動作に移す（ステ
ップＳＴ７）。
【００３５】一方、ステップＳＴ６において、ＣＰＵ
７，１３の処理結果の不一致が判定された場合、故障と
判断し、照合誤りラッチ回路２０はデータ照合回路１６
の判断結果である誤り信号Ｅを記憶する（ステップＳＴ
８）。誤り信号Ｅをリセット回路５に出力すると、リセ
ット回路５はリセット信号４，６を各ＣＰＵ７，１３に
発行してその動作をリセットし、連動系３６Ｂの動作を
停止させる（ステップＳＴ９）。その結果、ＣＰＵ７或
いは１３の誤った処理データにより信号機や転てつ器等
の現場機器３５が誤動作するのを防ぐことができる。
７，１３の処理結果の不一致が判定された場合、故障と
判断し、照合誤りラッチ回路２０はデータ照合回路１６
の判断結果である誤り信号Ｅを記憶する（ステップＳＴ
８）。誤り信号Ｅをリセット回路５に出力すると、リセ
ット回路５はリセット信号４，６を各ＣＰＵ７，１３に
発行してその動作をリセットし、連動系３６Ｂの動作を
停止させる（ステップＳＴ９）。その結果、ＣＰＵ７或
いは１３の誤った処理データにより信号機や転てつ器等
の現場機器３５が誤動作するのを防ぐことができる。
【００３６】実施の形態３．上記実施の形態１，２で
は、ＣＰＵ７，１３がデータを書き込むとそのデータを
処理して照合動作に使用したが、初期化時等の試験モー
ド時から正常に立ち上がってから動作モードに変更し、
動作モード時のみにデータ照合を開始してＣＰＵ７，１
３の故障診断を行うようにしても良い。
は、ＣＰＵ７，１３がデータを書き込むとそのデータを
処理して照合動作に使用したが、初期化時等の試験モー
ド時から正常に立ち上がってから動作モードに変更し、
動作モード時のみにデータ照合を開始してＣＰＵ７，１
３の故障診断を行うようにしても良い。
【００３７】以下、この発明の実施の形態３を図５を用
いて説明する。尚、図中、図１と同一符号は同一または
相当部分を示す。図５において、３Ｃは本実施の形態に
係る照合回路、２６はＣＰＵ７から出力される動作モー
ド信号、２７はＣＰＵ７から出力される動作モード信号
である。動作モード信号２６，２７が出力されると、照
合起動／停止回路１０はデータ照合回路１６に照合起動
信号Ｓを出力する。
いて説明する。尚、図中、図１と同一符号は同一または
相当部分を示す。図５において、３Ｃは本実施の形態に
係る照合回路、２６はＣＰＵ７から出力される動作モー
ド信号、２７はＣＰＵ７から出力される動作モード信号
である。動作モード信号２６，２７が出力されると、照
合起動／停止回路１０はデータ照合回路１６に照合起動
信号Ｓを出力する。
【００３８】次に動作について説明する。係る二重系電
子連動装置の連動系３６Ｃの動作は、ＣＰＵ７，１３が
動作モード信号２６，２７を照合起動／停止回路１０へ
出力すると、照合起動／停止回路１０はデータ照合回路
１６に照合起動信号Ｓを出力する。この結果、データ照
合回路１６は、ＣＰＵ７，１３が処理した結果をそれぞ
れデータバス１４、データバス１８、及びラッチ１５、
ラッチ１７を介して入力し、データ照合を行う。
子連動装置の連動系３６Ｃの動作は、ＣＰＵ７，１３が
動作モード信号２６，２７を照合起動／停止回路１０へ
出力すると、照合起動／停止回路１０はデータ照合回路
１６に照合起動信号Ｓを出力する。この結果、データ照
合回路１６は、ＣＰＵ７，１３が処理した結果をそれぞ
れデータバス１４、データバス１８、及びラッチ１５、
ラッチ１７を介して入力し、データ照合を行う。
【００３９】以下、本実施の形態に係る照合回路３Ｃの
動作を図６のフローチャートに従って説明する。ステッ
プＳＴ１で照合起動／停止回路１０はＣＰＵ７，１３が
動作モード信号２６、２７を出力時に照合起動を行うよ
うに、そして初期化及び試験モード時は照合起動を停止
するように設定する。ステップＳＴ２において、ＣＰＵ
７，１３が動作モード信号２６，２７を発行しない場
合、ＣＰＵ７，１３は、待機状態無しで書き込まれたデ
ータの処理を実行する（ステップＳＴ３）。
動作を図６のフローチャートに従って説明する。ステッ
プＳＴ１で照合起動／停止回路１０はＣＰＵ７，１３が
動作モード信号２６、２７を出力時に照合起動を行うよ
うに、そして初期化及び試験モード時は照合起動を停止
するように設定する。ステップＳＴ２において、ＣＰＵ
７，１３が動作モード信号２６，２７を発行しない場
合、ＣＰＵ７，１３は、待機状態無しで書き込まれたデ
ータの処理を実行する（ステップＳＴ３）。
【００４０】一方、ステップＳＴ２において、ＣＰＵ
７，１３から動作モード信号２６、２７が発行された場
合、照合起動／停止回路１０はデータ照合回路１６に照
合起動信号Ｓを出力して起動させる。その結果、データ
照合回路１６は、ＣＰＵ７及びＣＰＵ１３が動作モード
信号２６，２７を発行時に処理したデータ結果を各ラッ
チ１５，１７を介して取り込み照合する（ステップＳＴ
４）。
７，１３から動作モード信号２６、２７が発行された場
合、照合起動／停止回路１０はデータ照合回路１６に照
合起動信号Ｓを出力して起動させる。その結果、データ
照合回路１６は、ＣＰＵ７及びＣＰＵ１３が動作モード
信号２６，２７を発行時に処理したデータ結果を各ラッ
チ１５，１７を介して取り込み照合する（ステップＳＴ
４）。
【００４１】データ照合動作中は、データ照合回路１６
はデータ照合が終了するまでウエイト回路１９，２１に
起動をかけ、ＣＰＵ７，１３の処理動作を待機させる
（ステップＳＴ５）。ステップＳＴ６において、データ
照合回路１６は照合結果が正しいと判断した場合、故障
無を判定してウエイト回路１９，２１の起動を解除し、
ＣＰＵ７，１３の待機状態を解き次の処理動作に移す
（ステップＳＴ７）。
はデータ照合が終了するまでウエイト回路１９，２１に
起動をかけ、ＣＰＵ７，１３の処理動作を待機させる
（ステップＳＴ５）。ステップＳＴ６において、データ
照合回路１６は照合結果が正しいと判断した場合、故障
無を判定してウエイト回路１９，２１の起動を解除し、
ＣＰＵ７，１３の待機状態を解き次の処理動作に移す
（ステップＳＴ７）。
【００４２】一方、ステップＳＴ６において、ＣＰＵ
７，１３の処理結果の不一致が判定された場合に故障と
判断し、照合誤りラッチ回路２０はデータ照合回路１６
の判断結果である誤り信号Ｅを記憶する（ステップＳＴ
８）。誤り信号Ｅをリセット回路５に出力すると、リセ
ット回路５はリセット信号４，６を各ＣＰＵ７，１３に
発行してその動作をリセットし、連動系３６Ｃの動作を
停止させる（ステップＳＴ９）。その結果、ＣＰＵ７或
いは１３の誤った処理データにより信号機や転てつ器等
の現場機器３５が誤動作するのを防ぐことができる。ま
た、動作モード時のみデータ照合を行うことで、初期化
時等の試験モード時から正常に立ち上がってから動作モ
ードに変更してデータ照合を開始するこで装置全体の処
理速度が向上する。
７，１３の処理結果の不一致が判定された場合に故障と
判断し、照合誤りラッチ回路２０はデータ照合回路１６
の判断結果である誤り信号Ｅを記憶する（ステップＳＴ
８）。誤り信号Ｅをリセット回路５に出力すると、リセ
ット回路５はリセット信号４，６を各ＣＰＵ７，１３に
発行してその動作をリセットし、連動系３６Ｃの動作を
停止させる（ステップＳＴ９）。その結果、ＣＰＵ７或
いは１３の誤った処理データにより信号機や転てつ器等
の現場機器３５が誤動作するのを防ぐことができる。ま
た、動作モード時のみデータ照合を行うことで、初期化
時等の試験モード時から正常に立ち上がってから動作モ
ードに変更してデータ照合を開始するこで装置全体の処
理速度が向上する。
【００４３】実施の形態４．上記実施の形態１〜３で
は、ＣＰＵ７或いは１３がノイズ等による回復可能な一
時的なエラーを起こしてもデータ照合回路１６によりリ
セットがかけられた。本実施の形態はエラー回数が設定
した回数を超えた時に、実際のエラーと認識しＣＰＵ７
或いは１３をリセットすることで、電子連動装置の停止
頻度を減らすことができる。
は、ＣＰＵ７或いは１３がノイズ等による回復可能な一
時的なエラーを起こしてもデータ照合回路１６によりリ
セットがかけられた。本実施の形態はエラー回数が設定
した回数を超えた時に、実際のエラーと認識しＣＰＵ７
或いは１３をリセットすることで、電子連動装置の停止
頻度を減らすことができる。
【００４４】以下、この発明の実施の形態４を図７を用
いて説明する。尚、図中、図１と同一符号は同一または
相当部分を示す。３Ｄは本実施の形態に係る照合回路、
２８はカウント手段としての誤り回数カウントであり、
この誤り回数カウント２８は照合誤りラッチ回路２０か
ら出力される誤り信号Ｅをカウントし、カウント値が設
定された値を越えた場合に故障発生を誤り判定信号Ｄに
てリセット回路５に通知する。
いて説明する。尚、図中、図１と同一符号は同一または
相当部分を示す。３Ｄは本実施の形態に係る照合回路、
２８はカウント手段としての誤り回数カウントであり、
この誤り回数カウント２８は照合誤りラッチ回路２０か
ら出力される誤り信号Ｅをカウントし、カウント値が設
定された値を越えた場合に故障発生を誤り判定信号Ｄに
てリセット回路５に通知する。
【００４５】次に動作について説明する。係る二重系電
子連動装置の連動系３６Ｄの動作は、結合系２より装置
起動のための同一入力データをＣＰＵ７及びＣＰＵ１３
が書き込む毎に、ＣＰＵ７，１３は同一のデータをそれ
ぞれ同一の処理してＣＰＵ７，１３のデータバス１４，
１８に出力する。そのデータバス１４，１８の処理デー
タはラッチ１５，１７を介してデータ照合回路１６に入
力される。
子連動装置の連動系３６Ｄの動作は、結合系２より装置
起動のための同一入力データをＣＰＵ７及びＣＰＵ１３
が書き込む毎に、ＣＰＵ７，１３は同一のデータをそれ
ぞれ同一の処理してＣＰＵ７，１３のデータバス１４，
１８に出力する。そのデータバス１４，１８の処理デー
タはラッチ１５，１７を介してデータ照合回路１６に入
力される。
【００４６】データ照合回路１６はデータ不一致により
ＣＰＵの故障と判断すると、その判断結果は誤り信号Ｅ
として照合誤りラッチ回路２０に出力されて記憶され
る。誤り信号Ｅは誤り回数カウント２８でカウントさ
れ、カウント値が設定された値を越えた場合に故障発生
を誤り判定信号Ｄにてリセット回路５に通知する。
ＣＰＵの故障と判断すると、その判断結果は誤り信号Ｅ
として照合誤りラッチ回路２０に出力されて記憶され
る。誤り信号Ｅは誤り回数カウント２８でカウントさ
れ、カウント値が設定された値を越えた場合に故障発生
を誤り判定信号Ｄにてリセット回路５に通知する。
【００４７】以下、本実施の形態に係る照合回路３Ｄの
動作を図８のフローチャートに従って説明する。ステッ
プＳＴ１では、ＣＰＵ７，１３から照合起動／停止回路
１０に書き込み信号９又は１２が入力された場合、照合
起動を行うように設定する。ステップＳＴ２において、
ＣＰＵ７，１３が書き込み信号９，１２を発行したか判
定する。そして、どちらのＣＰＵ７，１３も書き込み動
作が無いとき、ＣＰＵ７，１３は、処理動作の待機状態
無しで現場機器の制御処理を実行し（ステップＳＴ
３）、ラッチ１５或いは１７、データ照合回路１６より
入出力バス３２を通して処理データを現場機器３５側に
出力する。
動作を図８のフローチャートに従って説明する。ステッ
プＳＴ１では、ＣＰＵ７，１３から照合起動／停止回路
１０に書き込み信号９又は１２が入力された場合、照合
起動を行うように設定する。ステップＳＴ２において、
ＣＰＵ７，１３が書き込み信号９，１２を発行したか判
定する。そして、どちらのＣＰＵ７，１３も書き込み動
作が無いとき、ＣＰＵ７，１３は、処理動作の待機状態
無しで現場機器の制御処理を実行し（ステップＳＴ
３）、ラッチ１５或いは１７、データ照合回路１６より
入出力バス３２を通して処理データを現場機器３５側に
出力する。
【００４８】しかし、ＣＰＵ７，１３が書き込み信号
９，１１を発行したならば、この書き込み信号９，１１
は照合起動／停止回路１０に入力されるため、照合起動
信号Ｓが照合起動／停止回路１０からデータ照合回路１
６に出力される。この時、ＣＰＵ７，１３は書き込まれ
た同一の処理データを同一に処理し、処理結果をデータ
バス１４、１８に出力してラッチ１５，１７に記憶させ
た後に、データ照合回路１６に取り込ませてデータ照合
をさせる（ステップＳＴ４）。
９，１１を発行したならば、この書き込み信号９，１１
は照合起動／停止回路１０に入力されるため、照合起動
信号Ｓが照合起動／停止回路１０からデータ照合回路１
６に出力される。この時、ＣＰＵ７，１３は書き込まれ
た同一の処理データを同一に処理し、処理結果をデータ
バス１４、１８に出力してラッチ１５，１７に記憶させ
た後に、データ照合回路１６に取り込ませてデータ照合
をさせる（ステップＳＴ４）。
【００４９】データ照合動作中は、データ照合回路１６
はデータ照合が終了するまでウエイト回路１９，２１に
起動かけ、ＣＰＵ７，１３の処理動作を待機させる（ス
テップＳＴ５）。ステップＳＴ６において、データ照合
回路１６は照合が結果正しいと判断した場合、故障無を
判定してウエイト回路１９，２１の起動を解除し、ＣＰ
Ｕ７，１３の待機状態を解き次の処理動作に移す（ステ
ップＳＴ７）。
はデータ照合が終了するまでウエイト回路１９，２１に
起動かけ、ＣＰＵ７，１３の処理動作を待機させる（ス
テップＳＴ５）。ステップＳＴ６において、データ照合
回路１６は照合が結果正しいと判断した場合、故障無を
判定してウエイト回路１９，２１の起動を解除し、ＣＰ
Ｕ７，１３の待機状態を解き次の処理動作に移す（ステ
ップＳＴ７）。
【００５０】一方、ステップＳＴ６において、データ不
一致と判定され、データ照合回路１６がエラーを判断し
た場合、照合誤りラッチ回路２０はデータ照合回路１６
の結果をエラー信号Ｅにて記憶し（ステップＳＴ８）、
誤り回数カウンタ２８のカウント値を＋１増加する（ス
テップＳＴ１０）。次にステップＳＴ１１において、カ
ウント値が許容回数以上かそうでないか判定し、許容回
数未満の場合、通常の処理にもどる。
一致と判定され、データ照合回路１６がエラーを判断し
た場合、照合誤りラッチ回路２０はデータ照合回路１６
の結果をエラー信号Ｅにて記憶し（ステップＳＴ８）、
誤り回数カウンタ２８のカウント値を＋１増加する（ス
テップＳＴ１０）。次にステップＳＴ１１において、カ
ウント値が許容回数以上かそうでないか判定し、許容回
数未満の場合、通常の処理にもどる。
【００５１】一方、ステップＳＴ１１において、カウン
ト値が許容回数以上の場合、故障を判断し、その時の判
断結果は誤り判定信号Ｄにてリセット回路５へ通知され
る。リセット回路５は判定信号Ｄを入力すると、リセッ
ト信号４，６を各ＣＰＵ７，１３に発行する。そして、
各ＣＰＵ７，１３は所定の演算周期を通してリセット信
号を読み出すと自己の動作をリセットする（ステップＳ
Ｔ９）。
ト値が許容回数以上の場合、故障を判断し、その時の判
断結果は誤り判定信号Ｄにてリセット回路５へ通知され
る。リセット回路５は判定信号Ｄを入力すると、リセッ
ト信号４，６を各ＣＰＵ７，１３に発行する。そして、
各ＣＰＵ７，１３は所定の演算周期を通してリセット信
号を読み出すと自己の動作をリセットする（ステップＳ
Ｔ９）。
【００５２】その結果、ＣＰＵ７或いは１３の誤った処
理データにより信号機や転てつ器等の現場機器３５が誤
動作するのを防ぐことができる。また、誤り回数カウン
タ２８を設けたことで回復可能な一時的エラーからの復
帰処理が高速化され、装置全体の稼働率向上が図れる。
尚、一定時間以上、データ照合回路１６より誤り信号Ｅ
が出力されない場合は、割込み発生回路２９の機能はリ
セットされ、また誤り回数カウンタ２８は０にリセット
される。
理データにより信号機や転てつ器等の現場機器３５が誤
動作するのを防ぐことができる。また、誤り回数カウン
タ２８を設けたことで回復可能な一時的エラーからの復
帰処理が高速化され、装置全体の稼働率向上が図れる。
尚、一定時間以上、データ照合回路１６より誤り信号Ｅ
が出力されない場合は、割込み発生回路２９の機能はリ
セットされ、また誤り回数カウンタ２８は０にリセット
される。
【００５３】実施の形態５．上記実施の形態では、各Ｃ
ＰＵ７，１３は所定の演算周期を通してリセット信号を
読み出すと自己の動作をリセットする構成としたため、
リセット動作を行うまでに時間を要した。本実施の形態
はエラー発生回数にかかわり無くエラーが発生すると各
ＣＰＵ７，１３に割り込みをかけ、優先的にリセット回
路５のリセット信号３，４を読み取らす状態に移す。
ＰＵ７，１３は所定の演算周期を通してリセット信号を
読み出すと自己の動作をリセットする構成としたため、
リセット動作を行うまでに時間を要した。本実施の形態
はエラー発生回数にかかわり無くエラーが発生すると各
ＣＰＵ７，１３に割り込みをかけ、優先的にリセット回
路５のリセット信号３，４を読み取らす状態に移す。
【００５４】以下、この発明の実施の形態５を図９を用
いて説明する。尚、図中、図７と同一符号は同一または
相当部分を示す。図９において、３Ｅは本実施の形態に
係る照合回路、２９は割込み手段としての割込み発生回
路であり、この割込み発生回路２９は照合誤りラッチ回
路２０から出力される誤り信号Ｅを受け、ＣＰＵ７，１
３に割込み出力を行う回路であり、３０はＣＰＵ７への
割込み信号、３１はＣＰＵ７への割込み信号である。
いて説明する。尚、図中、図７と同一符号は同一または
相当部分を示す。図９において、３Ｅは本実施の形態に
係る照合回路、２９は割込み手段としての割込み発生回
路であり、この割込み発生回路２９は照合誤りラッチ回
路２０から出力される誤り信号Ｅを受け、ＣＰＵ７，１
３に割込み出力を行う回路であり、３０はＣＰＵ７への
割込み信号、３１はＣＰＵ７への割込み信号である。
【００５５】次に動作について説明する。係る二重系電
子連動装置の連動系Ｅの動作は、結合系２より同一入力
データがＣＰＵ７及びＣＰＵ１３にそれぞれ加えられる
と、これに応じて同一のデータがＣＰＵ７及びＣＰＵ１
３からそれぞれデータバス１４、データバス１８、及び
ラッチ１５、ラッチ１７を介してデータ照合回路１６に
入力されてデータ照合が行われる。
子連動装置の連動系Ｅの動作は、結合系２より同一入力
データがＣＰＵ７及びＣＰＵ１３にそれぞれ加えられる
と、これに応じて同一のデータがＣＰＵ７及びＣＰＵ１
３からそれぞれデータバス１４、データバス１８、及び
ラッチ１５、ラッチ１７を介してデータ照合回路１６に
入力されてデータ照合が行われる。
【００５６】データ照合回路１６はデータ不一致により
ＣＰＵの故障と判断すると、その判断結果は誤り信号Ｅ
として照合誤りラッチ回路２０に出力されて記憶される
と共に、割込み発生回路２９に出力される。その結果、
割込み発生回路２９はＣＰＵ７及びＣＰＵ１３に割込み
信号３０，３１を出力し、ＣＰＵを他の処理より優先し
てリセット回路５のリセット信号３，４を読み取らせる
状態にする。
ＣＰＵの故障と判断すると、その判断結果は誤り信号Ｅ
として照合誤りラッチ回路２０に出力されて記憶される
と共に、割込み発生回路２９に出力される。その結果、
割込み発生回路２９はＣＰＵ７及びＣＰＵ１３に割込み
信号３０，３１を出力し、ＣＰＵを他の処理より優先し
てリセット回路５のリセット信号３，４を読み取らせる
状態にする。
【００５７】そして、誤り回数カウンタ２８は誤り信号
Ｅを予め設定した回数カウントとしたならば、誤り判定
信号Ｄにてリセット回路５に通知される。リセット回路
５はリセット信号を各ＣＰＵ７，１３に出力するが、こ
のとき各ＣＰＵ７，１３はリセット信号３，４を読み取
る態勢に入っているため、即座に自己をリセットするこ
とができる。
Ｅを予め設定した回数カウントとしたならば、誤り判定
信号Ｄにてリセット回路５に通知される。リセット回路
５はリセット信号を各ＣＰＵ７，１３に出力するが、こ
のとき各ＣＰＵ７，１３はリセット信号３，４を読み取
る態勢に入っているため、即座に自己をリセットするこ
とができる。
【００５８】以下、本実施形態に係る照合回路３Ｅの動
作を図１０のフローチャートを用いて説明する。ステッ
プＳＴ１では、ＣＰＵ７，１３から照合起動／停止回路
１０に書き込み信号９又は１２が入力された場合、照合
起動を行うように設定する。ステップＳＴ２において、
ＣＰＵ７，１３が書き込み信号９，１２を発行したか判
定する。そして、どちらのＣＰＵ７，１３も書き込み動
作が無いとき、ＣＰＵ７，１３は、処理動作の待機状態
無しで現場機器の制御処理を実行し（ステップＳＴ
３）、ラッチ１５或いは１７、データ照合回路１６より
入出力バス３２を通して処理データを現場機器３５側に
出力する。
作を図１０のフローチャートを用いて説明する。ステッ
プＳＴ１では、ＣＰＵ７，１３から照合起動／停止回路
１０に書き込み信号９又は１２が入力された場合、照合
起動を行うように設定する。ステップＳＴ２において、
ＣＰＵ７，１３が書き込み信号９，１２を発行したか判
定する。そして、どちらのＣＰＵ７，１３も書き込み動
作が無いとき、ＣＰＵ７，１３は、処理動作の待機状態
無しで現場機器の制御処理を実行し（ステップＳＴ
３）、ラッチ１５或いは１７、データ照合回路１６より
入出力バス３２を通して処理データを現場機器３５側に
出力する。
【００５９】しかし、ＣＰＵ７，１３が書き込み信号
９，１１を発行したならば、この書き込み信号９，１１
は照合起動／停止回路１０に入力されるため、照合起動
信号Ｓが照合起動／停止回路１０からデータ照合回路１
６に出力される。この時、ＣＰＵ７，１３は書き込まれ
た同一の処理データを同一に処理し、処理結果をデータ
バス１４、１８に出力してラッチ１５，１７に記憶させ
た後に、データ照合回路１６に取り込ませてデータ照合
をさせる（ステップＳＴ４）。
９，１１を発行したならば、この書き込み信号９，１１
は照合起動／停止回路１０に入力されるため、照合起動
信号Ｓが照合起動／停止回路１０からデータ照合回路１
６に出力される。この時、ＣＰＵ７，１３は書き込まれ
た同一の処理データを同一に処理し、処理結果をデータ
バス１４、１８に出力してラッチ１５，１７に記憶させ
た後に、データ照合回路１６に取り込ませてデータ照合
をさせる（ステップＳＴ４）。
【００６０】データ照合動作中は、データ照合回路１６
はデータ照合が終了するまでウエイト回路１９，２１に
起動かけ、ＣＰＵ７，１３の処理動作を待機させる（ス
テップＳＴ５）。データ照合回路１６は照合の結果、Ｃ
ＰＵ７とＣＰＵ１３とのデータが一致していると判断し
た場合（ステップＳＴ６）、故障無を判定してウエイト
回路１９，２１の起動を解除し、ＣＰＵ７，１３の待機
状態を解き次の処理動作に移す（ステップＳＴ７）。
はデータ照合が終了するまでウエイト回路１９，２１に
起動かけ、ＣＰＵ７，１３の処理動作を待機させる（ス
テップＳＴ５）。データ照合回路１６は照合の結果、Ｃ
ＰＵ７とＣＰＵ１３とのデータが一致していると判断し
た場合（ステップＳＴ６）、故障無を判定してウエイト
回路１９，２１の起動を解除し、ＣＰＵ７，１３の待機
状態を解き次の処理動作に移す（ステップＳＴ７）。
【００６１】一方、ステップＳＴ６において、データ照
合回路１６が不一致を判定した場合、照合誤りラッチ回
路２０に不一致判定結果をエラー信号Ｅにて記憶し（ス
テップＳＴ８）、誤り回数カウンタ２８のカウント値を
＋１増加する（ステップＳＴ１０）。
合回路１６が不一致を判定した場合、照合誤りラッチ回
路２０に不一致判定結果をエラー信号Ｅにて記憶し（ス
テップＳＴ８）、誤り回数カウンタ２８のカウント値を
＋１増加する（ステップＳＴ１０）。
【００６２】その後、データ照合回路１６はエラー信号
Ｅにて割込み発生回路２９を起動し、割込み信号３０、
３１をＣＰＵ７，１３に出力する（ステップＳＴ１
２）。この結果ＣＰＵ７，１３は他の処理より優先して
リセット回路５のリセット信号３，４を読み取る状態に
なる。次にステップＳＴ１１において、カウント値が許
容回数以上かそうでないか判定し、許容回数未満の場
合、通常の処理にもどる。
Ｅにて割込み発生回路２９を起動し、割込み信号３０、
３１をＣＰＵ７，１３に出力する（ステップＳＴ１
２）。この結果ＣＰＵ７，１３は他の処理より優先して
リセット回路５のリセット信号３，４を読み取る状態に
なる。次にステップＳＴ１１において、カウント値が許
容回数以上かそうでないか判定し、許容回数未満の場
合、通常の処理にもどる。
【００６３】一方、ステップＳＴ１１において、カウン
ト値が許容回数以上の場合、故障を判断しその時の判断
結果は誤り判定信号Ｄにてリセット回路５へ通知され
る。リセット回路５は判定信号Ｄを入力すると、リセッ
ト信号４，６を各ＣＰＵ７，１３に発行する。各ＣＰＵ
７，１３は既に割り込みがかけられ、リセット信号４，
６を読み取る状態となっているため、リセット信号４，
６が入力されると即座に自己の動作をリセットする（ス
テップＳＴ９）。
ト値が許容回数以上の場合、故障を判断しその時の判断
結果は誤り判定信号Ｄにてリセット回路５へ通知され
る。リセット回路５は判定信号Ｄを入力すると、リセッ
ト信号４，６を各ＣＰＵ７，１３に発行する。各ＣＰＵ
７，１３は既に割り込みがかけられ、リセット信号４，
６を読み取る状態となっているため、リセット信号４，
６が入力されると即座に自己の動作をリセットする（ス
テップＳＴ９）。
【００６４】その結果、ＣＰＵ７或いは１３の誤った処
理データにより信号機や転てつ器等の現場機器３５が誤
動作するのを防ぐことができる。また、割込み発生回路
２９を通じて各ＣＰＵ７，１３に即誤り発生を通知する
ことにより一時的不一致からの回復処理の高速化を図
り、装置の稼働率向上を図ることができる。尚、一定時
間以上、データ照合回路１６より誤り信号Ｅが出力され
ない場合は、割込み発生回路２９の機能はリセットさ
れ、また誤り回数カウンタ２８も０にリセットされる。
理データにより信号機や転てつ器等の現場機器３５が誤
動作するのを防ぐことができる。また、割込み発生回路
２９を通じて各ＣＰＵ７，１３に即誤り発生を通知する
ことにより一時的不一致からの回復処理の高速化を図
り、装置の稼働率向上を図ることができる。尚、一定時
間以上、データ照合回路１６より誤り信号Ｅが出力され
ない場合は、割込み発生回路２９の機能はリセットさ
れ、また誤り回数カウンタ２８も０にリセットされる。
【００６５】実施の形態６．上記実施の形態５では、割
込み発生回路２９はＣＰＵ７，１３に割込み信号を出力
してリセット信号の読み込み準備を行わせた。本実施の
形態では割込み発生回路２９ａからＣＰＵ７，１３に割
込み信号を出力すると共に、照合起動／停止回路１０へ
も割込み信号３１が出力される。その結果、照合起動／
停止回路１０はデータ照合回路１６に対する照合起動信
号Ｓを停止して照合動作を停止し、ＣＰＵ７及びＣＰＵ
１３に照合動作と独立で自己診断処理を行わす。
込み発生回路２９はＣＰＵ７，１３に割込み信号を出力
してリセット信号の読み込み準備を行わせた。本実施の
形態では割込み発生回路２９ａからＣＰＵ７，１３に割
込み信号を出力すると共に、照合起動／停止回路１０へ
も割込み信号３１が出力される。その結果、照合起動／
停止回路１０はデータ照合回路１６に対する照合起動信
号Ｓを停止して照合動作を停止し、ＣＰＵ７及びＣＰＵ
１３に照合動作と独立で自己診断処理を行わす。
【００６６】以下、この発明の実施の形態６を図１１を
用いて説明する。尚、図中、図９と同一符号は同一また
は相当部分を示す。図１１において、３Ｆは本実施の形
態にかかる照合回路、２９ａは照合誤りラッチ回路２０
から出力される誤り信号Ｅを受け、照合起動／停止回路
１０、及びＣＰＵ１３，ＣＰＵ１３に割込み信号を出力
する割込み発生回路である。３０はＣＰＵ７への割込み
信号、３１はＣＰＵ２及び照合起動／停止回路１０への
割込み信号である。
用いて説明する。尚、図中、図９と同一符号は同一また
は相当部分を示す。図１１において、３Ｆは本実施の形
態にかかる照合回路、２９ａは照合誤りラッチ回路２０
から出力される誤り信号Ｅを受け、照合起動／停止回路
１０、及びＣＰＵ１３，ＣＰＵ１３に割込み信号を出力
する割込み発生回路である。３０はＣＰＵ７への割込み
信号、３１はＣＰＵ２及び照合起動／停止回路１０への
割込み信号である。
【００６７】以下、本実施の形態に係る照合回路３Ｆの
動作を図１０のフローチャートに従って説明する。ステ
ップＳＴ１では、ＣＰＵ７，１３から照合起動／停止回
路１０に書き込み信号９又は１２が入力された場合、照
合起動を行うように設定する。ステップＳＴ２におい
て、ＣＰＵ７，１３が書き込み信号９，１２を発行した
か判定する。そして、どちらのＣＰＵ７，１３も書き込
み動作が無いとき、ＣＰＵ７，１３は、処理動作の待機
状態無しで現場機器の制御処理を実行し（ステップＳＴ
３）、ラッチ１５或いは１７、データ照合回路１６より
入出力バス３２を通して処理データを現場機器３５側に
出力する。
動作を図１０のフローチャートに従って説明する。ステ
ップＳＴ１では、ＣＰＵ７，１３から照合起動／停止回
路１０に書き込み信号９又は１２が入力された場合、照
合起動を行うように設定する。ステップＳＴ２におい
て、ＣＰＵ７，１３が書き込み信号９，１２を発行した
か判定する。そして、どちらのＣＰＵ７，１３も書き込
み動作が無いとき、ＣＰＵ７，１３は、処理動作の待機
状態無しで現場機器の制御処理を実行し（ステップＳＴ
３）、ラッチ１５或いは１７、データ照合回路１６より
入出力バス３２を通して処理データを現場機器３５側に
出力する。
【００６８】しかし、ＣＰＵ７，１３が書き込み信号
９，１１を発行したならば、この書き込み信号９，１１
は照合起動／停止回路１０に入力されるため、照合起動
信号Ｓが照合起動／停止回路１０からデータ照合回路１
６に出力される。この時、ＣＰＵ７，１３は書き込まれ
た同一の処理データを同一に処理し、処理結果をデータ
バス１４、１８に出力してラッチ１５，１７に記憶させ
た後に、データ照合回路１６に取り込ませてデータ照合
をさせる（ステップＳＴ４）。
９，１１を発行したならば、この書き込み信号９，１１
は照合起動／停止回路１０に入力されるため、照合起動
信号Ｓが照合起動／停止回路１０からデータ照合回路１
６に出力される。この時、ＣＰＵ７，１３は書き込まれ
た同一の処理データを同一に処理し、処理結果をデータ
バス１４、１８に出力してラッチ１５，１７に記憶させ
た後に、データ照合回路１６に取り込ませてデータ照合
をさせる（ステップＳＴ４）。
【００６９】データ照合動作中は、データ照合回路１６
はデータ照合が終了するまでウエイト回路１９，２１に
起動かけ、ＣＰＵ７，１３の処理動作を待機させる（ス
テップＳＴ５）。データ照合回路１６は照合の結果、Ｃ
ＰＵ７とＣＰＵ１３とのデータが一致していると判断し
た場合（ステップＳＴ６）、故障無を判定してウエイト
回路１９，２１の起動を解除し、ＣＰＵ７，１３の待機
状態を解き次の処理動作に移す（ステップＳＴ７）。
はデータ照合が終了するまでウエイト回路１９，２１に
起動かけ、ＣＰＵ７，１３の処理動作を待機させる（ス
テップＳＴ５）。データ照合回路１６は照合の結果、Ｃ
ＰＵ７とＣＰＵ１３とのデータが一致していると判断し
た場合（ステップＳＴ６）、故障無を判定してウエイト
回路１９，２１の起動を解除し、ＣＰＵ７，１３の待機
状態を解き次の処理動作に移す（ステップＳＴ７）。
【００７０】一方、ステップＳＴ６において、データ照
合回路１６が不一致を判定した場合、照合誤りラッチ回
路２０に不一致判定結果をエラー信号Ｅにて記憶し（ス
テップＳＴ８）、誤り回数カウンタ２８のカウント値を
＋１増加する（ステップＳＴ１０）。
合回路１６が不一致を判定した場合、照合誤りラッチ回
路２０に不一致判定結果をエラー信号Ｅにて記憶し（ス
テップＳＴ８）、誤り回数カウンタ２８のカウント値を
＋１増加する（ステップＳＴ１０）。
【００７１】その後、データ照合回路１６はエラー信号
Ｅにて割込み発生回路２９ａを起動し、割込み発生回路
２９ａからＣＰＵ７，１３に割込み信号３０，３１を出
力する（ステップＳＴ１２）。割込み信号３１が照合起
動／停止回路５へ出力されると、照合起動信号Ｓは停止
してデータ照合回路１６によるデータ照合を即座に停止
する（ステップＳＴ１３）。更に、ＣＰＵ７及びＣＰＵ
１３は独立に自己診断処理を行う。この結果、ＣＰＵ
７，１３はエラー回数のカウントによらず一時的エラー
からの復帰処理が高速化されると共に、他の処理より優
先してリセット回路５のリセット信号３，４を読み取る
状態になる。次にステップＳＴ１１において、カウント
値が許容回数以上かそうでないか判定し、許容回数未満
の場合、通常の処理にもどる。
Ｅにて割込み発生回路２９ａを起動し、割込み発生回路
２９ａからＣＰＵ７，１３に割込み信号３０，３１を出
力する（ステップＳＴ１２）。割込み信号３１が照合起
動／停止回路５へ出力されると、照合起動信号Ｓは停止
してデータ照合回路１６によるデータ照合を即座に停止
する（ステップＳＴ１３）。更に、ＣＰＵ７及びＣＰＵ
１３は独立に自己診断処理を行う。この結果、ＣＰＵ
７，１３はエラー回数のカウントによらず一時的エラー
からの復帰処理が高速化されると共に、他の処理より優
先してリセット回路５のリセット信号３，４を読み取る
状態になる。次にステップＳＴ１１において、カウント
値が許容回数以上かそうでないか判定し、許容回数未満
の場合、通常の処理にもどる。
【００７２】一方、ステップＳＴ１１において、カウン
タ値が許容回数以上の場合、故障を判断しその時の判断
結果は誤り判定信号Ｄにてリセット回路５へ通知され
る。リセット回路５は判定信号Ｄを入力すると、リセッ
ト信号４，６を各ＣＰＵ７，１３に発行する。
タ値が許容回数以上の場合、故障を判断しその時の判断
結果は誤り判定信号Ｄにてリセット回路５へ通知され
る。リセット回路５は判定信号Ｄを入力すると、リセッ
ト信号４，６を各ＣＰＵ７，１３に発行する。
【００７３】各ＣＰＵ７，１３は既に割り込みがかけら
れ、セット信号を読み取る状態となっているため、リセ
ット信号４，６が入力されると即座に自己の動作をリセ
ットする（ステップＳＴ９）。従って、プログラム暴走
を未然に阻止することができる。
れ、セット信号を読み取る状態となっているため、リセ
ット信号４，６が入力されると即座に自己の動作をリセ
ットする（ステップＳＴ９）。従って、プログラム暴走
を未然に阻止することができる。
【００７４】その結果、ＣＰＵ７或いは１３の誤った処
理データにより信号機や転てつ器等の現場機器３５が誤
動作するのを防ぐことができる。また、データ照合によ
り誤りを検出した場合に各ＣＰＵ７，１３が独自に自己
診断をすることにより一時的不一致からの回復処理の高
速化を図ることで装置の稼働率を向上させることができ
る。尚、一定時間以上、データ照合回路１６より誤り信
号Ｅが出力されない場合は、割込み発生回路２９ａの機
能はリセットされ、また誤り回数カウンタ２８も０にリ
セットされる。
理データにより信号機や転てつ器等の現場機器３５が誤
動作するのを防ぐことができる。また、データ照合によ
り誤りを検出した場合に各ＣＰＵ７，１３が独自に自己
診断をすることにより一時的不一致からの回復処理の高
速化を図ることで装置の稼働率を向上させることができ
る。尚、一定時間以上、データ照合回路１６より誤り信
号Ｅが出力されない場合は、割込み発生回路２９ａの機
能はリセットされ、また誤り回数カウンタ２８も０にリ
セットされる。
【００７５】
【発明の効果】請求項１の発明によれば、第１及び第２
の演算処理装置（以下ＣＰＵと記す）に対して、同一の
入力情報で同一の処理を必要に応じて行わせ、その時の
処理結果である各データの照合を行ってデータ一致か否
かを判断するデータ照合手段と、データ不一致判断時
に、前記第１及び第２のＣＰＵへリセット信号を出力す
るリセット手段とを備えので、ＣＰＵが照合用データを
演算する時間を短縮でき装置全体の制御処理時間を高速
化できるという効果がある。
の演算処理装置（以下ＣＰＵと記す）に対して、同一の
入力情報で同一の処理を必要に応じて行わせ、その時の
処理結果である各データの照合を行ってデータ一致か否
かを判断するデータ照合手段と、データ不一致判断時
に、前記第１及び第２のＣＰＵへリセット信号を出力す
るリセット手段とを備えので、ＣＰＵが照合用データを
演算する時間を短縮でき装置全体の制御処理時間を高速
化できるという効果がある。
【００７６】請求項２の発明によれば、第１及び第２の
ＣＰＵに対して、同一の入力情報で同一の処理を必要に
応じて行わせ、その時の処理結果である各データの照合
を行ってデータ一致か否かを判断するデータ照合手段
と、データ照合動作時に、前記第１及び第２のＣＰＵの
処理動作を待機させ、前記データ照合手段によるデータ
一致判断時に、前記第１及び第２のＣＰＵの待機状態を
解除する待機状態設定手段と、データ不一致判断時に、
前記第１及び第２のＣＰＵへリセット信号を出力するリ
セット手段とを備えたので、請求項１の効果に加えてＣ
ＰＵの動作検証時間を十分に取ることができるという効
果がある。
ＣＰＵに対して、同一の入力情報で同一の処理を必要に
応じて行わせ、その時の処理結果である各データの照合
を行ってデータ一致か否かを判断するデータ照合手段
と、データ照合動作時に、前記第１及び第２のＣＰＵの
処理動作を待機させ、前記データ照合手段によるデータ
一致判断時に、前記第１及び第２のＣＰＵの待機状態を
解除する待機状態設定手段と、データ不一致判断時に、
前記第１及び第２のＣＰＵへリセット信号を出力するリ
セット手段とを備えたので、請求項１の効果に加えてＣ
ＰＵの動作検証時間を十分に取ることができるという効
果がある。
【００７７】請求項３の発明によれば、第１及び第２の
ＣＰＵのデータ書き込み動作に応答し、データ照合起動
信号を出力する照合起動手段を備え、データ照合手段は
前記データ照合起動信号入力時に、前記第１及び第２の
ＣＰＵによる処理結果であるデータを照合するようにし
たので、ＣＰＵがデータ書き込みを行う際にのみに照合
用データの演算を行うことができるため、照合用データ
の演算時間を短縮でき装置全体の制御処理時間を高速化
できるという効果がある。
ＣＰＵのデータ書き込み動作に応答し、データ照合起動
信号を出力する照合起動手段を備え、データ照合手段は
前記データ照合起動信号入力時に、前記第１及び第２の
ＣＰＵによる処理結果であるデータを照合するようにし
たので、ＣＰＵがデータ書き込みを行う際にのみに照合
用データの演算を行うことができるため、照合用データ
の演算時間を短縮でき装置全体の制御処理時間を高速化
できるという効果がある。
【００７８】請求項４の発明によれば、第１及び第２の
ＣＰＵの処理結果であるデータを照合する必要な時にデ
ータ照合起動信号を出力する照合起動手段を備え、デー
タ照合手段は前記データ照合起動信号入力時に、前記第
１及び第２のＣＰＵによる処理結果であるデータを照合
するようにしたので、制御対象の安全に拘わるデータ入
力時のみに照合用データの演算を行うことができるた
め、データ照合効率が向上するという効果がある。
ＣＰＵの処理結果であるデータを照合する必要な時にデ
ータ照合起動信号を出力する照合起動手段を備え、デー
タ照合手段は前記データ照合起動信号入力時に、前記第
１及び第２のＣＰＵによる処理結果であるデータを照合
するようにしたので、制御対象の安全に拘わるデータ入
力時のみに照合用データの演算を行うことができるた
め、データ照合効率が向上するという効果がある。
【００７９】請求項５の発明によれば、照合起動手段
は、第１及び第２のＣＰＵが予め設定された書き込みア
ドレス発生時に起動信号をデータ照合手段に出力し、前
記書き込みアドレス発生時に前記第１及び第２のＣＰＵ
で処理されたデータを照合するようにしたので、制御対
象の安全に拘わるデータ書き込みアドレス範囲を予め設
定しておくことで照合対象となるデータの演算を確実に
行うことができるという効果がある。
は、第１及び第２のＣＰＵが予め設定された書き込みア
ドレス発生時に起動信号をデータ照合手段に出力し、前
記書き込みアドレス発生時に前記第１及び第２のＣＰＵ
で処理されたデータを照合するようにしたので、制御対
象の安全に拘わるデータ書き込みアドレス範囲を予め設
定しておくことで照合対象となるデータの演算を確実に
行うことができるという効果がある。
【００８０】請求項６の発明によれば、照合起動手段
は、第１及び第２のＣＰＵが予め設定された情報を書き
込む情報書込みモード時に、起動信号をデータ照合手段
に出力し、前記情報書込みモード時に前記第１及び第２
のＣＰＵで処理されたデータを照合するようにしたの
で、動作モード時のみ照合して試験モード時に照合しな
いことで試験を容易に行うことができ、また装置の故障
判定が容易になるという効果がある。
は、第１及び第２のＣＰＵが予め設定された情報を書き
込む情報書込みモード時に、起動信号をデータ照合手段
に出力し、前記情報書込みモード時に前記第１及び第２
のＣＰＵで処理されたデータを照合するようにしたの
で、動作モード時のみ照合して試験モード時に照合しな
いことで試験を容易に行うことができ、また装置の故障
判定が容易になるという効果がある。
【００８１】請求項７の発明によれば、データ照合時
に、データ不一致で第１或いは第２のＣＰＵの演算誤り
を検出した時に、誤り回数をカウントするカウント手段
を備え、カウント値が一定の値を越えた場合にリセット
手段を通じて前記第１及び第２のＣＰＵへリセット信号
を出力するようにしたので、ノイズ等の一時的な照合不
一致動作を即検出することで回復可能な一時的エラーか
らの復帰処理が高速化され稼動率の高い装置を得ること
ができるという効果がある。
に、データ不一致で第１或いは第２のＣＰＵの演算誤り
を検出した時に、誤り回数をカウントするカウント手段
を備え、カウント値が一定の値を越えた場合にリセット
手段を通じて前記第１及び第２のＣＰＵへリセット信号
を出力するようにしたので、ノイズ等の一時的な照合不
一致動作を即検出することで回復可能な一時的エラーか
らの復帰処理が高速化され稼動率の高い装置を得ること
ができるという効果がある。
【００８２】請求項８の発明によれば、データ照合時
に、データ不一致で第１或いは第２のＣＰＵの演算誤り
を検出した時に、前記第１及び第２のＣＰＵへ即座に演
算誤り通知する割込み手段を備えたので、エラー状態を
即チェックすることで一時的不一致からの回復処理が高
速化できるという効果がある。
に、データ不一致で第１或いは第２のＣＰＵの演算誤り
を検出した時に、前記第１及び第２のＣＰＵへ即座に演
算誤り通知する割込み手段を備えたので、エラー状態を
即チェックすることで一時的不一致からの回復処理が高
速化できるという効果がある。
【００８３】請求項９の発明によれば、割込み手段は、
データ照合時に、データ不一致で第１或いは第２のＣＰ
Ｕの演算誤りを検出した時に、割込み手段を通して前記
第１及び第２のＣＰＵへ演算誤り通知する共に、照合起
動手段にも同時に通知してデータ照合手段への起動信号
を停止し、前記第１及び第２のＣＰＵが独自に診断処理
を行うようにしたので、一時的不一致からの回復処理を
高速化できるという効果がある。
データ照合時に、データ不一致で第１或いは第２のＣＰ
Ｕの演算誤りを検出した時に、割込み手段を通して前記
第１及び第２のＣＰＵへ演算誤り通知する共に、照合起
動手段にも同時に通知してデータ照合手段への起動信号
を停止し、前記第１及び第２のＣＰＵが独自に診断処理
を行うようにしたので、一時的不一致からの回復処理を
高速化できるという効果がある。
【図１】 この発明の実施の形態１による二重系電子連
動装置を示す構成図である。
動装置を示す構成図である。
【図２】 この発明の実施の形態１による照合回路３Ａ
の動作を説明するフローチャートである。
の動作を説明するフローチャートである。
【図３】 この発明の実施の形態２による二重系電子連
動装置を示す構成図である。
動装置を示す構成図である。
【図４】 この発明の実施の形態２による照合回路３Ｂ
の動作を説明するフローチャートである。
の動作を説明するフローチャートである。
【図５】 この発明の実施の形態３による二重系電子連
動装置を示す構成図である。
動装置を示す構成図である。
【図６】 この発明の実施の形態３による照合回路３Ｃ
の動作を説明するフローチャートである。
の動作を説明するフローチャートである。
【図７】 この発明の実施の形態４による二重系電子連
動装置を示す構成図である。
動装置を示す構成図である。
【図８】 この発明の実施の形態４による照合回路３Ｄ
の動作を説明するフローチャートである。
の動作を説明するフローチャートである。
【図９】 この発明の実施の形態５による二重系電子連
動装置を示す構成図である。
動装置を示す構成図である。
【図１０】 この発明の実施の形態５による照合回路３
Ｅの動作を説明するフローチャートである。
Ｅの動作を説明するフローチャートである。
【図１１】 この発明の実施の形態６による二重系電子
連動装置を示す構成図である。
連動装置を示す構成図である。
【図１２】 この発明の実施の形態６による照合回路３
Ｆの動作を説明するフローチャートである。
Ｆの動作を説明するフローチャートである。
【図１３】 これは従来の二重系電子連動装置を示す構
成図である。
成図である。
４ リセット信号、５ リセット回路、６ リセット信
号、７，１３ ＣＰＵ、９，１２ 書き込み信号、１０
照合起動／停止回路、１６ データ照合回路、１９，
２１ ウエイト回路、２０ 照合誤りラッチ回路、２
２，２５ アドレスバス、２３，２４ アドレス・ラッ
チ回路、２６，２７ 動作モード信号、２８ 誤り回数
カウンタ、２９，２９ａ 割込み発生回路、３０，３１
割込み信号、３５ 現場機器、３６Ａ〜３６Ｅ 連動
系。
号、７，１３ ＣＰＵ、９，１２ 書き込み信号、１０
照合起動／停止回路、１６ データ照合回路、１９，
２１ ウエイト回路、２０ 照合誤りラッチ回路、２
２，２５ アドレスバス、２３，２４ アドレス・ラッ
チ回路、２６，２７ 動作モード信号、２８ 誤り回数
カウンタ、２９，２９ａ 割込み発生回路、３０，３１
割込み信号、３５ 現場機器、３６Ａ〜３６Ｅ 連動
系。
Claims (9)
- 【請求項１】 第１及び第２の演算処理装置（以下ＣＰ
Ｕと記す）に対して、同一の入力情報で同一の処理を必
要に応じて行わせ、その時の処理結果である各データの
照合を行ってデータ一致か否かを判断するデータ照合手
段と、データ不一致判断時に、前記第１及び第２のＣＰ
Ｕへリセット信号を出力するリセット手段とを備えたこ
とを特徴とする二重系電子連動装置。 - 【請求項２】 第１及び第２のＣＰＵに対して、同一の
入力情報で同一の処理を必要に応じて行わせ、その時の
処理結果である各データの照合を行ってデータ一致か否
かを判断するデータ照合手段と、データ照合動作時に、
前記第１及び第２のＣＰＵの処理動作を待機させ、前記
データ照合手段によるデータ一致判断時に、前記第１及
び第２のＣＰＵの待機状態を解除する待機状態設定手段
と、データ不一致判断時に、前記第１及び第２のＣＰＵ
へリセット信号を出力するリセット手段とを備えたこと
を特徴とする二重系電子連動装置。 - 【請求項３】 第１及び第２のＣＰＵのデータ書き込み
動作に応答し、データ照合起動信号を出力する照合起動
手段を備え、データ照合手段は前記データ照合起動信号
の入力時に、前記第１及び第２のＣＰＵによる処理結果
であるデータを照合することを特徴とする請求項１また
は２に記載の二重系電子連動装置。 - 【請求項４】 第１及び第２のＣＰＵの処理結果である
データを照合する必要がある時にデータ照合起動信号を
出力する照合起動手段を備え、データ照合手段は前記デ
ータ照合起動信号の入力時に、前記第１及び第２のＣＰ
Ｕによる処理結果であるデータを照合することを特徴と
する請求項１または２に記載の二重系電子連動装置。 - 【請求項５】 照合起動手段は、第１及び第２のＣＰＵ
が予め設定された書き込みアドレス発生時に起動信号を
データ照合手段に出力し、前記書き込みアドレス発生時
に前記第１及び第２のＣＰＵで処理されたデータを照合
することを特徴とする請求項４に記載の二重系電子連動
装置。 - 【請求項６】 照合起動手段は、第１及び第２のＣＰＵ
が予め設定された情報を書き込む情報書込みモード時
に、起動信号をデータ照合手段に出力し、前記情報書込
みモード時に前記第１及び第２のＣＰＵで処理されたデ
ータを照合することを特徴とする請求項４に記載の二重
系電子連動装置。 - 【請求項７】 データ照合時に、データ不一致で第１或
いは第２のＣＰＵの演算誤りを検出した時に、誤り回数
をカウントするカウント手段を備え、カウント値が一定
の値を越えた場合にリセット手段を通じて前記第１及び
第２のＣＰＵへリセット信号を出力することを特徴とす
る請求項１ないし６のいずれかに記載の二重系電子連動
装置。 - 【請求項８】 データ照合時に、データ不一致で第１或
いは第２のＣＰＵの演算誤りを検出した時に、前記第１
及び第２のＣＰＵへ演算誤り通知する割込み手段を備え
たことを特徴とする請求項７に記載の二重系電子連動装
置。 - 【請求項９】 割込み手段は、データ照合時に、データ
不一致で第１或いは第２のＣＰＵの演算誤りを検出した
時に、割込み手段を通して前記第１及び第２のＣＰＵへ
演算誤り通知すると共に、照合起動手段にも同時に通知
してデータ照合手段への起動信号を停止し、前記第１及
び第２のＣＰＵが独自に故障診断処理を行うことを特徴
とする請求項８に記載の二重系電子連動装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19071896A JP3216996B2 (ja) | 1996-07-19 | 1996-07-19 | 二重系電子連動装置 |
| FR9702233A FR2751445B1 (fr) | 1996-07-19 | 1997-02-25 | Dispositif de verrouillage a double systeme informatise |
| GB9704730A GB2315587B (en) | 1996-07-19 | 1997-03-07 | Computerized dual-system interlocking apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19071896A JP3216996B2 (ja) | 1996-07-19 | 1996-07-19 | 二重系電子連動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1035495A true JPH1035495A (ja) | 1998-02-10 |
| JP3216996B2 JP3216996B2 (ja) | 2001-10-09 |
Family
ID=16262672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19071896A Expired - Lifetime JP3216996B2 (ja) | 1996-07-19 | 1996-07-19 | 二重系電子連動装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3216996B2 (ja) |
| FR (1) | FR2751445B1 (ja) |
| GB (1) | GB2315587B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003084801A (ja) * | 2001-09-12 | 2003-03-19 | Tokyo Electron Ltd | インターロック機構，インターロック方法および熱処理装置 |
| WO2006006758A1 (en) * | 2004-07-09 | 2006-01-19 | Korea Railroad Research Institute | Automatic test device for electronic interlocking systems and method for controlling the same |
| JP2010047102A (ja) * | 2008-08-21 | 2010-03-04 | Hitachi Ltd | 多重系電子連動装置 |
| KR101043321B1 (ko) * | 2009-08-31 | 2011-06-21 | 주식회사 혁신전공사 | 데이터 추종구조의 전자연동장치 |
| KR101043322B1 (ko) * | 2009-08-31 | 2011-06-21 | 주식회사 혁신전공사 | 독립형 구조의 전자연동장치 |
| JP2011180665A (ja) * | 2010-02-26 | 2011-09-15 | Fuji Electric Co Ltd | フォールトトレラント装置、その制御モジュール、プログラム |
| KR101211912B1 (ko) * | 2011-07-26 | 2012-12-13 | 현대로템 주식회사 | 철도차량용 지상신호장치 |
| JP2013120539A (ja) * | 2011-12-08 | 2013-06-17 | Denso Corp | 電子制御装置、および、これを用いた電動パワーステアリング装置 |
| JP2014225110A (ja) * | 2013-05-16 | 2014-12-04 | 三菱電機株式会社 | 安全コントローラ |
| CN111274068A (zh) * | 2020-01-19 | 2020-06-12 | 合肥工大高科信息科技股份有限公司 | 一种热备计算机联锁系统的通信机双cpu数据同步方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DK1764694T3 (da) * | 2005-09-16 | 2008-11-24 | Siemens Transportation Systems | Fremgangsmåde og system til redundant styring af sikrede computere |
| CN112073813B (zh) * | 2019-06-10 | 2022-03-11 | 海信视像科技股份有限公司 | 显示设备及双系统间异常启动的检测与处理方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3536259A (en) * | 1966-09-13 | 1970-10-27 | Japan National Railway | Fail safe computer |
| GB2022893B (en) * | 1978-06-10 | 1983-01-12 | Westinghouse Brake & Signal | Fault detection |
| GB2022895B (en) * | 1978-06-10 | 1983-01-12 | Westinghouse Brake & Signal | Fault detection |
| DE3003291C2 (de) * | 1980-01-30 | 1983-02-24 | Siemens AG, 1000 Berlin und 8000 München | Zweikanalige Datenverarbeitungsanordnung für Eisenbahnsicherungszwecke |
| ZA825823B (en) * | 1981-08-20 | 1983-07-27 | Westinghouse Brake & Signal | Combining replicated sub-system outputs |
| IN160140B (ja) * | 1981-10-10 | 1987-06-27 | Westinghouse Brake & Signal | |
| DE3412049A1 (de) * | 1984-03-30 | 1985-10-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Signaltechnisch sichere datenverarbeitungseinrichtung |
| DE3522418A1 (de) * | 1985-06-22 | 1987-01-02 | Standard Elektrik Lorenz Ag | Einrichtung zur meldung des belegungszustandes von gleisabschnitten im bereich eines stellwerks |
| DE3712833A1 (de) * | 1986-05-29 | 1987-12-10 | Alcatel Nv | Sicherheitssteuereinrichtung |
| US4907228A (en) * | 1987-09-04 | 1990-03-06 | Digital Equipment Corporation | Dual-rail processor with error checking at single rail interfaces |
| EP0306211A3 (en) * | 1987-09-04 | 1990-09-26 | Digital Equipment Corporation | Synchronized twin computer system |
-
1996
- 1996-07-19 JP JP19071896A patent/JP3216996B2/ja not_active Expired - Lifetime
-
1997
- 1997-02-25 FR FR9702233A patent/FR2751445B1/fr not_active Expired - Fee Related
- 1997-03-07 GB GB9704730A patent/GB2315587B/en not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003084801A (ja) * | 2001-09-12 | 2003-03-19 | Tokyo Electron Ltd | インターロック機構，インターロック方法および熱処理装置 |
| JP4571350B2 (ja) * | 2001-09-12 | 2010-10-27 | 東京エレクトロン株式会社 | インターロック機構，インターロック方法および熱処理装置 |
| WO2006006758A1 (en) * | 2004-07-09 | 2006-01-19 | Korea Railroad Research Institute | Automatic test device for electronic interlocking systems and method for controlling the same |
| JP2010047102A (ja) * | 2008-08-21 | 2010-03-04 | Hitachi Ltd | 多重系電子連動装置 |
| KR101043321B1 (ko) * | 2009-08-31 | 2011-06-21 | 주식회사 혁신전공사 | 데이터 추종구조의 전자연동장치 |
| KR101043322B1 (ko) * | 2009-08-31 | 2011-06-21 | 주식회사 혁신전공사 | 독립형 구조의 전자연동장치 |
| JP2011180665A (ja) * | 2010-02-26 | 2011-09-15 | Fuji Electric Co Ltd | フォールトトレラント装置、その制御モジュール、プログラム |
| KR101211912B1 (ko) * | 2011-07-26 | 2012-12-13 | 현대로템 주식회사 | 철도차량용 지상신호장치 |
| JP2013120539A (ja) * | 2011-12-08 | 2013-06-17 | Denso Corp | 電子制御装置、および、これを用いた電動パワーステアリング装置 |
| JP2014225110A (ja) * | 2013-05-16 | 2014-12-04 | 三菱電機株式会社 | 安全コントローラ |
| CN111274068A (zh) * | 2020-01-19 | 2020-06-12 | 合肥工大高科信息科技股份有限公司 | 一种热备计算机联锁系统的通信机双cpu数据同步方法 |
| CN111274068B (zh) * | 2020-01-19 | 2022-07-12 | 合肥工大高科信息科技股份有限公司 | 一种热备计算机联锁系统的通信机双cpu数据同步方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2751445B1 (fr) | 2001-02-02 |
| GB9704730D0 (en) | 1997-04-23 |
| GB2315587A (en) | 1998-02-04 |
| GB2315587B (en) | 1998-09-02 |
| JP3216996B2 (ja) | 2001-10-09 |
| FR2751445A1 (fr) | 1998-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5226152A (en) | Functional lockstep arrangement for redundant processors | |
| JP3216996B2 (ja) | 二重系電子連動装置 | |
| JP3611894B2 (ja) | 二重化構成をもつシステム制御装置 | |
| JPH0833874B2 (ja) | 複数のプロセッサを同期する装置 | |
| CA2549540C (en) | A task management control apparatus and method | |
| JP3313308B2 (ja) | ２重系電子連動装置 | |
| JPH0916535A (ja) | マルチプロセッサ計算機 | |
| JPH086800A (ja) | データ処理装置及びマイクロプロセッサ | |
| JP3255934B2 (ja) | ベーシックプロセッシングユニット及び高信頼化コンピュータシステム | |
| JP2827713B2 (ja) | 二重化装置 | |
| JPS5931738B2 (ja) | 計算機システムの並列三重系構成方法 | |
| JPH08287030A (ja) | 多重系計算機システムの自動再起動装置および方法 | |
| JPH05143248A (ja) | 半導体デイスク装置のデータバツクアツプ方式 | |
| JPH0916426A (ja) | ２ポートコンソールを持つフォールトトレラントコンピュータ | |
| JP2004503868A (ja) | 接続された複数のデータ処理設備のシステムを同期調整するための装置及び方法 | |
| JPS61150041A (ja) | 二重化情報処理システム | |
| JP2980550B2 (ja) | 通信装置 | |
| JPS603225B2 (ja) | 主記憶装置情報修復方式 | |
| JPH04241038A (ja) | 高信頼化コンピュータシステム及びその復旧方法並びにプロセッサボード及びその交換方法 | |
| JP2815730B2 (ja) | アダプタ及びコンピュータシステム | |
| JPH09179836A (ja) | 多重化計算機およびその障害検出処理方法 | |
| JPH10240555A (ja) | フォールト・トレラント・データ処理システムとその方 法 | |
| JPH04211841A (ja) | 二重化処理装置 | |
| JPH06350679A (ja) | 故障判定方法 | |
| JPS6152495B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070803 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080803 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090803 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |