CN111274068A - 一种热备计算机联锁系统的通信机双cpu数据同步方法 - Google Patents
一种热备计算机联锁系统的通信机双cpu数据同步方法 Download PDFInfo
- Publication number
- CN111274068A CN111274068A CN202010068033.5A CN202010068033A CN111274068A CN 111274068 A CN111274068 A CN 111274068A CN 202010068033 A CN202010068033 A CN 202010068033A CN 111274068 A CN111274068 A CN 111274068A
- Authority
- CN
- China
- Prior art keywords
- data
- interlocking
- communicator
- cpu1
- cpu2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2053—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant
- G06F11/2056—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where persistent mass storage functionality or persistent mass storage control functionality is redundant by mirroring
- G06F11/2082—Data synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明公开了一种热备计算机联锁系统的通信机双CPU数据同步方法,可解决双CPU要对两个串口数据都进行数据解析,而降低数据的实时性,周期长的技术问题。包括联锁主系、联锁备系与若干通信机,通信机包括CPU1与CPU2,联锁主系、联锁备系分别通过串口与通信机通信连接;通信机CPU1依照先进先出的顺序接收及应答联锁数据,通信机接收联锁数据后即启动CPU1与CPU2之间的数据同步程序;如通信机固定周期内未收到联锁数据,则启动超时同步程序,不应答联锁数据。本发明采用单CPU接收数据的方式,依照先进先出的原则选择数据同步程序触发时机,由于单CPU只需要对一个串口的数据进行解析,减少了通信机数据同步程序的时间,节省了通信通道的带宽,而时间管理更加有效。
Description
技术领域
本发明涉及通信机CPU数据同步领域,具体是一种热备计算机联锁系统的通信机双CPU数据同步方法。
背景技术
在现代铁路系统和矿井系统中,铁路信号和联锁系统的地位尤其重要。联锁系统主要由两台联锁机(主系和备系)、若干台通信机和若干台IO模块等设备组成,通信机作为联锁机和IO模块的通信桥梁,其数据的实时性和安全性是整个计算机联锁系统正常工作的重要保障。如果其中一个联锁机发生故障,联锁系统将进行主备切换,由备系联锁机接替主系联锁机的工作,整个系统准确无误的切换就建立在通信机的数据同步方法上。
目前通信机数据同步方式主要为双CPU接收数据,双CPU在系统中比单CPU多占用了一个通信节点,浪费了系统的通信带宽;并且,双CPU接收联锁数据时,因为要对两个串口数据都进行数据解析,这样会降低数据的实时性,增加通信的整体时间,针对此,申请人提出一种热备计算机联锁系统的通信机双CPU数据同步方法。
发明内容
本发明的目的在于提供一种热备计算机联锁系统的通信机双CPU数据同步方法,可解决双CPU要对两个串口数据都进行数据解析,而降低数据的实时性,增加通信的整体时间的技术问题。
为实现上述目的,本发明提供如下技术方案:
一种热备计算机联锁系统的通信机双CPU数据同步方法,包括联锁主系、联锁备系与若干通信机,通信机包括CPU1与CPU2,所述联锁主系、联锁备系分别通过串口与通信机通信连接;所述通信机CPU1依照先进先出的顺序接收及应答联锁数据,通信机接收联锁数据后即启动CPU1与CPU2之间的数据同步程序;如通信机固定周期内未收到联锁数据,则启动超时同步程序,不应答联锁数据;其中,所述通信机CPU1与CPU2之间同步程序中的联锁数据包括签名,通信机CPU2对联锁数据签名验证后将验证结果反馈给通信机CPU1;签名验证成功后,通信机CPU1与CPU2执行数据同步步骤,数据同步步骤完成之后,通信机CPU2发送签名至CPU1。
作为本发明的改进方案,所述签名内容包括序列号以及时间戳,所述通信机CPU2采用多项式对所述签名验证。
作为本发明的改进方案,所述先进先出的顺序具体指,如通信机收到联锁I系数据,则启动通信机CPU1与CPU2的数据同步程序,通信机CPU1应答数据时只应答联锁I系数据;然后判断是否收到联锁II系数据,如果收到则执行通信机CPU1与CPU2之前的数据同步程序,通信机CPU1应答数据时只应答联锁II系数据。
作为本发明的改进方案,所述联锁I系数据与联锁II系数据分别来自于联锁主系、联锁备系。
作为本发明的改进方案,通信机对先接收的联锁I系数据启动数据同步程序并完成之后,通信机CPU2发送签名至CPU1确认;当后续的联锁II系数据完成接收后,通信机CPU2与CPU1之间启动数据同步程序时,执行签名的发送与接收,而不执行数据同步步骤。
作为本发明的改进方案,所述通信机的串口均设有独立的接收超时时间,所述联锁主系或联锁备系发送的数据未在设定的接收超时时间内完成,则视为数据无效。
有益效果:本发明采用单CPU接收数据的方式,依照先进先出的原则选择数据同步程序触发时机,并在数据同步程序中通过签名对联锁数据进行检验,由于单CPU只需要对一个串口的数据进行解析,减少了通信机数据同步程序的时间,节省了通信通道的带宽,而时间管理更加有效。
附图说明
图1为本发明的联锁模块与通信机模块的硬件通信连接图;
图2为本发明联锁模块数据发送正常,假设先收到主系数据时与通信机模块通信的时序图;
图3为本发明联锁模块只发送主系数据或只收到备系,假设只收到联锁主系的数据时与通信机模块通信的时序图;
图4为本发明超时同步的时序图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1,参见图1,一种热备计算机联锁系统的通信机双CPU数据同步方法,包括联锁主系、联锁备系与若干通信机,通信机包括CPU1与CPU2,联锁主系、联锁备系分别通过串口与通信机通信连接,所述通信机CPU1依照先进先出的顺序接收及应答联锁数据,通信机接收联锁数据后即启动CPU1与CPU2之间的数据同步程序;如通信机固定周期内未收到联锁数据,则启动超时同步程序,不应答联锁数据;其中,所述通信机CPU1与CPU2之间同步程序中的联锁数据包括签名,通信机CPU2对联锁数据签名验证后将验证结果反馈给通信机CPU1;签名验证成功后,通信机CPU1与CPU2执行数据同步步骤,数据同步步骤完成之后,通信机CPU2发送签名至CPU1。
本实施例不对联锁主系与联锁备系的数据发送时机进行约束,通信机的串口接收中断只保存接收的联锁数据,不对其进行处理。并且,通信机仅CPU1与联锁主系、联锁备系通信连接,CPU2的光纤串口不对外接收、发送数据。
本实施例满足先来的寻访先处理原则,其中,先进先出的顺序具体指,如通信机收到联锁I系数据,则启动通信机CPU1与CPU2的数据同步程序,通信机CPU1应答数据时只应答联锁I系数据;然后判断是否收到联锁II系数据,如果收到则执行通信机CPU1与CPU2之前的数据同步程序,通信机CPU1应答数据时只应答联锁II系数据。
其中,联锁I系数据与联锁II系数据分别来自于联锁主系、联锁备系,联锁I系数据与联锁II系数据为相对的关系,其区别在于一个为主系数据,一个为备系数据,联锁I系数据可能来自于联锁主系,也可能来自于联锁备系,联锁II系数据同理。
本实施例中,通信机代码运行的主循环对通信机上的光纤串口分别进行同步处理程序。检测到一个串口数据接收完成之后,优先在通信机CPU中进行相应地数据同步程序,如图2所示,当联锁主备系数据发送正常时,假设先收到主系数据,则直接启动数据同步程序,同步方法为:
S1:通信机CPU1通过串口接收到联锁主系或联锁备系(统称联锁模块)发送的联锁数据后,将数据发送到CPU2;
其中,数据中包含通信机CPU1的签名,也包含联锁模块中CPU2的签名,如图1所示,联锁模块中的CPU1执行联锁数据的发送与接收,联锁模块CPU2的签名作为有效数据保存在数据包中。
S2:进入数据同步步骤,具体地,a、通信机CPU1与CPU2通过SPI互换数据;b、通信机CPU1与CPU2分别比较自身数据与接收的数据(SPI数据二取二比较);c、对通信机的CAN接收的数据进行解析,其中CPU1与CPU2均可以收到CAN数据,且CAN数据互相同步,只有同步后数据一致,才能进行数据解析;d、CPU1解析光纤串口数据而CPU2不解析。
S3:通信机CPU2向CPU1发送“待发送数据”的签名,签名发送完成之后,当通信机检测到另一个串口的数据也完成接收之后,由于数据同步步骤的内容在通信机CPU的一个固定周期只需执行一次,因此只执行发送签名与接收签名,不再进行数据同步步骤的具体执行过程。
本实施例中,签名(签名CRC)内容包括序列号以及时间戳,通信机CPU2采用多项式对签名验证。签名主要用于验证联锁主系或联锁备系或通信机发送数据的正确性。
其中,通信机CPU1发送至联锁主系或联锁备系的数据中包含CPU1的应答数据以及CPU2的签名;通信机CPU2发送至CPU1中的数据包括联锁签名签证结果与通信机CPU2的签名。
本实施例中,通信机的串口均设有独立的接收超时时间,联锁主系或联锁备系发送的数据未在设定的接收超时时间内完成,则视为数据无效。
联锁主系发送给通信机的数据需要一定时间才能发送结束。通信机串口同等优先级,在CPU中串口中断会排队,串口中断则启用FIFO(First Input First Output),只要在中断中的时间不超过FIFO/2字节数,通过串口传输的时间就不会有问题。
联锁模块轮询通信机(一个联锁机最多可以接8台通信机)的时间为固定值t1。从联锁主系轮询通信机1发送的第一个字节开始,到通信机1回复完联锁主系或联锁备系所有数据结束,所需时间需小于t1,保证联锁模块在轮询通信机2的时候,通信机1的串口数据都已经发送结束。
本实施例中,当联锁模块只发送主系数据或只收到备系(如联锁模块出现故障时),假设只收到联锁主系的数据,则启动数据同步程序,具体过程如图3所示。联锁模块轮询通信机的时间片为固定值t2。从联锁主系轮询通信机1发送的第一个字节开始,到通信机1回复完备所有数据结束,所需时间需小于t2,保证联锁模块在轮询通信机2的时候,通信机1的串口数据都已经发送结束。
本实施例中,当联锁主备系都不发送数据,如果在一段时间内没有收到联锁发送的主备系同步,则启动超时同步程序,具体步骤如图4所示。其中,超时同步计数器在中断中仅由通信机CPU1进行维护,并设置超时时间。超时后通信机CPU1发起SPI握手,触发CPU2的握手中断,进行同步操作。由超时触发的同步不进行发送签名和接收签名处理。其目的在于,即使联锁模块没有给通信机发数据,通信机的同步也要自己进行,因为通信机还要轮询IO模块。
本发明采用单CPU接收数据的方式,依照先进先出的原则选择数据同步程序触发时机,并在数据同步程序中通过签名对联锁数据进行检验,由于单CPU只需要对一个串口的数据进行解析,减少了通信机数据同步程序的时间,节省了通信通道的带宽,而时间管理更加有效。
虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施例中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
在本发明的描述中,需要说明的是,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存 在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本发明的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
故以上所述仅为本申请的较佳实施例,并非用来限定本申请的实施范围;即凡依本申请的权利要求范围所做的各种等同变换,均为本申请权利要求的保护范围。
Claims (6)
1.一种热备计算机联锁系统的通信机双CPU数据同步方法,包括联锁主系、联锁备系与若干通信机,通信机包括CPU1与CPU2,所述联锁主系、联锁备系分别通过串口与通信机通信连接,其特征在于,
包括以下步骤:
所述通信机CPU1依照先进先出的顺序接收及应答联锁数据,通信机接收联锁数据后即启动CPU1与CPU2之间的数据同步程序;
其中,所述通信机CPU1与CPU2之间同步程序中的联锁数据包括签名,通信机CPU2对联锁数据签名验证后将验证结果反馈给通信机CPU1;签名验证成功后,通信机CPU1与CPU2执行数据同步步骤,数据同步步骤完成之后,通信机CPU2发送签名至CPU1。
2.根据权利要求1所述的一种热备计算机联锁系统的通信机双CPU数据同步方法,其特征在于,所述签名内容包括序列号以及时间戳,所述通信机CPU2采用多项式对所述签名验证。
3.根据权利要求1所述的一种热备计算机联锁系统的通信机双CPU数据同步方法,其特征在于,所述先进先出的顺序具体指,通信机收到联锁I系数据,则启动通信机CPU1与CPU2的数据同步程序,通信机CPU1应答数据时只应答联锁I系数据;然后判断是否收到联锁II系数据,如果收到则执行通信机CPU1与CPU2之前的数据同步程序,通信机CPU1应答数据时只应答联锁II系数据。
4.根据权利要求3所述的一种热备计算机联锁系统的通信机双CPU数据同步方法,其特征在于,所述联锁I系数据与联锁II系数据分别来自于联锁主系、联锁备系。
5.根据权利要求4所述的一种热备计算机联锁系统的通信机双CPU数据同步方法,其特征在于,通信机对先接收的联锁I系数据启动数据同步程序并完成之后,通信机CPU2发送签名至CPU1确认;当后续的联锁II系数据完成接收后,通信机CPU2与CPU1之间启动数据同步程序时,执行签名的发送与接收,而不执行数据同步步骤。
6.根据权利要求1所述的一种热备计算机联锁系统的通信机双CPU数据同步方法,其特征在于,所述通信机的串口均设有独立的接收超时时间,所述联锁主系或联锁备系发送的数据未在设定的接收超时时间内完成,则视为数据无效。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010068033.5A CN111274068B (zh) | 2020-01-19 | 2020-01-19 | 一种热备计算机联锁系统的通信机双cpu数据同步方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010068033.5A CN111274068B (zh) | 2020-01-19 | 2020-01-19 | 一种热备计算机联锁系统的通信机双cpu数据同步方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111274068A true CN111274068A (zh) | 2020-06-12 |
CN111274068B CN111274068B (zh) | 2022-07-12 |
Family
ID=70997497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010068033.5A Active CN111274068B (zh) | 2020-01-19 | 2020-01-19 | 一种热备计算机联锁系统的通信机双cpu数据同步方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111274068B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1035495A (ja) * | 1996-07-19 | 1998-02-10 | Mitsubishi Electric Corp | 二重系電子連動装置 |
CN101178674A (zh) * | 2007-12-13 | 2008-05-14 | 北京理工大学 | 基于龙芯的三模冗余容错控制系统 |
CN101329702A (zh) * | 2008-07-22 | 2008-12-24 | 中国科学院计算技术研究所 | 一种满足SystemC语法的多核处理器的先进先出队列单元组 |
CN201780679U (zh) * | 2010-08-13 | 2011-03-30 | 北京国正信安系统控制技术有限公司 | 信号采集装置 |
CN103713959A (zh) * | 2013-12-31 | 2014-04-09 | 北京和利时系统工程有限公司 | 任务同步方法 |
CN104917771A (zh) * | 2015-06-12 | 2015-09-16 | 卡斯柯信号有限公司 | 一种用单cpu实现安全系统对外安全通讯的装置 |
CN105847408A (zh) * | 2016-05-05 | 2016-08-10 | 北京奇虎科技有限公司 | 一种数据同步的方法、装置及设备 |
CN109313581A (zh) * | 2016-06-23 | 2019-02-05 | 西门子移动有限公司 | 用于多核处理器的同步操作的方法 |
-
2020
- 2020-01-19 CN CN202010068033.5A patent/CN111274068B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1035495A (ja) * | 1996-07-19 | 1998-02-10 | Mitsubishi Electric Corp | 二重系電子連動装置 |
CN101178674A (zh) * | 2007-12-13 | 2008-05-14 | 北京理工大学 | 基于龙芯的三模冗余容错控制系统 |
CN101329702A (zh) * | 2008-07-22 | 2008-12-24 | 中国科学院计算技术研究所 | 一种满足SystemC语法的多核处理器的先进先出队列单元组 |
CN201780679U (zh) * | 2010-08-13 | 2011-03-30 | 北京国正信安系统控制技术有限公司 | 信号采集装置 |
CN103713959A (zh) * | 2013-12-31 | 2014-04-09 | 北京和利时系统工程有限公司 | 任务同步方法 |
CN104917771A (zh) * | 2015-06-12 | 2015-09-16 | 卡斯柯信号有限公司 | 一种用单cpu实现安全系统对外安全通讯的装置 |
CN105847408A (zh) * | 2016-05-05 | 2016-08-10 | 北京奇虎科技有限公司 | 一种数据同步的方法、装置及设备 |
CN109313581A (zh) * | 2016-06-23 | 2019-02-05 | 西门子移动有限公司 | 用于多核处理器的同步操作的方法 |
Non-Patent Citations (3)
Title |
---|
SHU TIAN: "Study on Preventing Override Trip System under Coal Mine Electric Network Based on Can Bus", 《2010 INTERNATIONAL CONFERENCE ON INTELLIGENT SYSTEM DESIGN AND ENGINEERING APPLICATION》 * |
穆兴团: "双机热备技术在变电站SCADA系统中的研究与应用", 《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》 * |
魏臻 等: "计算机联锁系统二乘二取二结构的可靠性和安全性分析", 《铁道通信信号》 * |
Also Published As
Publication number | Publication date |
---|---|
CN111274068B (zh) | 2022-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1717978B1 (en) | Time synchronization, deterministic data delivery and redundancy for cascaded nodes on full duplex ethernet networks | |
CN102984042B (zh) | 一种实现总线通信的确定性调度方法及系统 | |
CN103377083B (zh) | 用于运行冗余的自动化系统的方法 | |
EP3107251B1 (en) | Packet transmission method and device | |
CN110149260B (zh) | 一种时间触发总线集群启动和重启方法及装置 | |
US20080313426A1 (en) | Information Processing Apparatus and Information Processing Method | |
WO2021253596A1 (zh) | 一种基于双通道安全plc的同步控制及数据表决方法 | |
CN102282787B (zh) | 将分布式计算机网络中的本地时钟同步的方法 | |
CN102830647A (zh) | 一种故障安全的二乘二取二装置 | |
EP2698944B1 (en) | Dynamic link adjustment method and link managing device | |
CN111274068B (zh) | 一种热备计算机联锁系统的通信机双cpu数据同步方法 | |
JP2009055494A (ja) | Ponシステム | |
CN114826812A (zh) | 一种rs485通信多主站的实现方法及系统 | |
RU2373657C2 (ru) | Способ и устройство для удаления элемента схемы рпсл (lcas) из приемника и конечный автомат в приемнике | |
Lonn | Initial synchronization of TDMA communication in distributed real-time systems | |
CN215268308U (zh) | 一种极高可靠性二取二数据通信板卡 | |
CN100530106C (zh) | 多机容错系统内核的实现方法 | |
EP2916523B1 (en) | Data stream and data packet transmission method and device | |
Simsek et al. | Fault diagnosis for intra-platoon communications | |
CN109586832A (zh) | 无线同步方法、无线从机、无线主机和无线同步系统 | |
CN113590518B (zh) | 一种双余度数据总线的同步系统及方法 | |
CN109981204A (zh) | 一种bms仿真系统的多机同步方法 | |
CN110011778A (zh) | 基于rs485网络中系统同步采样方法 | |
Bertoluzzo et al. | Application protocols for safety-critical CAN-networked systems | |
JP4127591B2 (ja) | ループ型データ伝送システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |