CN101178674A - 基于龙芯的三模冗余容错控制系统 - Google Patents

基于龙芯的三模冗余容错控制系统 Download PDF

Info

Publication number
CN101178674A
CN101178674A CNA2007101794520A CN200710179452A CN101178674A CN 101178674 A CN101178674 A CN 101178674A CN A2007101794520 A CNA2007101794520 A CN A2007101794520A CN 200710179452 A CN200710179452 A CN 200710179452A CN 101178674 A CN101178674 A CN 101178674A
Authority
CN
China
Prior art keywords
module
processor
bus
tolerant
voting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101794520A
Other languages
English (en)
Inventor
邓宏彬
贾云得
孙磊
刘培志
胡明昌
王晋华
葛懿
吴浩
周成林
张斌
晏华
张福新
吴江峰
余国斌
孟嘉友
张峰
梁玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CNA2007101794520A priority Critical patent/CN101178674A/zh
Publication of CN101178674A publication Critical patent/CN101178674A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

本发明是一种基于龙芯的三模冗余容错控制系统，属于控制系统技术领域。本发明由3个龙芯2E处理器A、B、C和各自的程序FLASH构成。其中处理器A作为主处理器对总线进行读写，处理器B、C对总线数据进行监听，并参与数据的表决，当主处理器故障时，处理器B代替处理器A作为主处理器，并降级为2模表决和同步；龙芯2E处理器H和程序FLASH与数据储存器作为关键数据和参数黑匣子管理单元，对总线数据进行监听；处理单元和黑匣子管理单元通过共用的系统总线与数字和模拟信号采集模块、音频视频和无线通讯模块、IDE硬盘和网络接口模块、RS232和RS422以及PWM驱动模块、USB和红外接口CAN总线模块相连，采用可编程器件设计的冗余容错协调器负责协调处理单元和外围功能模块之间的信息交互。

Description

基于龙芯的三模冗余容错控制系统
技术领域
本发明涉及一种控制系统或一种新发明的控制器，特别是一种基于中国自主知识产权的龙芯处理器构成的三模冗余容错控制系统，属于控制系统技术领域。
背景技术
现有的控制系统是由单个处理器进行信息处理和进行控制的，对于某些特殊的应用对象和应用领域，可靠性要求极高，不允许由于处理器故障引起控制系统的不可靠，这样对于单个处理器构成的控制系统就不能满足这样的应用要求。
本发明利用中国自主知识产权的龙芯处理器2E所特有的多处理器交互总线，结合三模冗余容错控制系统原理，利用当前的可编程器件的发展，以及外围接口器件构成基于中国自主知识产权的龙芯处理器构成的三模冗余容错控制系统。
发明内容
本发明的目的是设计一种基于中国自主知识产权的龙芯处理器构成的三模冗余容错控制系统，以该控制系统或控制器为主，布置相应的传感器和执行器，完成外部复杂信息的采集和处理，并对被控制对象进行复杂的控制，该控制系统利用相关硬件和软件技术实现三模冗余容错控制龙芯处理器同步、表决、降级、重构等功能，关键数据和参数有黑匣子储存，主电源采用双电源架构。
该控制系统或控制器具有通用应用对象和应用领域需要的基本接口和总线，可以完成外部数字信号和模拟信号的采集，进行PWM驱动控制，具备音频和视频功能，支持IDE硬盘和网络接口，支持RS232和RS422接口，支持USB接口和红外接口，支持无线通讯功能，具有CAN总线功能等。接口和总线进行裁减和添加，而且接口和总线可以根据复杂应用对象和特殊应用领域搭建成双模冗余或三模冗余架构。
为实现上述目的，本发明利用中国自主知识产权的龙芯处理器2E所特有的多处理器交互总线，结合三模冗余容错控制系统原理，利用当前的可编程器件的发展，以及外围接口器件构成基于三个中国自主知识产权的龙芯处理器构成的三模冗余容错控制系统。
本发明的三模冗余容错控制系统由3个龙芯2E处理器A、B、C和各自的程序FLASH构成三模冗余容错控制单元以及外围硬件模块构成，控制单元和外围硬件模块连接关系请参照图1。控制单元通过龙芯处理器2E的数据总线和共用的系统总线相连，其中处理器A作为主处理器对总线进行读写，处理器B、C对总线数据进行监听，并参与数据的表决，当主处理器故障时，处理器B代替处理器A作为主处理器，并降级为2模表决和同步；龙芯2E处理器H和程序FLASH与数据储存器作为关键数据和参数黑匣子管理单元，对总线数据进行监听。共用的系统总线与功能模块单元通过标准总线定义相连接，控制单元和功能模块单元在共用的系统总线进行通讯，功能模块单元包括数字和模拟信号采集模块、音频视频和无线通讯模块、IDE硬盘和网络接口模块、RS232和RS422以及PWM驱动模块、USB和红外接口CAN总线模块。处理单元和黑匣子管理单元通过共用的系统总线与模块相连，采用可编程器件设计的冗余容错协调器负责协调处理单元和外围功能模块之间的信息交互。
采用可编程器件设计冗余容错协调器，主要完成冗余容错处理单元同步、表决、总线处理和降级重构任务，冗余容错协调器功能模块连接关系请参照图2。冗余容错处理单元同步任务依靠初始化同步模块、程序同步模块、输出同步模块实现，其中初始化同步模块的输入端是3个龙芯2E处理器A、B、C初始化同步信息，输出端保障冗余容错处理单元启动初始化后的同步，程序同步模块3个龙芯2E处理器A、B、C程序同步信息，输出端保障冗余容错处理单元在信息处理过程中的功能程序运行的同步，处理器A、B、C初始化同步模块和程序同步模块交互连接关系如图2-a所示，处理器A、B、C通过可编程器件进行连接，从而进行信息交互的；输出同步模块主要是保障紧急信号快速输出而不需软件的表决，输出同步模块硬件实现逻辑如图2-b所示，依靠硬件实现的表决和同步；冗余容错处理单元表决任务依靠输入表决模块、计算表决模块，其中输入表决模块完输入端为双冗余情况下的输入信息，输出端完成双冗余情况下的输入信息的表决，计算表决模块输入端为完成冗余容错处理单元在信息处理过程中计算结果的表决，计算表决模块输出端为通过处理器A作为主处理器对总线输出或经过输出同步模块进行输出，如下表所示。
          处理器A、B、C计算表决结果
  序号  输入数据1  输入数据2  输入数据3   表决结果
  1   一致   一致   一致   111
  2   一致   不一致   一致   101
  3   一致   一致   不一致   110
  4   不一致   一致   一致   011
  5   不一致   不一致   不一致   000
冗余容错处理单元总线处理任务依靠空闲监测模块、优先处理模块、处理器状态监测模块，其连接关系如下：空闲监测模块的输入端和控制单元以及系统总线相连，空闲监测模块的输出端管理具体的任务分配；优先处理模块的输入端和控制单元以及系统总线相连，优先处理模块的输出端将请求进行优先处理排队等候被请求对象空闲状态；处理器状态监测模块的输入端和控制单元的分布式处理单元相连，对分布式处理单元的处理器是否正常进行监测，输出端和系统总线相连，其逻辑功能如图2-c所示，当处理器状态故障时等待一定时间发出故障信号。
冗余容错处理单元降级重构任务主要由系统降级模块和系统重构模块来实现，系统降级模块和系统重构模块的输入端和输出端都为3个龙芯2E处理器A、B、C，冗余容错处理单元处理器工作正常处理器会定时向总线协调器写状态标志，当发生初始化同步失败或多次程序同步失败进行系统降级和系统重构，系统降级模块和系统重构模块逻辑功能如图2-d所示，系统降级模块是将3模系统降级为2模系统，系统重模块是将2模系统降级为3模系统。
图3是冗余容错处理单元处理器的同步和表决程序流程，在处理器启动后对硬件资源进行初始化并设置初始化标志，等待初始化同步，没有完成初始化同步，则调入初始化同步失败程序；当初始化
Figure S2007101794520D00031
入外围功能模块的数据并完成输入数据表决，同时进行数据计算，在完成运行程序同步后对计算结果进行表决，将表决后计算结果通过硬件输出同步输出或由处理器A作为主处理器对总线进行输出。
冗余容错处理单元总线处理任务主要是完成主处理器和外围功能模块的总线交互功能，由于只有主处理器对总线写入数据，因此不存在冗余容错处理器对于总线的竞争冒险，请参照图4-a，对于外围接口模块的请求，空闲监测模块监测冗余容错处理单元处理器空闲和忙的情况，空闲情况则请求处理器响应外围接口模块的请求并进行处理，忙的情况优先处理模块将请求进行优先处理排队等候处理器空闲状态。请参照图4-b，对于主处理器的请求，首先由判断外围接口模块位置，空闲监测模块监测总线空闲和忙的情况，空闲情况则请求总线响应处理器的请求并进行处理，忙的情况优先处理模块将请求进行优先处理排队等候总线空闲状态。
请参照图5，龙芯处理器2E和冗余容错协调器连接的具体总线定义，龙芯处理器2E总线包括64位双向系统地址数据总线，12位双向命令数据标识总线，3位总线仲裁信号，1位数据传输有效标识信号，2位数据传输流控制信号，5位针对外部写操作请求号释放信号(含有效位)，4位全局写请求号释放信号(含有效位)，具体的总线定义见系统总线信号列表。
                 龙芯2E处理器系统总线信号
  信号名称  输入/输出   描述
  SysAD[63:0]   I/O   系统总线地址/数据总线
  SysADC[7:0]   I/O   系统总线地址/数据奇偶校验总线
  SysCmd[11:0]   I/O   系统总线命令/数据标识总线
  SysCmdPar   I/O   系统总线命令/数据标识奇偶校验总线
  PREQ#   O   处理器请求信号
  PGNT#   I   套片对处理器请求的应答信号
  WrRdy#   I   写准备好信号
  RdRdy#   I   读准备好信号
  SysValid#   I/O   系统总线传输有效标识信号
  Release#   I/O   系统总线释放信号
  SysResp[2:0]   I   套片对写操作的请求号释放
  SysRespVal#   I   套片对写操作的请求号释放有效标识
  SysState[2:0]   O   处理器对外部写操作的请求号的释放
SysStateVal# O   处理器对外部写操作的请求号释放的有效标识
SysStatePar O   处理器释放外部写操作的请求号的奇偶校验标识
有益效果：本发明利用中国自主知识产权的龙芯处理器2E所特有的多处理器交互总线，结合三模冗余容错控制系统原理，利用当前的可编程器件的发展，以及外围接口器件构成基于中国自主知识产权的龙芯处理器构成的三模冗余容错控制系统，该控制系统或控制器可以应用到可靠性要求极高的应用对象和特殊应用领域，例如飞行器、高速列车、国防机器人、核工业控制等，具备配置灵活，性能强大可靠，特别是一种基于中国自主知识产权的龙芯处理器协同处理的控制系统。
附图说明
图1-基于龙芯的三模冗余容错控制系统框图；
图2-冗余容错协调器功能模块结构；
图3-冗余容错处理单元处理器的同步和表决程序流程；
图4-冗余容错处理单元处理器的总线请求处理流程；
图5-龙芯处理器2E和总线协调器具体的总线连接图。
具体实施方式
下面结合附图和实施例，对本发明作进一步说明。
本发明三模冗余容错控制系统由3个龙芯2E处理器A、B、C和各自的程序FLASH构成三模冗余容错控制单元以及外围硬件模块构成，请参照图1，控制单元通过龙芯处理器2E的数据总线和共用的系统总线相连，其中处理器A作为主处理器对总线进行读写，处理器B、C对总线数据进行监听，并参与数据的表决，当主处理器故障时，处理器B代替处理器A作为主处理器，并降级为2模表决和同步；龙芯2E处理器H和程序FLASH与数据储存器作为关键数据和参数黑匣子管理单元，对总线数据进行监听。共用的系统总线与功能模块单元通过标准总线定义相连接，控制单元和功能模块单元在共用的系统总线进行通讯，功能模块单元包括数字和模拟信号采集模块、音频视频和无线通讯模块、IDE硬盘和网络接口模块、RS232和RS422以及PWM驱动模块、USB和红外接口CAN总线模块。处理单元和黑匣子管理单元通过共用的系统总线与模块相连，采用可编程器件设计的冗余容错协调器负责协调处理单元和外围功能模块之间的信息交互。
采用ACTEL公司的可编程器件APA075设计的冗余容错协调器，主要完成冗余容错处理单元同步、表决、总线处理和降级重构任务。如图2所示，冗余容错处理单元同步任务依靠初始化同步模块、程序同步模块、输出同步模块实现，其中初始化同步模块是保障冗余容错处理单元启动初始化后的同步，程序同步模块保障冗余容错处理单元在信息处理过程中的功能程序运行的同步，初始化同步模块和程序同步模块是处理器A、B、C通过可编程器件进行交互的；输出同步模块主要是保障紧急信号快速输出而不需软件的表决，依靠硬件实现的表决和同步；冗余容错处理单元表决任务依靠输入表决模块、计算表决模块，其中输入表决模块完成输入为双冗余情况下的输入信息的表决，计算表决模块完成冗余容错处理单元在信息处理过程中计算结果的表决，计算结果输出通过处理器A作为主处理器对总线输出或经过输出同步模块进行输出，如计算结果的表决表所示。冗余容错处理单元总线处理任务依靠空闲监测模块、优先处理模块、处理器状态监测模块，其中空闲监测模块负责监测总线或处理器空闲和忙的情况，是否有事件请求，以及被请求对象的是否空闲等；优先处理模块是当总线或处理器请求时，被请求对象没有处于空闲状态，将请求进行优先处理排队等候被请求对象空闲状态；处理器状态监测模块监测当处理器状态故障时等待一定时间发出故障信号。冗余容错处理单元降级重构任务主要由系统降级模块和系统重构模块来实现，冗余容错处理单元处理器工作正常处理器会定时向总线协调器写状态标志，当发生初始化同步失败或多次程序同步失败进行系统降级和系统重构，系统降级模块是将3模系统降级为2模系统，系统重模块是将2模系统降级为3模系统。
请参照图3，冗余容错处理单元处理器的同步和表决程序流程，在处理器启动后对硬件资源进行初始化并设置初始化标志，等待初始化同步，在规定的时间内没有完成初始化同步，则调入初始化同步失败程序；当初始化同步成功后，调入外围功能模块的数据并完成输入数据表决，同时进行数据计算，在完成运行程序同步后对计算结果进行表决，将表决后计算结果通过硬件输出同步输出或由处理器A作为主处理器对总线进行输出。
冗余容错处理单元总线处理任务主要是完成主处理器和外围功能模块的总线交互功能，由于只有主处理器对总线写入数据，因此不存在冗余容错处理器对于总线的竞争冒险，请参照图4-a，对于外围接口模块的请求，空闲监测模块监测冗余容错处理单元处理器空闲和忙的情况，空闲情况则请求处理器响应外围接口模块的请求并进行处理，忙的情况优先处理模块将请求进行优先处理排队等候处理器空闲状态。请参照图4-b，对于主处理器的请求，首先由判断外围接口模块位置，空闲监测模块监测总线空闲和忙的情况，空闲情况则请求总线响应处理器的请求并进行处理，忙的情况优先处理模块将请求进行优先处理排队等候总线空闲状态。
请参照图5，龙芯处理器2E和冗余容错协调器连接的具体总线定义，龙芯处理器2E总线包括64位双向系统地址数据总线，12位双向命令数据标识总线，3位总线仲裁信号，1位数据传输有效标识信号，2位数据传输流控制信号，5位针对外部写操作请求号释放信号(含有效位)，4位全局写请求号释放信号(含有效位)，具体的总线定义请参照系统总线信号列表。
本发明包括但不局限于本实施方式，凡是在本发明的精神和原则之下进行的任何修改、删加，都将视为在本发明的保护范围之内。

Claims (5)

1.一种基于龙芯的三模冗余容错控制系统，其特征在于：三模冗余容错控制系统由3个龙芯2E处理器A、B、C和各自的程序FLASH构成；三模冗余容错控制单元以及外围硬件模块构成；控制单元通过龙芯处理器2E的数据总线和共用的系统总线相连，其中处理器A作为主处理器对总线进行读写，处理器B、C对总线数据进行监听，并参与数据的表决，当主处理器故障时，处理器B代替处理器A作为主处理器，并降级为2模表决和同步；龙芯2E处理器H和程序FLASH与数据储存器作为关键数据和参数黑匣子管理单元，对总线数据进行监听；共用的系统总线与功能模块单元通过标准总线定义相连接，控制单元和功能模块单元在共用的系统总线进行通讯，功能模块单元包括数字和模拟信号采集模块、音频视频和无线通讯模块、IDE硬盘和网络接口模块、RS232和RS422以及PWM驱动模块、USB和红外接口CAN总线模块；处理单元和黑匣子管理单元通过共用的系统总线与模块相连，采用可编程器件设计的冗余容错协调器负责协调处理单元和外围功能模块之间的信息交互。
2.根据权利要求1所述的一种基于龙芯的三模冗余容错控制系统，其特征在于：采用可编程器件设计冗余容错协调器，主要完成冗余容错处理单元同步、表决、总线处理和降级重构任务；冗余容错处理单元同步任务依靠初始化同步模块、程序同步模块、输出同步模块实现，其中初始化同步模块的输入端是3个龙芯2E处理器A、B、C初始化同步信息，输出端保障冗余容错处理单元启动初始化后的同步，程序同步模块3个龙芯2E处理器A、B、C程序同步信息，输出端保障冗余容错处理单元在信息处理过程中的功能程序运行的同步，处理器A、B、C通过可编程器件进行连接，从而进行信息交互的；输出同步模块主要是保障紧急信号快速输出而不需软件的表决，依靠硬件实现的表决和同步；冗余容错处理单元表决任务依靠输入表决模块、计算表决模块，其中输入表决模块完输入端为双冗余情况下的输入信息，输出端完成双冗余情况下的输入信息的表决，计算表决模块输入端为完成冗余容错处理单元在信息处理过程中计算结果的表决，计算表决模块输出端为通过处理器A作为主处理器对总线输出或经过输出同步模块进行输出；冗余容错处理单元总线处理任务依靠空闲监测模块、优先处理模块、处理器状态监测模块，其连接关系为：空闲监测模块的输入端和控制单元以及系统总线相连，空闲监测模块的输出端管理具体的任务分配；优先处理模块的输入端和控制单元以及系统总线相连，优先处理模块的输出端将请求进行优先处理排队等候被请求对象空闲状态；处理器状态监测模块的输入端和控制单元的分布式处理单元相连，对分布式处理单元的处理器是否正常进行监测，输出端和系统总线相连，当处理器状态故障时等待一定时间发出故障信号。冗余容错处理单元降级重构任务主要由系统降级模块和系统重构模块来实现，系统降级模块和系统重构模块的输入端和输出端都为3个龙芯2E处理器A、B、C，冗余容错处理单元处理器工作正常处理器会定时向总线协调器写状态标志，当发生初始化同步失败或多次程序同步失败进行系统降级和系统重构，系统降级模块是将3模系统降级为2模系统，系统重模块是将2模系统降级为3模系统。
3.根据权利要求1所述的基于龙芯的三模冗余容错控制系统，其特征在于冗余容错处理单元处理器的同步和表决程序流程为：处理器启动后，对硬件资源进行初始化并设置初始化标志，等待初始化同步，在规定的时间内没有完成初始化同步，则调入初始化同步失败程序；当初始化同步成功后，调入外围功能模块的数据并完成输入数据表决，同时进行数据计算，在完成运行程序同步后对计算结果进行表决，将表决后计算结果通过硬件输出同步输出或由处理器A作为主处理器对总线进行输出。
4.根据权利要求1所述的基于龙芯的三模冗余容错控制系统，其特征在于：对于外围接口模块的请求，空闲监测模块监测冗余容错处理单元处理器空闲和忙的情况，空闲情况则请求处理器响应外围接口模块的请求并进行处理，忙的情况优先处理模块将请求进行优先处理排队等候处理器空闲状态；对于主处理器的请求，首先由判断外围接口模块位置，空闲监测模块监测总线空闲和忙的情况，空闲情况则请求总线响应处理器的请求并进行处理，忙的情况优先处理模块将请求进行优先处理排队等候总线空闲状态。
5.根据权利要求1所述的基于龙芯的三模冗余容错控制系统，其特征在于：龙芯处理器2E总线包括64位双向系统地址数据总线，12位双向命令数据标识总线，3位总线仲裁信号，1位数据传输有效标识信号，2位数据传输流控制信号，5位对外部写操作请求号释放信号，4位全局写请求号释放信号。
CNA2007101794520A 2007-12-13 2007-12-13 基于龙芯的三模冗余容错控制系统 Pending CN101178674A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2007101794520A CN101178674A (zh) 2007-12-13 2007-12-13 基于龙芯的三模冗余容错控制系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2007101794520A CN101178674A (zh) 2007-12-13 2007-12-13 基于龙芯的三模冗余容错控制系统

Publications (1)

Publication Number Publication Date
CN101178674A true CN101178674A (zh) 2008-05-14

Family

ID=39404935

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101794520A Pending CN101178674A (zh) 2007-12-13 2007-12-13 基于龙芯的三模冗余容错控制系统

Country Status (1)

Country Link
CN (1) CN101178674A (zh)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101441586B (zh) * 2009-01-13 2010-06-02 首都师范大学 基于微包协议的三模冗余容错计算机无缝重构方法
CN101931519A (zh) * 2010-08-26 2010-12-29 北京交通大学 基于同步通信交换的三模冗余实现方法
CN102724083A (zh) * 2012-05-25 2012-10-10 哈尔滨工程大学 基于软件同步的可降级三模冗余计算机系统
CN102880585A (zh) * 2012-09-28 2013-01-16 无锡江南计算技术研究所 用于具有多个处理器核心的处理器系统的同步器
CN103605303A (zh) * 2013-10-31 2014-02-26 杭州电子科技大学 一种带冗余检测的注塑机数字io转接线盒
CN103929424A (zh) * 2014-04-18 2014-07-16 卡斯柯信号有限公司 软硬件结合的三取二安全数据处理与仲裁方法及其装置
CN104704479A (zh) * 2012-10-04 2015-06-10 苹果公司 用于降低嵌入式系统内的功率消耗的方法和装置
CN104932954A (zh) * 2015-07-01 2015-09-23 西北工业大学 微小卫星fpga关键数据保护方法
CN105630732A (zh) * 2015-12-17 2016-06-01 西北工业大学 一种双模冗余微处理器的热切换方法
CN106815093A (zh) * 2015-11-30 2017-06-09 北京宇航系统工程研究所 一种基于国产龙芯处理器间互连的计算机故障容错装置
CN106970857A (zh) * 2017-02-09 2017-07-21 上海航天控制技术研究所 一种可重构三冗余计算机系统及其重构降级方法
CN110413456A (zh) * 2019-07-30 2019-11-05 上海航天计算机技术研究所 三冗余数据逐级表决系统及方法
CN111274068A (zh) * 2020-01-19 2020-06-12 合肥工大高科信息科技股份有限公司 一种热备计算机联锁系统的通信机双cpu数据同步方法
CN112214350A (zh) * 2020-09-02 2021-01-12 中国船舶重工集团公司第七0九研究所 一种分布式多模冗余容错系统软件表决方法
CN113093592A (zh) * 2021-03-16 2021-07-09 中车大连机车研究所有限公司 具有数据同步和决策判断的冗余控制系统及方法
CN113485185A (zh) * 2021-07-02 2021-10-08 杭州智仝科技有限公司 N倍冗余控制系统的架构和方法
CN114148174A (zh) * 2021-12-31 2022-03-08 中航锂电（洛阳）有限公司 电池管理模块及其工作方法、电池管理系统、电动车
CN116300596A (zh) * 2023-03-03 2023-06-23 无锡积塔技术有限公司 一种模块化的自动化控制方法

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101441586B (zh) * 2009-01-13 2010-06-02 首都师范大学 基于微包协议的三模冗余容错计算机无缝重构方法
CN101931519A (zh) * 2010-08-26 2010-12-29 北京交通大学 基于同步通信交换的三模冗余实现方法
CN101931519B (zh) * 2010-08-26 2012-01-11 北京交大资产经营有限公司 基于同步通信交换的三模冗余实现方法
CN102724083A (zh) * 2012-05-25 2012-10-10 哈尔滨工程大学 基于软件同步的可降级三模冗余计算机系统
CN102880585B (zh) * 2012-09-28 2015-05-06 无锡江南计算技术研究所 用于具有多个处理器核心的处理器系统的同步器
CN102880585A (zh) * 2012-09-28 2013-01-16 无锡江南计算技术研究所 用于具有多个处理器核心的处理器系统的同步器
CN104704479A (zh) * 2012-10-04 2015-06-10 苹果公司 用于降低嵌入式系统内的功率消耗的方法和装置
CN104704479B (zh) * 2012-10-04 2017-07-28 苹果公司 用于降低嵌入式系统内的功率消耗的方法和装置
CN103605303B (zh) * 2013-10-31 2016-06-01 杭州电子科技大学 一种带冗余检测的注塑机数字io转接线盒
CN103605303A (zh) * 2013-10-31 2014-02-26 杭州电子科技大学 一种带冗余检测的注塑机数字io转接线盒
CN103929424A (zh) * 2014-04-18 2014-07-16 卡斯柯信号有限公司 软硬件结合的三取二安全数据处理与仲裁方法及其装置
CN103929424B (zh) * 2014-04-18 2017-06-06 卡斯柯信号有限公司 软硬件结合的三取二安全数据处理与仲裁方法及其装置
CN104932954A (zh) * 2015-07-01 2015-09-23 西北工业大学 微小卫星fpga关键数据保护方法
CN104932954B (zh) * 2015-07-01 2017-10-24 西北工业大学 微小卫星fpga关键数据保护方法
CN106815093B (zh) * 2015-11-30 2020-08-21 北京宇航系统工程研究所 一种基于国产龙芯处理器间互连的计算机故障容错装置
CN106815093A (zh) * 2015-11-30 2017-06-09 北京宇航系统工程研究所 一种基于国产龙芯处理器间互连的计算机故障容错装置
CN105630732A (zh) * 2015-12-17 2016-06-01 西北工业大学 一种双模冗余微处理器的热切换方法
CN105630732B (zh) * 2015-12-17 2018-09-14 西北工业大学 一种双模冗余微处理器的热切换方法
CN106970857A (zh) * 2017-02-09 2017-07-21 上海航天控制技术研究所 一种可重构三冗余计算机系统及其重构降级方法
CN110413456A (zh) * 2019-07-30 2019-11-05 上海航天计算机技术研究所 三冗余数据逐级表决系统及方法
CN110413456B (zh) * 2019-07-30 2023-05-26 上海航天计算机技术研究所 三冗余数据逐级表决系统及方法
CN111274068A (zh) * 2020-01-19 2020-06-12 合肥工大高科信息科技股份有限公司 一种热备计算机联锁系统的通信机双cpu数据同步方法
CN111274068B (zh) * 2020-01-19 2022-07-12 合肥工大高科信息科技股份有限公司 一种热备计算机联锁系统的通信机双cpu数据同步方法
CN112214350A (zh) * 2020-09-02 2021-01-12 中国船舶重工集团公司第七0九研究所 一种分布式多模冗余容错系统软件表决方法
CN113093592A (zh) * 2021-03-16 2021-07-09 中车大连机车研究所有限公司 具有数据同步和决策判断的冗余控制系统及方法
CN113093592B (zh) * 2021-03-16 2022-03-25 中车大连机车研究所有限公司 具有数据同步和决策判断的冗余控制系统及方法
CN113485185A (zh) * 2021-07-02 2021-10-08 杭州智仝科技有限公司 N倍冗余控制系统的架构和方法
CN114148174A (zh) * 2021-12-31 2022-03-08 中航锂电（洛阳）有限公司 电池管理模块及其工作方法、电池管理系统、电动车
CN116300596A (zh) * 2023-03-03 2023-06-23 无锡积塔技术有限公司 一种模块化的自动化控制方法
CN116300596B (zh) * 2023-03-03 2023-11-14 无锡积塔技术有限公司 一种模块化的自动化控制方法

Similar Documents

Publication Publication Date Title
CN101178674A (zh) 基于龙芯的三模冗余容错控制系统
CN107733684B (zh) 一种基于龙芯处理器的多控制器计算冗余集群
Serlin Fault-tolerant systems in commercial applications
CN110351174B (zh) 一种模块冗余的安全计算机平台
CN102394117B (zh) 一种多功能驱动模块
CN107533527B (zh) 用于冗余过程控制器模块的主/从管理
CN104838373B (zh) 用于基于单个微控制器的多个计算节点管理的装置、系统和方法
TW200622635A (en) Redundant sas storage virtualization subsystem and system using the same, and controller and method therefor
CN101201622A (zh) 基于龙芯的分布式多处理器控制系统
CN105242761A (zh) 一种服务器架构
CN114124656B (zh) 一种运载火箭地面一体化测控系统
CN106527465A (zh) 一种多阶冗余系留气球姿态控制系统及其协同控制方法
CN101308521B (zh) 模拟器和模拟方法
TWI686695B (zh) 鎖步系統的週期性非侵入式診斷
CN103699461A (zh) 一种双主机相互冗余热备份方法
JP2007280313A (ja) 冗長化システム
CN205880552U (zh) 建筑智能化控制系统的可冗余控制器
CN110764829B (zh) 一种多路服务器cpu隔离方法及系统
CN206479922U (zh) 高密服务器硬盘背板
CN207020672U (zh) 一种电脑内置usb传输安全控制器
CN109753122B (zh) 一体化列车控制背板
CN203984462U (zh) 强实时和准实时一体化的公共存储与推送系统
CN103631668A (zh) 一种适用于空间应用多机系统优先链表决装置
CN100452798C (zh) 一种机群系统及其设计方法
CN109683676B (zh) 扩展卡

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080514