CN104704479B - 用于降低嵌入式系统内的功率消耗的方法和装置 - Google Patents

用于降低嵌入式系统内的功率消耗的方法和装置 Download PDF

Info

Publication number
CN104704479B
CN104704479B CN201380051951.5A CN201380051951A CN104704479B CN 104704479 B CN104704479 B CN 104704479B CN 201380051951 A CN201380051951 A CN 201380051951A CN 104704479 B CN104704479 B CN 104704479B
Authority
CN
China
Prior art keywords
processor
connection
equipment
hsic
handshake procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380051951.5A
Other languages
English (en)
Other versions
CN104704479A (zh
Inventor
D·威尔逊
A·达拉尔
J·德西塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of CN104704479A publication Critical patent/CN104704479A/zh
Application granted granted Critical
Publication of CN104704479B publication Critical patent/CN104704479B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17362—Indirect interconnection networks hierarchical topologies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Abstract

本发明公开了一种用于对例如高速内部设备接口的多个内部集成电路(IC)之间的连接进行管理的方法和装置。公开了用于连接和断开事件的协调、和/或High‑Speed Inter‑ChipTM(HSIC)接口的操作的暂停和恢复的改进方案。在一个实施例中，公开了“设备”发起的和“主机”发起的连接/断开过程，该过程提供改进的定时、同步以及功率消耗。

Description

用于降低嵌入式系统内的功率消耗的方法和装置
优先权
本专利申请要求与本专利申请同时于2013年10月4日提交的标题为“METHODS ANDAPPARATUS FOR REDUCING POWER CONSUMPTION WITHIN EMBEDDED SYSTEMS”的共同拥有的、共同未决的美国专利申请序列号14/046,824的优先权，该美国专利申请要求于2012年10月4日提交的标题为“METHODS AND APPARATUS FOR REDUCING POWER CONSUMPTIONWITHIN EMBEDDED SYSTEMS”的美国临时专利申请序列号61/709,567的优先权，前述专利申请中的每一个专利申请均全文以引用方式并入本文。
技术领域
本公开整体涉及计算机化设备和用户界面的领域。更具体地，在一个示例性实施例中，诸如例如相对于High-Speed Inter-ChipTM(HSIC)具体实施公开了设备的多个内部集成电路(IC)的连接管理。
背景技术
许多产品在单形状因数设计内集成多个集成电路(IC)(也通俗地称为“芯片”)。多芯片构造缩短了商品部件(例如存储器、处理器等)的设计时间，并且使得制造商能够集中关注于总体设备设计和能力。多芯片设备构造中的一个重要的考虑是芯片间通信。
如本文所用，术语“芯片间”非限制地指代设备的IC之间的连接。HSIC(High-SpeedInter-ChipTM)是芯片间通信的一种现有的工业标准。HSIC物理信令是源同步双线(选通，数据)串行接口。现有解决方案提供480Mbp的数据速率(240MHz双倍数据速率(DDR))。信令是双向的，并且使用不归零倒置(NRZI)线路编码。从软件协议角度看，HSIC是基于UniversalSerial BusTM(USB)软件协议的，并且通常与现有USB软件栈兼容。
虽然HSIC已经去除了降低复杂性、成本和功率消耗的USB操作的物理元件(例如物理缆线等)，但是现有HSIC具体实施仍然不支持多个期望的使用情形。例如，现有HSIC不支持：(i)“设备”发起的连接/断开(HSIC“设备”是指以与USB设备类似的方式运转的芯片，在下文中为了清楚起见，其将被称为“从IC”)、(ii)“主机”发起的连接/断开(HSIC“主机”是指以与USB主机设备类似的方式运转的芯片，在下文中为了清楚起见，其将被称为“主IC”)、(iii)主IC与从IC之间的定时和同步、以及(iii)功率保存和消耗等等。
因此，需要改进的方法和装置来对设备内的多个内部集成电路(IC)的连接进行管理。具体地，对于连接和断开事件的协调、和/或操作的暂停和恢复，需要改进的方案。此外，理想的方案应该降低功率消耗，并且最低程度地影响性能(即起动时间快等等)。
发明内容
本公开通过尤其是提供用于设备的多个内部集成电路(IC)的连接管理的改进的装置和方法来满足前述需求。
公开了一种用于对内部设备接口的第一处理器和第二处理器之间的连接进行管理的方法。在一个实施例中，该方法包括：执行握手过程；响应于握手过程，将第一处理器连接到第二处理器；经由该连接对数据进行事务处理；以及响应于暂停条件，暂停该连接。
公开了一种被配置为内部地对第一处理器和第二处理器之间的连接进行管理的装置。在一个实施例中，该装置包括：被配置为执行握手过程的逻辑部件；响应于握手过程，被配置为将第一处理器连接到第二处理器的逻辑部件；被配置为经由该连接对数据进行事务处理的逻辑部件；以及响应于暂停条件，被配置为暂停该连接的逻辑部件。
公开了非暂态计算机可读介质。在一个实施例中，该非暂态计算机可读介质包括在被第一处理器执行时使得第一处理器进行以下操作的指令：执行与第二处理器的握手过程；响应于握手过程，将第一处理器连接到第二处理器；经由该连接对数据进行事务处理；以及响应于暂停条件，暂停该连接。
还公开了一种操作计算机化装置的方法。
在本文中还公开了一种具有多个IC的计算机化系统。
本领域的普通技术人员参考如下给出的附图和对示例性实施例的详细描述将会立即认识到本公开的其它特征和优点。
附图说明
图1是一种用于对高速内部设备接口的多个内部集成电路(IC)之间的连接进行管理的方法的一个实施例的逻辑流程图。
图2是一种实现高速芯片间(HSIC)接口的用户设备装置的一个示例性实施例的逻辑框图。
图3A是一个示例性从IC发起的连接信令事务处理的逻辑表示。
图3B是一个示例性主IC发起的连接信令事务处理的逻辑表示。
图3C是一个具有截止期限信令事务处理的示例性主IC发起的连接的逻辑表示。
图3D是一个具有截止期限信令事务处理的示例性失败的主IC发起的连接的逻辑表示。
图3E是一个示例性从IC发起的断开信令事务处理的逻辑表示。
图3F是一个示例性主IC发起的断开信令事务处理的逻辑表示。
图3G是一个具有截止期限信令事务处理的示例性主IC发起的断开的逻辑表示。
图3H是一个示例性的暂停和恢复信令事务处理的逻辑表示。
所有版权所有2012-2013Apple Inc.保留所有权利。
具体实施方式
现在参见附图，其中在整个附图中类似的数字表示类似的部件。
示例性实施例的详细描述
现在详细描述本公开的各个方面的示例性实施例。虽然这些实施例主要是在High-Speed Inter-ChipTM(HSIC)和Universal Serial BusTM(USB)协议的上下文中进行讨论的，但是本领域的普通技术人员在被给予这个公开时应当理解，本公开并不因此受到限制。事实上，本文所述的各种原理可用于可受益于本文所述的各种修改和改进的任何高速总线协议。
此外，本公开可用于任意数量的不同类型设备，该设备非限制性地包括计算机(台式、塔式、膝上型等)、手持设备(诸如智能电话和MP3播放器、数字阅读器或平板电脑)、和导航系统(手持式和车载式)。例如，本发明的受让人制造的可受益于一个或多个所公开特征的示例性消费电子产品包括但不限于iPhoneTM、iPodTM、iPadTM、MacbookTM、Macbook ProTM、Macbook AirTM等等。
综述
在一个方面，公开了用于对例如高速内部设备接口的多个内部集成电路(IC)之间的连接进行管理的方法和装置。在示例性实施例中，提供了用于连接和断开事件的协调、和/或High-Speed Inter-ChipTM(HSIC)接口的操作的暂停和恢复的改进的方案。在一个具体实施中，公开了“设备”发起和“主机”发起的连接/断开过程，该过程提供了改进的定时、同步、和功率消耗。连接/断开过程包括IC之间的握手，响应于成功的握手而在IC之间建立数据连接。根据终止条件，使用连接/断开过程以触发IC之间的数据连接的暂停和/或完全终止。
方法-
图1示出了一种用于对高速内部设备接口的多个内部集成电路(IC)之间的连接进行管理的方法100的一个实施例。
在方法100的步骤102处，第一处理器和第二处理器执行握手过程。“握手”过程使得第一处理器和第二处理器能够同步后续事务处理。握手过程可补偿例如由有意或无意的中断、功率节省模式、连接/断开等导致的任何失去同步。具体地，任何时候只要第一处理器和第二处理器之间的通信被切断，这些处理器就将转移到其他任务。握手过程确保这两个处理器在任一个处理器执行数据事务处理之前都准备好重新发起通信。
在一个实施例中，第一处理器是主处理器并且第二处理器是从处理器。在一个另选实施例中，第一处理器是从处理器并且第二处理器是主处理器。在另一个实施例中，第一处理器和第二处理器是对等实体。在再一个实施例中，第一处理器和第二处理器对总线控制进行仲裁。可与本公开一起使用的常见仲裁方案包括例如循环法、加权循环法、先进先出(FIFO)、后进先出(LIFO)等等。
在一个实施例中，经由带外信令来执行握手过程。在一个变型中，带外信令包括一个或多个通用输入输出(GPIO)信号。在其他变型中，带外信令包括一个或多个中断。在一些具体实施中，带外信令基于高速内部设备接口的物理上不同的接口。在另选的具体实施中，带外信令是逻辑上不同的(即具有不同的信令协议等等)，但在高速内部设备接口上被执行。
响应于成功的握手过程，在方法100的步骤104处，第一处理器和第二处理器相连接。在一个示例性实施例中，连接过程在高速内部设备接口上实现。例如，在一个示例性实施例中，第一处理器经由高速内部设备接口向第二处理器传输连接消息。在一个这样的实例中，从IC向主IC传输连接消息。在另选实例中，主IC可向从IC传输连接消息。
在一个实施例中，该连接包括指示成功和/或未成功连接的消息。前述消息可以是字面上的确认或不确认消息，或者作为另一种选择可以是隐式的(例如通过没有响应、不正确的信令等来暗示)。在一些变型中，无法建立连接可触发第一处理器或第二处理器的一个或多个软件实体的错误标志。例如，如果主IC不能连接到从IC，则主IC可触发软件标志，使得内部软件不会突然“悬挂”在无限循环中。在一些具体实施中，内部软件标志可被记录以用于以后在诊断可能的问题等中使用。
在其他实施例中，尽管不成功的握手过程，也可建立连接。例如，在一些具体实施中，从IC应在从主IC接收到连接请求的指定时间间隔内进行响应。然而，在从IC无响应的事件中，主IC可继续后续的连接信令，使得从IC可尝试在后续的消息传送期间复原正确操作。
在一些实施例中，建立连接可包括传输一个或多个参数，诸如例如可用于优化连通性的那些参数。在一个示例性实施例中，主IC和从IC可被配置为支持更积极的定时约束。其他此类参数的常见实例包括但不限于：支持的传输速度、支持的传输大小、支持的编码速率、支持的协议等等。在其他变型中，这些参数可用于同步可能已经被丢失(例如，诸如易失性存储器内容)、收集(例如经由监测过程)、失去同步等等的信息。在另一些实施例中，参数可包括重新建立连接的可能原因(例如被请求的操作、设备传输、更新等等)。本领域的普通技术人员在被给予本公开的内容的情况下将认识到大量其他参数，这些参数在连接建立和/或初始化内具有适当的实用性。
此外，本领域的普通技术人员将认识到，本文所述的各种实施例可将连接过程进一步细分为更多(或更少)数量的状态。例如，连接状态可被进一步细分为空闲状态、等待状态、预热状态、连接状态、参数协商、受限操作状态等等。
在方法100的步骤106处，第一处理器和第二处理器经由所建立的连接对数据进行事务处理。数据传输可包括例如数据传输、控制操作、仲裁、流式传输数据、用户交互等等。
在HSIC通信的上下文内，数据传输是以分组化通信的形式。分组的常见实例包括但不限于：握手分组、令牌分组、数据分组。
响应于接收到一个或多个数据分组，在软件内利用握手分组。握手分组包括例如ACK(数据已被成功接收)、NAK(数据还未被接收但应重试)、STALL(错误状态)、NYET(事务处理还未完成和/或由于缓冲器已满而不能接受任何更多的数据分组)、和ERR(事务处理失败)。为了清楚起见，握手分组不用于前述握手步骤102，并且应被认为是不相关的协议。
令牌分组用于数据流控制。例如，主IC可传输进令牌或出令牌，其指示从IC执行相应的数据事务处理(即发送或接收一个或多个数据分组)。令牌分组的其它实例包括例如设置令牌、分裂事务处理令牌等。
数据分组可包含最多1,023字节的数据有效载荷和16比特的CRC(循环冗余校验)。每个数据分组前面有地址令牌，并且通常后面是握手令牌。另外，数据分组可被“类型化”以有助于纠错。例如，在一些变型中，数据分组被类型化为DATA0、DATA1、DATA2等等。每个分组以可识别的序列(例如DATA0、DATA1、DATA2、DATA0等等)来传输，以有助于解决连通性问题。具体地，接收器记录其最后接收到的DATAx分组的类型。如果设备接收到非期望的DATAx分组，则标记错误。
在方法100的步骤108处，响应于终止条件，连接被暂停和/或终止。在一个实施例中，第一处理器和第二处理器中的至少一者请求暂停链路。在其它实施例中，终止条件是对重置的断言。在另外的实施例中，终止条件可基于例如不活动的时间间隔、功率消耗考虑、错误状态(其据推测能通过对连接进行重置来解决)等等。
在一些变型中，第二握手过程使得第一处理器和第二处理器能够同步暂停过程。握手过程可确保这两个处理器都准备好暂停通信，从而防止可能的“悬挂”状态(即在该状态中，一个处理器正在等待暂停处理器的响应)。
或者，暂停/终止可能不要求握手。这样的变型在连接可能在没有事先通知的情况下突然被终止的实施例中可能尤其有用。类似地，还想到处理器可被进一步配置为如果连接不活动或处于错误状态中(例如指示突然和/或未预期的连接问题)则自动暂停连接。
如前所述，暂停/终止过程可经由带外信令来执行，或者可以是逻辑上不同的等等。
装置-
图2示出了实现高速芯片间(HSIC)接口的一种示例性用户设备装置200。如图所示，设备200包括HSIC“主机”集成电路(IC)202(或主IC)、以及HSIC“设备”IC204(从IC)。虽然该示例性用户设备只包括两个IC，但是应当理解前述拓扑结构仅仅是示例性的，并且本领域的普通技术人员在给予了本公开的内容的情况下很容易实现其它更复杂的拓扑结构(例如三个IC、四个IC等等)。
如本文所用，术语“用户设备”包括但不限于蜂窝电话、智能电话(诸如例如iPhoneTM)、所谓的“平板手机”、个人计算机(PC)(诸如例如MacbookTM、Macbook ProTM、Macbook AirTM、以及小型计算机，不管是台式、膝上型、还是其它类型的)、以及移动设备(诸如手持式计算机、PDA、摄像机、机顶盒)、个人媒体设备(PMD)(诸如例如iPodTM、iPadTM)、显示设备(例如与一个或多个前述HSIC标准兼容的那些设备)、或者前述各项的任意组合。虽然一特定设备配置和布局被示出并进行讨论，但是已经认识到，本领域的普通技术人员在给予了本公开的情况下可很容易地实现很多其它具体实施，图2的用户设备200对于本文所公开的更广义的原理仅仅是示例性的。
在一个示例性实施例中，主IC202和从IC204包括一个或多个中央处理单元(CPU)或数字处理器，诸如微处理器、数字信号处理器、现场可编程门阵列、RISC核、或安装在一个或多个基板上的多个处理部件。
每个IC耦接到操作存储器208，操作存储器可包括例如SRAM、闪存、SDRAM、和/或HDD(硬盘驱动器)部件。如本文所用，术语“存储器”包括任何类型的集成电路或适于存储数字数据的其他存储设备，该存储器包括但不限于ROM、PROM、EEPROM、DRAM、SDRAM、DDR/2SDRAM、EDO/FPMS、RLDRAM、SRAM、“闪存”存储器(例如，NAND/NOR)、以及PSRAM。
在一个示例性实施例中，HSIC接口包括：数据信号(DATA)206A、选通信号(STROBE)206B、主IC就绪信号(HOST_READY)206C、和从IC就绪信号(DEVICE_READY)206D。
在一个此类变型中，HSIC主IC和从IC都不对STROBE和DATA施加上拉或下拉电阻。此外，HSIC主IC和从IC只驱动STROBE和DATA以用于连接和连接信令(即，主IC和从IC都不为了除HSIC事务处理之外的原因驱动STROBE或DATA)。STROBE和DATA是双向的，并且可由总线的主IC或从IC驱动。已经认识到，前述限制仅仅是为了清楚起见而提供，并且其它技术和/或特定于版本的HSIC的具体实施可能不是必须遵循前述限制的。
HOST_READY和DEVICE_REAY是用于连接管理的低频信号。DEVICE_READY是由从IC单向驱动的控制信号，并且被配置为启用和禁用HSIC端口。类似地，HOST_READY是主IC单向驱动的控制信号，并且被配置为请求DEVICE_READY的改变。具体地，当HOST_READY被主IC断言时，从IC应响应地断言DEVICE_READY，并且主IC和从IC两者都启用HSIC电路以用于事务处理。类似地，当HOST_READY被主IC解除断言时，从IC可解除断言DEVICE_READY，并且主IC和从IC两者都可转变为空闲状态。在一些实施例中，HOST_READY信号具有下拉电阻，以在主IC不是正在驱动值时避免浮动值。表1和表2分别汇总了HOST_READY和DEVICE_READY逻辑。
Condition＝条件 Action＝动作
主IC唤醒 断言HOST_READY
主IC暂停 解除断言HOST_READY
主IC苏醒，DEVICE_READY断言 断言HOST_READY
主IC苏醒，DEVICE_READY解除断言 解除断言HOST_READY
表1
Condition＝条件 Action＝动作
HOST_READY断言 断言DEVICE_READY
HOST_READY解除断言 解除断言DEVICE_READY
从IC连接 断言DEVICE_READY
从IC断开 解除断言DEVICE_READY
表2
本领域的普通技术人员将认识到，如全文使用的那样，逻辑电平可被定义为是“高电平有效”(即断言电压为高，解除断言电压为低)或者“低电平有效”(即断言电压为低，解除断言电压为高)；然而，极性在主IC和从IC(以及互连的任何其它IC)之间必须一致。
此外，已经认识到，在一些变型中，设备可被构造具有不能控制DEVICE_READY信号的固定引导ROM。因此，在一些实施例中，设备可包括硬件方案或软件代理程序来为从IC断言DEVICE_READY信号。
如先前所提及的，现有HSIC方案是基于USB(例如USB2.0)软件的；然而，现有USB2.0软件被设计用于适应大量的使用情景。因此，现有HSIC方案实现过于大度的定时间隔以用于主IC和从IC之间的接口。
在一个示例性实施例中，主IC和从IC可被配置为支持更积极的定时约束。在一个此类变型中，主IC和从IC可被静态或半静态地配置有适当的定时间隔。例如，制造商可(基于模拟、实验证据、和/或制造公差)来确定合理的定时间隔。在其它变型中，主IC和从IC可被动态配置(例如基于运行时间数据)，以调节适当的定时间隔。表3中提供了可配置的定时间隔的实例。
定时参数 现有定时 经调节的定时
TATTDB–机电稳定性 100ms 0ms
TRSTRCY–重置复原 10ms 0ms
TDRST/TDRSTR–重置持续时间 10ms/50ms 小于10ms
暂停检测 3ms 3ms
TDRSMDN–恢复持续时间 20ms 小于20ms
恢复复原周期 10ms 小于10ms
设定地址复原 2ms 2ms
表3
例如，如表3中所示，主IC和从IC不需要时间间隔TATTDB来提供机电稳定性，因为主IC和从IC不经由USB缆线进行连接(在插或拔USB缆线时，现有的机电时间间隔提供了足够的时间供噪声稳定)。类似地，现有的重置复原时间间隔确保重置信令具有足够的时间来经由USB缆线传播，并且对于HSIC主IC和从IC也是非必需的。其他信令参数可被优化，以改善总体性能；例如，恢复持续时间定时可被减小以提高恢复速度，然而更短的恢复持续时间定时可能附加地消耗更多功率(例如主IC和/或从IC必须更频繁地监测恢复信令)。
更一般地，已经认识到，已经被设计用于适应USB(例如USB2.0)设备到设备通信的大量参数对于HSIC接口操作是非必需的。
重新参考图2，本公开的各种实施例可进一步与例如功率管理系统210、外围设备212、无线子系统214、用户界面(UI)元件216等组合。
所示的功率管理子系统210向设备提供功率，并且可包括集成电路和/或多个分立电子部件。在便携式设备中，功率管理子系统210可附加地被配置为与设备内的可再充电电池电源进行交互。
装置可还包括可选的附加外围设备212，该可选的附加外围设备非限制性地包括一个或多个GPS收发器、或网络接口诸如IrDA端口、蓝牙收发器、USB、FireWireTM、WiMAX收发器等等。
无线子系统214可包括天线和用于将所接收的无线电信号转换为数字信号的任何模拟级。RF前端可包括大量滤波器、放大器、模数转换器(A/D)、数模(D/A)转换器(包括例如直接或delta-sigma转换器)、混频器、多路复用器、双工器、天线共用器等等。由于RF接收的非常特定本质，RF前端一般被适配到非常有限的操作范围。
在一些情况下，对于不同的无线电频率和/或无线电接入技术(RAT)，可能需要多个RF前端。例如，常见用户设备可结合例如蜂窝网络接口、无线局域网(WLAN)接口、蓝牙接口等等。
用户界面子系统216包括任意数量的公知I/O，包括但不限于：小键盘、触摸屏(如多触摸界面)、LCD显示器、背光源、扬声器和/或麦克风。然而，应该认识到，在某些应用中，可排除这些部件中的一个或多个部件。例如，PCMCIA卡类型实施例可以没有用户界面(因为它们能借用它们物理和/或电耦接到的设备的用户界面)。
示例性高速芯片间(HSIC)操作–
以下讨论(图3A-3H)结合各种所公开的实施例提供了各种信令事务处理的示例性实例。
连接信令-
现在参见图3A，示出了示例性从IC发起的连接信令。
如图所示，在时间t0302之前，HSIC接口处于重置状态；在时间t0302处，从IC断言DEVICE_READY。
当主IC检测到DEVICE_READY时，主IC响应地在时间t1304处(预期在t0302的50ms内)断言其HOST_READY。作为响应，从IC开始针对空闲信令监测HSIC接口。在空闲信令已经发生之前，HOST_READY和DEVICE_READY都不能被解除断言。
在时间t2306处，主IC驱动空闲信令(预期在t1304的5ms内)。作为响应，从IC可在t3308(预期在t2306的5ms内)驱动连接事务处理，并随后对数据进行事务处理。
现在参见图3B，示出了示例性主IC发起的连接信令。
如图所示，在时间t0312之前，HSIC接口处于重置状态；在时间t0312处，主IC断言HOST_READY。
当从IC检测到HOST_READY时，从IC响应地在时间t1314处(预期在t0312的50ms内)断言其DEVICE_READY。此时，从IC开始针对空闲信令监测HSIC接口。与从IC发起的连接信令类似，在空闲信令已经发生之前，HOST_READY和DEVICE_READY都不能被解除断言。
在时间t2316处，主IC驱动空闲信令(预期在t1314的5ms内)。作为响应，从IC可在t3318(预期在t2316的5ms内)驱动连接事务处理，并随后对数据进行事务处理。
截止期限信令-
现在参见图3C，示出了具有截止期限信令的示例性主IC发起的连接。在这种情形中，当从IC响应于HOST_READY在预定时间间隔内没有断言DEVICE_READY时，主IC在从IC从假定的内部故障条件复原的事件中将继续对端口提供功率。
如图所示，在时间t0322之前，HSIC接口处于重置状态；在时间t0322处，主IC断言HOST_READY。
在图3C中，假设从IC没有检测到HOST_READY或者作为另一种选择在合理的截止期限内没有断言其DEVICE_READY。因此，在时间t1324处(预期在t0322的500ms内)，主IC继续空闲信令。如果此时从IC已经针对空闲信令监测了HSIC接口，则从IC可在时间t2326处(预期在t1324的5ms内)断言DEVICE_READY以复原HSIC总线操作。
随后，从IC可在t3328(预期在t2326的5ms内)驱动连接事务处理，并随后对数据进行事务处理。在一些变型中，一旦空闲出现在总线上，连接和数据传输就可发生(即，数据传输不是基于DEVICE_READY断言)。
或者，在图3D中，示出了具有截止期限信令的失败的主IC发起的连接。在这种情景中，当从IC响应于HOST_READY在预定时间间隔内没有断言DEVICE_READY并且也不能从假定的内部故障条件复原时，主IC对总线接口进行重置。
如图所示，在时间t0332之前，HSIC接口处于重置状态；在时间t0332处，主IC断言HOST_READY。从IC没有检测到HOST_READY，或者作为另一种选择在合理的截止期限内没有断言其DEVICE_READY。因此，在时间t1334处(预期在t0332的500ms内)，主IC继续空闲信令。
遗憾的是，在这种情景中，从IC完全无响应；因此，在时间t2336处，主IC解除断言HOST_READY并且在HSIC总线上驱动重置。
断开信令-
现有的HSIC设备不支持断开能力(即只存在用于连接信令过程的断开)。然而，断开能力在某些重要情景中可能是有用的，例如：(i)未使用的从IC的暂停/唤醒、(ii)在更新和/或初始化期间的设备重新列举、(iii)主IC的暂停/唤醒、和(iv)从固件故障的重置复原。在一些实施例中，断开信令可能很少发生，并且旨在解决特定问题，例如与重新列举相关的连通性问题、和/或在多级引导过程期间。或者，在一些实施例中，断开信令可用于降低功率消耗。
图3E示出了一种示例性从IC发起的断开信令。
如图所示，在时间t0342处，当从IC解除断言DEVICE_READY时，HSIC接口正在对数据进行事务处理。从IC在被主IC指示来重置之前继续数据事务处理。在一些实施例中，从IC在主IC解除断言HOST_READY之前不会再次重新断言DEVICE_READY。
当主IC检测到DEVICE_READY已经被解除断言时，主IC响应地在时间t1344处(预期在t0342的50ms内)解除断言其HOST_READY，并在HSIC总线上驱动重置，从而重置总线状态。在一些变型中，一旦主IC解除断言HOST_READY，主IC就不可在一段时间(例如10ms)内重新断言HOST_READY。
图3F示出了一种示例性主IC发起的断开信令。主IC发起的断开信令可在主IC暂停时或在主IC确定从IC已经空闲了足够长的时间(例如为了降低功率消耗)时发生。
如图所示，在时间t0352处，在主IC解除断言HOST_READY时，HSIC接口正在对数据进行事务处理。当从IC检测到HOST_READY已经被解除断言时，从IC响应地在时间t1354处(预期在t0352的50ms内)解除断言其DEVICE_READY。
一旦主IC检测到DEVICE_READY解除断言，主IC就在t2356重置HSIC接口。在一些变型中，HSIC接口必须被保持重置指定的间隔。
图3G示出了一种具有截止期限断开的示例性主IC发起的信令。
如图所示，在时间t0362处，当主IC解除断言HOST_READY时，HSIC接口正在对数据进行事务处理。当响应于HOST_READY在预定时间间隔内被解除断言而该从IC没有解除断言DEVICE_READY时，主IC将在时间t1364处(预期在t0362的500ms内)强加重置，这将迫使总线接口重置。
当从IC检测到重置时，从IC响应地在时间t2366处降低DEVICE_READY。
在一些变型中，HOST_READY和/或DEVICE_READY可具有滞后要求，以防止主IC或从IC请求连接太快。此外，还想到了在某些情形中可能发生“竞争条件”(当事务处理发生得比主IC或从IC逻辑部件能适当安排地更快时，发生竞争条件)。例如，在一些情况下，DEVICE_READY和HOST_READY信令可能几乎同时发生。在这样的事件期间，对于主IC发起的断开信令，断开可能是默认的，从而要求主IC在进一步的事务处理发生之前重置总线。
暂停和恢复-
在一些实施例中，主IC和从IC可进一步支持HSIC接口的暂停和恢复，以降低不活动的周期期间的功率消耗。在各种实施例中，主IC可在HSIC接口上发布恢复(从IC可发布“远程唤醒”)信令。在另选的实施例中，恢复信令可被限于主IC或从IC。
此外，在一些实施例中，还想到了主机平台不能在HSIC接口上检测到远程唤醒事件。因此，某些变型可使用带外信令(诸如通用输入/输出(GPIO)、中断等)来发起暂停/恢复过程。
现在参见图3H，示出了示例性暂停和恢复信令。在这个具体实施中，带外低频GPIO被从IC驱动到主IC以发起HSIC接口的恢复。如图所示，在时间t0372处，在主IC以信号指示暂停事务处理时，HSIC接口正在对数据进行事务处理。
在时间t1374处，从IC断言恢复GPIO以恢复总线操作。作为响应，在时间t2376(预期小于15ms)，主IC驱动恢复事务处理(如图所示，恢复事务处理响应在HSIC接口上被传输，而不是恢复GPIO)。
当从IC在HSIC接口上接收到恢复事务处理时，从IC可解除断言恢复GPIO(t2378)并恢复数据事务处理。
应当认识到，虽然以特定方法步骤顺序描述了某些实施例，但是这些描述对于本公开的更广泛方法仅是示例性的，并且可根据具体应用的需求进行修改。在某些情况下，某些步骤可成为不必要的或可选的。此外，可将某些步骤或功能性添加至本发明所公开的实施例，或者对两个或更多个步骤的性能的顺序加以排列。所有此类变型都被视为被包含在本文公开和要求的原理中。
虽然上述详细说明已示出、描述并指出应用于各种实施例的新颖特征，但应当理解，可由本领域的技术人员进行在所示的设备或过程的形式和细节上的各种省略、替代和更改。前述说明是当前所考虑到的最佳模式。本说明绝不旨在进行限制，而应视为对于本公开的一般原理是示例性的。应结合权利要求来确定本公开的范围。

Claims (20)

1.一种用于对内部设备接口的第一处理器和第二处理器之间的连接进行管理的方法，其特征在于包括：
经由物理上不同的带外接口执行握手过程，所述握手过程的执行进一步包括使所述第一处理器断言就绪信号；
响应于所述握手过程成功完成，所述第一处理器还驱动空闲信令；
响应于所述空闲信令，同步地将所述第一处理器连接到所述第二处理器；
经由所述连接对数据进行事务处理；以及
响应于暂停条件，暂停所述连接，所述连接的暂停包括使所述第一处理器解除断言所述就绪信号。
2.根据权利要求1所述的方法，其中执行所述握手过程的步骤包括使得能够在所述第一处理器和所述第二处理器之间进行后续事务处理的同步。
3.根据权利要求1所述的方法，其中所述第一处理器是主处理器并且所述第二处理器是从处理器。
4.根据权利要求1所述的方法，其中所述第一处理器和所述第二处理器包括对等实体。
5.根据权利要求1所述的方法，还包括使用选自由以下各项组成的组中的方案来对总线控制进行仲裁：(i)循环法、(ii)加权循环法、(iii)先进先出、和(iv)后进先出。
6.根据权利要求1所述的方法，其中所述连接的步骤在高速内部设备接口上实现。
7.根据权利要求1所述的方法，还包括在所述第一处理器和第二处理器之间传输一个或多个参数。
8.根据权利要求7所述的方法，还包括使用所述一个或多个参数优化所述连接的性能，所述一个或多个参数选自由以下各项组成的组：(i)支持的传输速度、(ii)支持的传输大小、(iii)支持的编码速率、以及(iv)支持的协议。
9.根据权利要求1所述的方法，其中所述暂停条件包括从所述第一处理器和所述第二处理器中的至少一个处理器请求暂停。
10.根据权利要求1所述的方法，其中所述暂停条件包括断言重置。
11.根据权利要求1所述的方法，其中所述暂停条件基于以下各项中的至少一者：(i)不活动的时间间隔、(ii)功率消耗考虑、以及(iii)错误状态。
12.根据权利要求1所述的方法，还包括执行第二握手过程，从而使得所述第一处理器和所述第二处理器能够同步所述暂停。
13.一种用于对实现高速芯片间(HSIC)接口的用户设备中的连接进行管理的装置，其特征在于包括：
至少一个HSIC主机集成电路(主机IC)和至少一个HSIC设备集成电路(设备IC)；
物理上不同的带外接口，被配置为恢复和暂停所述HSIC接口
储存存储器；
处理器；以及
非暂态计算机可读介质，所述非暂态计算机可读介质包括一个或多个指令，所述一个或多个指令被配置为当被执行时使得所述装置：
经由所述物理上不同的带外接口执行握手过程；
响应于所述握手过程成功完成，所述主机IC还被配置为驱动空闲信令；
响应于所述空闲信令，同步地建立所述主机IC和所述设备IC之间的连接；
经由所述连接对数据进行事务处理；以及
响应于暂停条件，暂停所述连接；
其中所述握手过程包括由所述主机IC断言第一信号；以及
其中所述连接的暂停包括由所述主机IC解除断言所述第一信号。
14.根据权利要求13所述的装置，其中所述握手过程进一步包括：
由所述设备IC断言第二信号；以及
由所述主机IC和所述设备IC启动所述HSIC以用于事务处理。
15.根据权利要求14所述的装置，其中暂停所述主机IC和所述设备IC的所述连接进一步包括：
由所述设备IC解除断言所述第二信号；以及
暂停所述主机IC和所述设备IC的所述连接。
16.一种用于对高速数据接口的多个集成电路(IC)之间的数据连接进行管理的方法，其特征在于包括：
经由物理上不同的带外接口在至少两个IC之间发起握手过程，所述握手过程的发起包括由所述至少两个IC中的第一IC断言第一信号；
当所述握手过程成功时，用空闲信令驱动所述高速数据接口；
在所述至少两个IC之间建立数据连接；
在所述至少两个IC之间传输一个或多个数据；以及
响应于终止条件，终止所述数据连接上的至少一个活动数据传输，所述至少一个活动数据传输的终止包括由所述至少两个IC中的所述第一IC解除断言所述第一信号。
17.根据权利要求16所述的方法，其中当所发起的握手不成功时，尝试在所述至少两个IC之间建立所述数据连接。
18.根据权利要求16所述的方法，其中建立数据连接的步骤只在所述握手过程成功时被执行。
19.根据权利要求16所述的方法，其中建立数据连接的步骤至少包括传输与所述至少两个IC中的至少一个IC相关的一个或多个参数。
20.根据权利要求16所述的方法，其中终止所述至少一个活动数据传输的步骤包括暂停所述数据连接。
CN201380051951.5A 2012-10-04 2013-10-04 用于降低嵌入式系统内的功率消耗的方法和装置 Active CN104704479B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201261709567P 2012-10-04 2012-10-04
US61/709,567 2012-10-04
US14/046,824 US9535875B2 (en) 2012-10-04 2013-10-04 Methods and apparatus for reducing power consumption within embedded systems
PCT/US2013/063587 WO2014055957A1 (en) 2012-10-04 2013-10-04 Methods and apparatus for reducing power consumption within embedded systems
US14/046,824 2013-10-04

Publications (2)

Publication Number Publication Date
CN104704479A CN104704479A (zh) 2015-06-10
CN104704479B true CN104704479B (zh) 2017-07-28

Family

ID=49674364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380051951.5A Active CN104704479B (zh) 2012-10-04 2013-10-04 用于降低嵌入式系统内的功率消耗的方法和装置

Country Status (4)

Country Link
US (4) US9535875B2 (zh)
CN (1) CN104704479B (zh)
TW (1) TWI512449B (zh)
WO (1) WO2014055957A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9766692B2 (en) * 2014-08-01 2017-09-19 Apple Inc. Physical layer for peripheral interconnect with reduced power and area
PL3107218T3 (pl) * 2015-06-19 2023-10-09 Gwf Ag Sposób i urządzenie do transmisji danych oraz jednostka licznikowa
DE112015006969T5 (de) * 2015-09-25 2018-11-08 Intel Corporation Kommunikation zwischen Baugruppen mit integrierten Schaltungen unter Verwendung einer drahtlosen Millimeterwellen-Funk-Fabric
US10769084B2 (en) 2016-12-22 2020-09-08 Intel Corporation Out-of band interrupt mapping in MIPI improved inter-integrated circuit communication
EP3343386B1 (en) 2016-12-30 2020-02-05 GN Audio A/S Apparatus with inter-communicating processors
US10404527B2 (en) * 2017-12-11 2019-09-03 National Chung Shan Institute Of Science And Technology Link reestablishment method and electrical system using the same
US10656696B1 (en) 2018-02-28 2020-05-19 Advanced Micro Devices, Inc. Reducing chiplet wakeup latency
CN109901696B (zh) * 2019-03-07 2023-08-22 成都国科微电子有限公司 Usb集成电路省电方法及usb集成电路
US11540195B2 (en) * 2019-05-31 2022-12-27 Apple Inc. Cellular enhancements for application mobility
WO2024080965A1 (en) * 2022-10-10 2024-04-18 Google Llc Interface connect disconnect protocol

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656435A (zh) * 2000-11-13 2005-08-17 英特尔公司 处理器的空闲状态
CN101178674A (zh) * 2007-12-13 2008-05-14 北京理工大学 基于龙芯的三模冗余容错控制系统

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020116595A1 (en) * 1996-01-11 2002-08-22 Morton Steven G. Digital signal processor integrated circuit
US6247082B1 (en) * 1998-11-03 2001-06-12 3Com Corporation Method and circuit for providing handshaking to transact information across multiple clock domains
US7313794B1 (en) * 2003-01-30 2007-12-25 Xilinx, Inc. Method and apparatus for synchronization of shared memory in a multiprocessor system
US7873841B2 (en) * 2006-10-30 2011-01-18 Sony Ericsson Mobile Communications Ab Method of maintaining a USB active state without data transfer
GB0709911D0 (en) * 2007-05-23 2007-07-04 Advanced Risc Mach Ltd Data processing apparatus and method for controlling a transfer of payload data over a communication channel
KR20100070465A (ko) * 2008-12-18 2010-06-28 삼성전자주식회사 유에스비 네트워크 장치의 선택적 대기 모드 지원 장치 및 방법
US8281058B1 (en) * 2009-10-19 2012-10-02 Symantec Corporation Systems and methods for using USB device descriptors to identify computing environments
US8838949B2 (en) * 2010-03-22 2014-09-16 Qualcomm Incorporated Direct scatter loading of executable software image from a primary processor to one or more secondary processor in a multi-processor system
EP2633418B1 (en) * 2010-10-29 2017-10-04 OCT Circuit Technologies International Limited High speed interchip usb monitoring
US8700819B2 (en) * 2011-03-09 2014-04-15 Apple Inc. Host device suspending communication link to client device based on client device notification
KR101924836B1 (ko) * 2011-03-23 2018-12-04 삼성전자주식회사 고속 인터칩 통신 장치 및 방법
US9065674B2 (en) * 2011-04-29 2015-06-23 Qualcomm Incorporated Multiple slimbus controllers for slimbus components
US8868941B2 (en) * 2011-09-19 2014-10-21 Sonics, Inc. Apparatus and methods for an interconnect power manager
US8850252B2 (en) * 2011-11-03 2014-09-30 Nvidia Corporation USB host wake from sleep state for mobile devices
JP5876752B2 (ja) * 2012-03-12 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置及び携帯端末装置
US9479279B2 (en) * 2012-06-13 2016-10-25 Lattice Semiconductor Corporation Multiple protocol tunneling using time division operations
CN102799550B (zh) * 2012-06-21 2016-01-27 华为终端有限公司 基于芯片间高速接口hsic的唤醒、热插拔方法和设备
US9477255B2 (en) * 2012-07-09 2016-10-25 Apple Inc. Systems and methods for suspending idle devices based on idle policies for the devices
US8909818B2 (en) * 2012-09-27 2014-12-09 Qualcomm Incorporated Method for shortening enumeration of tightly coupled USB device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1656435A (zh) * 2000-11-13 2005-08-17 英特尔公司 处理器的空闲状态
CN101178674A (zh) * 2007-12-13 2008-05-14 北京理工大学 基于龙芯的三模冗余容错控制系统

Also Published As

Publication number Publication date
US20170139468A1 (en) 2017-05-18
WO2014055957A1 (en) 2014-04-10
CN104704479A (zh) 2015-06-10
US20190370217A1 (en) 2019-12-05
US20140181469A1 (en) 2014-06-26
US10831700B2 (en) 2020-11-10
US9535875B2 (en) 2017-01-03
TWI512449B (zh) 2015-12-11
US10324891B2 (en) 2019-06-18
TW201428477A (zh) 2014-07-16
US20180074573A1 (en) 2018-03-15
US9823733B2 (en) 2017-11-21

Similar Documents

Publication Publication Date Title
CN104704479B (zh) 用于降低嵌入式系统内的功率消耗的方法和装置
US9753529B2 (en) Systems, apparatuses, and methods for synchronizing port entry into a low power status
EP2778945B1 (en) Systems, methods, and apparatuses for handling timeouts
CN104322033B (zh) 使用第二协议的扩展功能结构来控制第一协议的物理链路
JP6243469B2 (ja) 低電力物理ユニットのロード／ストア通信プロトコルへの提供
TWI590056B (zh) 用於將一互連協定之列舉及／或組態機制用於不同的互連協定之方法、裝置、設備及系統
US8700819B2 (en) Host device suspending communication link to client device based on client device notification
JP2003316731A (ja) データ転送制御装置、電子機器及びデータ転送制御方法
TW200917048A (en) Rate adaptation for support of full-speed USB transactions over a high-speed USB interface
WO2014075545A1 (zh) Usb低速设备数据传输控制方法及控制器
CN107092335B (zh) 优化的链路训练及管理机制
JP5309932B2 (ja) ホットプラグ形式のデバイス機器を接続するための中継機器
EP2904503B1 (en) Methods and apparatus for reducing power consumption within embedded systems
JP2003316735A (ja) データ転送制御装置、電子機器及びデータ転送制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant