CN110764829B - 一种多路服务器cpu隔离方法及系统 - Google Patents

一种多路服务器cpu隔离方法及系统 Download PDF

Info

Publication number
CN110764829B
CN110764829B CN201910895559.8A CN201910895559A CN110764829B CN 110764829 B CN110764829 B CN 110764829B CN 201910895559 A CN201910895559 A CN 201910895559A CN 110764829 B CN110764829 B CN 110764829B
Authority
CN
China
Prior art keywords
cpu
isolation
isolated
bios
cpld
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910895559.8A
Other languages
English (en)
Other versions
CN110764829A (zh
Inventor
王培培
孔祥涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN201910895559.8A priority Critical patent/CN110764829B/zh
Publication of CN110764829A publication Critical patent/CN110764829A/zh
Application granted granted Critical
Publication of CN110764829B publication Critical patent/CN110764829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4418—Suspend and resume; Hibernate and awake
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Sources (AREA)

Abstract

本发明提供一种多路服务器CPU隔离方法及系统包括如下步骤：操作系统上层应用发送中断信号触发CPU隔离请求；BIOS接收到中断信号后检查CPU的状态信息根据检查结果确认待隔离CPU；BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给CPLD；CPLD接收到命令后进行隔离处理；BIOS对隔离后的CPU进行检测处理；发送中断请求到操作系统CPU隔离完成。当操作系统发出隔离某个从CPU的请求后，BIOS处理数据，然后通知CPLD拉低相应CPU的复位信号Reset和电源信号PWRGD，使CPU隔离。BIOS检测CPU的隔离情况，最后发送请求告诉操作系统，CPU隔离成功。

Description

一种多路服务器CPU隔离方法及系统
技术领域
本发明涉及服务器设计技术领域，具体涉及一种多路服务器CPU隔离方法及系统。
背景技术
随着信息技术的发展，人们生活中很多信息交互都离不开网络，网络中存储数据和处理数据的基础是服务器，而服务器的运算核心是CPU。目前，各种应用程序和应用场景对数据运算量和运算速率的要求越来越高，在关键计算领域，要求单机运行能力强，保密性强等，很多业务处理需要多路CPU服务器完成。
CPU是服务器运行的核心，在多路CPU服务器中，如果有一个CPU发生故障，例如出现UPI报错、CATERR、或者PCIe高速链路中出现RXERR，就会影响数据传输和计算的准确性，可能造成数据传输或计算错误，影响上层程序的正常运行。如果多路服务器，例如4路服务器中，只有一个CPU故障，其他CPU可以正常运行，服务器拿掉这颗CPU后，还可以正常运行应用程序，而此时服务不能中断，无法关机更换CPU，这时就需要把故障CPU隔离。
CPU是大功耗芯片，一般需要200W或者更高，如果运行过程对CPU要求没有那么高，减少一个CPU，依然能保证程序正常运行，为了节省机器功耗，也可以屏蔽CPU，使CPU进入隔离状态，达到节能的目的。如何在断电情况对服务器CPU进行隔离是需要解决的问题。
发明内容
针对多路CPU的服务器进行故障CPU或空闲CPU进行状态隔离的问题，本发明提供一种多路服务器CPU隔离系统及方法。
本发明的技术方案是：
一方面，本发明技术方案提供一种多路服务器CPU隔离方法，包括如下步骤：
操作系统上层应用发送中断信号触发CPU隔离请求；
BIOS接收到中断信号后检查CPU的状态信息根据检查结果确认待隔离CPU；
BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给CPLD；
CPLD接收到命令后进行隔离处理；
BIOS对隔离后的CPU进行检测处理；
发送中断请求到操作系统CPU隔离完成。
进一步的，所述的操作系统上层应用发送中断信号触发CPU隔离请求的步骤之前包括：
接通电源执行服务器开机过程；
BIOS执行代码引导进入操作系统。
进一步的，所述的接通电源执行服务器开机过程的步骤包括：
接通电源执行上电时序各电源模块输出电源信号；
CPLD检查CPU的在位信息确认是否有要隔离的CPU，若有，保持CPU电源信号、CPU复位信号以及CPU对应的PCIe设备复位信号一直为低电平；
执行步骤：BIOS执行代码引导进入操作系统。
进一步的，若没有需要隔离的CPU，释放CPU电源信号、CPU复位信号以及CPU对应的PCIe设备复位信号，上电完成，执行步骤：BIOS执行代码引导进入操作系统。
进一步的，所述的BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给CPLD的步骤中，还包括：
BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给接口扩展芯片，通过接口扩展芯片扩展后的接口发送给CPLD。
进一步的，所述的CPLD接收到命令后进行隔离处理的步骤包括：
CPLD接收到隔离命令后检测待隔离CPU在位并且处于正常运行状态；
将待隔离CPU的复位信号以及待隔离CPU对应的PCIe设备复位信号拉低使待隔离CPU复位有效；
延时设定时间阈值后将待隔离CPU电源信号拉低。
进一步的，所述的BIOS对隔离后的CPU进行检测处理的步骤包括：
BIOS检测经过CPLD隔离处理后的CPU的在位状态判断是否隔离成功，若隔离成功，重新配置UPI、DIMM信息和PCIe资源。
另一方面，本发明技术方案还提供一种多路服务器CPU隔离系统，包括BIOS、操作系统、可编程处理器、南桥芯片、CPU；
可编程处理器、CPU分别与供电模块连接；
可编程处理器与CPU连接，用于控制CPU的复位或上下电；
南桥芯片连接有接口扩展芯片连接，用于扩展端口，将扩展的端口连接到可编程处理器；CPU与接口扩展芯片连接；
所述的BIOS通过南桥芯片输出控制信号到可编程输出器；
操作系统，用于发送中断信号给BIOS触发CPU的隔离请求。
进一步的，所述的CPU包括主CPU和若干从CPU；
主CPU和若干从CPU分别与可编程处理器连接；
若干从CPU与接口扩展芯片连接；
操作系统，用于发送中断信号给BIOS触发某个从CPU的隔离请求。
进一步的，所述的可编程处理器为CPLD；BIOS通过南桥芯片的SMLlink接口发送控制信号到CPLD。
BIOS接收操作系统的中断请求，隔离某个从CPU，然后通过南桥芯片的SMLink接口发送控制命令，南桥芯片连接接口扩展芯片，通过接口扩展芯片扩展GPIO端口连接到CPLD，BIOS和CPLD程序中定义每个com m and代表的意义。当操作系统发出隔离某个从CPU的请求后，BIOS处理数据，然后通知CPLD拉低相应CPU的复位信号Reset和电源信号PW RGD，使CPU隔离。BIOS检测CPU的隔离情况，重新配置CPU的UPI链路等信息，最后发送请求告诉操作系统，CPU隔离成功。
从以上技术方案可以看出，本发明具有以下优点：在系统运行过程中，控制故障CPU或没有在用的CPU进入隔离状态，保证服务器系统正常运行，节省功耗。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种多路服务器CPU隔离方法的示意性流程图。
图2是本发明实施例提供的接通电源执行服务器开机过程示意性流程图。
图3是本发明实施例提供的CPLD接收到命令后进行隔离处理示意性流程图。
图4为本发明实施例提供的一种多路服务器CPU隔离系统连接示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
实施例一
如图1、2所示，本发明技术方案提供一种多路服务器CPU隔离方法，包括如下步骤：
步骤1：接通电源执行服务器开机过程；
需要说明的是，接通电源执行服务器开机过程的还包括：
步骤11：接通电源执行上电时序各电源模块输出电源信号；
步骤12：CPLD检查CPU的在位信息确认是否有要隔离的CPU，若是，执行步骤13，否则执行步骤14；
步骤13：保持CPU电源信号、CPU复位信号以及CPU对应的PCIe设备复位信号一直为低电平；执行步骤2；
步骤14：释放CPU电源信号、CPU复位信号以及CPU对应的PCIe设备复位信号，上电完成，执行步骤2；
按下开机键，执行上电时序，CPLD检查CPU的在位信息，确认是否有CPU需要隔离，如果有CPU需要隔离，保持CPU的电源信号PW RGD、CPU的复位信号reset、CPU对应PCIe设备的复位信号PE RST一直为低；如果没有CPU需要隔离，CPLD拉高CPU的电源信号PW RGD，释放CPU的复位信号reset和CPU对应PCIe设备的复位信号PE RST。
步骤2：BIOS执行代码引导进入操作系统；
步骤3：操作系统上层应用发送中断信号触发CPU隔离请求；
步骤4：BIOS接收到中断信号后检查CPU的状态信息根据检查结果确认待隔离CPU；
步骤5：BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给CPLD；
本步骤中，BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给接口扩展芯片，通过接口扩展芯片扩展后的接口发送给CPLD；
步骤6：CPLD接收到命令后进行隔离处理；
如图3所示，需要说明的是，CPLD进行隔离处理的步骤包括：
步骤61：CPLD接收到隔离命令后检测待隔离CPU在位并且处于正常运行状态；
步骤62：将待隔离CPU的复位信号以及待隔离CPU对应的PCIe设备复位信号拉低使待隔离CPU复位有效；
步骤63：延时设定时间阈值后将待隔离CPU电源信号拉低。
步骤7：BIOS对隔离后的CPU进行检测处理；BIOS检测经过CPLD隔离处理后的CPU的在位状态判断是否隔离成功，若隔离成功，重新配置UPI、DIMM信息和PCIe资源；
步骤8：发送中断请求到操作系统CPU隔离完成。
服务器上电完成，BIOS执行代码，引导进入操作系统。BIOS可以通过南桥芯片的SMLink接口给CPLD发送控制命令com m and，com m and定义如表1：
表1
GPIO Com m and 功能 详细定义
0000 CPU 1off line CPLD执行CPU1隔离(offline)动作
0001 CPU 1on line 预留指令，CPLD执行CPU1online动作
0010 CPU 2of fline CPLD执行CPU2隔离(offline)动作
0011 CPU 2on line 预留指令，CPLD执行CPU2online动作
0100 CPU 3off line CPLD执行CPU3隔离(offline)动作
0101 CPU 3on line 预留指令，CPLD执行CPU3online动作
0110 CPU 1reset resetCPU1
0111 CPU 2reset resetCPU2
1000 CPU 3reset resetCPU3
1001 Reserved
1111 CPLD idle State 当一个操作执行完后，BIOS发出，让CPLD进入空闲状态
如图4所示，当系统运行过程中CPU3发生故障，数据处理有误，或者CPU3处理待机状态，没有程序运行，系统想让CPU3进入隔离状态。操作系统中的上层应用发送中断信号(SMI)给BIOS，触发CPU3的隔离请求。BIOS收到SMI后进行处理，检查CPU3的在位信息，CPU3的PCIe和DDR是否空闲，是否需要移动数据等。确认已经处理完后，通过南桥芯片的SMLink接口发送CPU3的隔离请求com m and(0100)给接口扩展芯片PCA9555，PCA9555扩展IO后发给CPLD。
CPLD接收到CPU3的隔离com m and，确认CPU3在位并且处于正常运行online状态。CPLD拉低CPU3复位信号RESET和CPU3的对应PCIe设备的复位信号PERST，使CPU3的复位有效；然后延时设定时间阈值，本实施例中为1ms，CPU拉低CPU3的电源PW RGD信号。还可以关闭CPU3对应的电源。
BIOS检测CPU3的在位状态，确认是否隔离成功，重新配置UPI、DIMM信息和PCIe资源。BIOS发送中断请求，告诉操作系统，CPU隔离完成，系统继续运行应用程序。
实施例二
本发明技术方案还提供一种多路服务器CPU隔离系统，包括BIOS、操作系统、可编程处理器、南桥芯片、CPU；
可编程处理器、CPU分别与供电模块连接；
可编程处理器与CPU连接，用于控制CPU的复位或上下电；
南桥芯片连接有接口扩展芯片连接，用于扩展端口，将扩展的端口连接到可编程处理器；CPU与接口扩展芯片连接；
所述的BIOS通过南桥芯片输出控制信号到可编程输出器；
操作系统，用于发送中断信号给BIOS触发CPU的隔离请求。
所述的CPU包括主CPU和若干从CPU；
主CPU和若干从CPU分别与可编程处理器连接；
若干从CPU与接口扩展芯片连接；本实施例为4CPU服务器，从CPU的数量为3个；
操作系统，用于发送中断信号给BIOS触发某个从CPU的隔离请求。
所述的可编程处理器为CPLD；BIOS通过南桥芯片的SMLlink接口发送控制信号到CPLD。
每个CPU的复位reset和电源PW RGD信号由CPLD独立控制，CPU电源模块的每个Power的Enable和PW RGD由CPLD单独控制，南桥芯片接一组SMLink信号到接口扩展芯片PCA9555，扩展4个GPIO关口接入CPLD。BIOS定义com m and，通过这四个GPIO通知CPLD执行不同的隔离CPU操作，CPU的在位信号接入CPLD，同时接入南桥芯片扩展的PCA9555，使CPLD和BIOS能检测CPU的在位信息。
在多路服务器中，主CPU，本实施例中主CPU为CPU0一直保证可以正常运行，当遇到某个从CPU故障，或者想隔离某一个从CPU，由操作系统中的应用程序发送CPU隔离的中断请求给BIOS，BIOS内部处理，检测CPU的在位信息，处理某个运行内存的存储空间，CPU的UPI连接链路等信息。然后BIOS控制南桥芯片的SMLink接口发出相应的com m and给CPLD。CPLD接到com m and，控制某个从CPU的复位信号reset为低，然后过1ms，控制这个CPU的电源信号PW RGD为低。BIOS检测到该从CPU是否已经隔离，重新配置机器资源，最后BIOS处理完成，发送中断请求给操作系统，通知CPU隔离完成。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (9)

1.一种多路服务器CPU隔离方法，其特征在于，包括如下步骤：
操作系统上层应用发送中断信号触发CPU隔离请求；
BIOS接收到中断信号后检查CPU的状态信息根据检查结果确认待隔离CPU；
BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给CPLD；
CPLD接收到命令后进行隔离处理；具体包括：CPLD接收到隔离命令后检测待隔离CPU在位并且处于正常运行状态；将待隔离CPU的复位信号以及待隔离CPU对应的PCIe设备复位信号拉低使待隔离CPU复位有效；延时设定时间阈值后将待隔离CPU电源信号拉低；
BIOS对隔离后的CPU进行检测处理；
发送中断请求到操作系统CPU隔离完成。
2.根据权利要求1所述的一种多路服务器CPU隔离方法，其特征在于，所述的操作系统上层应用发送中断信号触发CPU隔离请求的步骤之前包括：
接通电源执行服务器开机过程；
BIOS执行代码引导进入操作系统。
3.根据权利要求2所述的一种多路服务器CPU隔离方法，其特征在于，所述的接通电源执行服务器开机过程的步骤包括：
接通电源执行上电时序各电源模块输出电源信号；
CPLD检查CPU的在位信息确认是否有要隔离的CPU，若有，保持CPU电源信号、CPU复位信号以及CPU对应的PCIe设备复位信号一直为低电平；
执行步骤：BIOS执行代码引导进入操作系统。
4.根据权利要求3所述的一种多路服务器CPU隔离方法，其特征在于，若没有需要隔离的CPU，释放CPU电源信号、CPU复位信号以及CPU对应的PCIe设备复位信号，上电完成，执行步骤：BIOS执行代码引导进入操作系统。
5.根据权利要求1所述的一种多路服务器CPU隔离方法，其特征在于，所述的BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给CPLD的步骤中，还包括：
BIOS通过南桥芯片的SMLink接口发送待隔离CPU的隔离请求命令给接口扩展芯片，通过接口扩展芯片扩展后的接口发送给CPLD。
6.根据权利要求1所述的一种多路服务器CPU隔离方法，其特征在于，所述的BIOS对隔离后的CPU进行检测处理的步骤包括：
BIOS检测经过CPLD隔离处理后的CPU的在位状态判断是否隔离成功，若隔离成功，重新配置UPI、DIMM信息和PCIe资源。
7.一种多路服务器CPU隔离系统，其特征在于，包括BIOS、操作系统、可编程处理器、南桥芯片、CPU；
可编程处理器、CPU分别与供电模块连接；
可编程处理器与CPU连接，用于控制CPU的复位或上下电；
南桥芯片连接有接口扩展芯片连接，用于扩展端口，将扩展的端口连接到可编程处理器； CPU与接口扩展芯片连接；
所述的BIOS通过南桥芯片输出控制信号到可编程输出器；
操作系统，用于发送中断信号给BIOS触发CPU的隔离请求；
所述的可编程处理器为CPLD；CPLD接收到隔离命令后检测待隔离CPU 在位并且处于正常运行状态；将待隔离CPU的复位信号以及待隔离CPU对应的PCIe设备复位信号拉低使待隔离CPU复位有效；延时设定时间阈值后将待隔离CPU电源信号拉低。
8.根据权利要求7所述的一种多路服务器CPU隔离系统，其特征在于，所述的CPU包括主CPU和若干从CPU；
主CPU和若干从CPU分别与可编程处理器连接；
若干从CPU与接口扩展芯片连接；
操作系统，用于发送中断信号给BIOS触发某个从CPU的隔离请求。
9.根据权利要求8所述的一种多路服务器CPU隔离系统，其特征在于，BIOS通过南桥芯片的SMLlink接口发送控制信号到CPLD。
CN201910895559.8A 2019-09-21 2019-09-21 一种多路服务器cpu隔离方法及系统 Active CN110764829B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910895559.8A CN110764829B (zh) 2019-09-21 2019-09-21 一种多路服务器cpu隔离方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910895559.8A CN110764829B (zh) 2019-09-21 2019-09-21 一种多路服务器cpu隔离方法及系统

Publications (2)

Publication Number Publication Date
CN110764829A CN110764829A (zh) 2020-02-07
CN110764829B true CN110764829B (zh) 2022-07-08

Family

ID=69330031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910895559.8A Active CN110764829B (zh) 2019-09-21 2019-09-21 一种多路服务器cpu隔离方法及系统

Country Status (1)

Country Link
CN (1) CN110764829B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111581058B (zh) * 2020-05-09 2024-03-19 西安易朴通讯技术有限公司 故障管理方法、装置、设备及计算机可读存储介质
CN114090095B (zh) * 2022-01-19 2022-05-24 苏州浪潮智能科技有限公司 一种多路服务器中cpu的bios加载方法及相关组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104579802A (zh) * 2015-02-15 2015-04-29 浪潮电子信息产业股份有限公司 一种多路服务器快速故障恢复的方法
CN105700975A (zh) * 2016-01-08 2016-06-22 华为技术有限公司 一种中央处理器cpu热移除、热添加方法及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104579802A (zh) * 2015-02-15 2015-04-29 浪潮电子信息产业股份有限公司 一种多路服务器快速故障恢复的方法
CN105700975A (zh) * 2016-01-08 2016-06-22 华为技术有限公司 一种中央处理器cpu热移除、热添加方法及装置

Also Published As

Publication number Publication date
CN110764829A (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
CN101271332B (zh) 紧凑型一体化冗余控制器及其控制方法
CN110764829B (zh) 一种多路服务器cpu隔离方法及系统
WO2021212943A1 (zh) 一种服务器电源的维修方法、装置、设备及介质
CN104050061A (zh) 一种基于PCIe总线多主控板冗余备份系统
CN110399034B (zh) 一种SoC系统的功耗优化方法及终端
CN111767244A (zh) 基于国产龙芯平台的双冗余计算机设备
CN111124728B (zh) 业务自动恢复方法、系统、可读存储介质及服务器
CN110109782B (zh) 一种故障PCIe设备的更换方法、装置及系统
CN105242980A (zh) 互补式看门狗系统及互补式看门狗的监测方法
CN102880527A (zh) 一种基板管理控制器的数据恢复方法
CN108958987B (zh) 一种低轨小卫星容错系统及方法
CN105468390A (zh) Boot在线升级装置及方法
CN114116280A (zh) 交互式bmc自恢复方法、系统、终端及存储介质
CN1584847B (zh) 在交流电源不存在时的操作状态保存的方法和系统
CN114442787B (zh) 服务器进入功耗封顶后实现整机功耗回调的方法、系统
US9026838B2 (en) Computer system, host-bus-adaptor control method, and program thereof
CN212541329U (zh) 基于国产龙芯平台的双冗余计算机设备
CN111966197A (zh) 一种多路服务器系统及cpu启动数量的调节方法
CN111124780B (zh) 一种UPI Link降速测试方法、系统、终端及存储介质
CN102023887B (zh) 一种计算机系统的电源管理方法及计算机系统
JP2008152552A (ja) 計算機システム及び障害情報管理方法
CN109358982B (zh) 硬盘自愈装置、方法以及硬盘
JP2001101034A (ja) 異種ｏｓ間制御による障害復旧方法
CN112099609A (zh) 一种多节点服务器上电时序控制系统
CN113050407A (zh) 一种分布式处理系统主备控制器确定及切换方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant