JPH10335570A - 多面体ｉｃパッケージ - Google Patents

多面体ｉｃパッケージ

Info

Publication number
JPH10335570A
JPH10335570A JP9139515A JP13951597A JPH10335570A JP H10335570 A JPH10335570 A JP H10335570A JP 9139515 A JP9139515 A JP 9139515A JP 13951597 A JP13951597 A JP 13951597A JP H10335570 A JPH10335570 A JP H10335570A
Authority
JP
Japan
Prior art keywords
package
polyhedron
polyhedral
pins
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9139515A
Other languages
English (en)
Other versions
JP3012555B2 (ja
Inventor
Ryuichi Kano
隆一 嘉納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOBE NIPPON DENKI SOFTWARE KK
NEC Software Kobe Ltd
Original Assignee
KOBE NIPPON DENKI SOFTWARE KK
NEC Software Kobe Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOBE NIPPON DENKI SOFTWARE KK, NEC Software Kobe Ltd filed Critical KOBE NIPPON DENKI SOFTWARE KK
Priority to JP9139515A priority Critical patent/JP3012555B2/ja
Priority to US09/079,945 priority patent/US6008530A/en
Publication of JPH10335570A publication Critical patent/JPH10335570A/ja
Application granted granted Critical
Publication of JP3012555B2 publication Critical patent/JP3012555B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 ＩＣパッケージのピン数をピン間隔を狭める
ことなく増加でき、ＩＣパッケージに実装される半導体
チップとピンとの配線距離を短くした多面体ＩＣパッケ
ージを提供する。 【解決手段】 ＩＣパッケージの形状を多面体構造と
し、半導体チップと接続する複数のピン２を多面体の各
面に設け、複数のピン同士を合致させて、ＩＣパッケー
ジの複数を積み重ね、または並列させ、ＩＣパッケージ
のピン間隔を狭めることなくピン数を増加できるよう
に、３次元的配列を可能にする。多面体の各面には、物
理的インタフェースを可能にするためのアクセス穴を設
けることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多面体の複数面
に、信号伝達媒体（以後ピンと略す）を配置したＩＣパ
ッケージ、特に、３次元的実装配置を考慮した多面体Ｉ
Ｃパッケージに関する。
【０００２】
【従来の技術】図１０は、従来のＩＣパッケージの一例
を示す斜視図である。ＩＣパッケージは、一般に、多く
のピンを必要とするＩＣを実現するものであり、ピンの
配列として、図に示すような格子状のピン配列のＩＣパ
ッケージが用いられている。この例は、従来の多層プリ
ント板を用いたときのＩＣパッケージの構造であり、図
１０（ａ）は、ピン３０２がはっきりと見えるはんだ面
を示し、図１０（ｂ）は、部品正面を示し、ピン３０２
はほとんど見えない。図１０（ａ），（ｂ）に示すよう
に、ピン３０２は、片面にのみ実装されている。
【０００３】また、図１１は、上述した従来例の内部構
造を示す図である。この例における内部構造は、半導体
３０３，導電体リード３０４，半導体３０３と導電体リ
ード３０４とを接続するボンディングワイヤ３０５から
なる。この図に示すように、ピン３０２をＩＣパッケー
ジ３０１の一底面に配列するため、ピン数を増加させる
ためには、ピン間の間隔を狭めるか、若しくは、ＩＣパ
ッケージ自体の拡張が必要になる。ところが、実装精度
上および電気的特性により、ピンの間隔は制約され、Ｉ
Ｃパッケージの拡張も導電体リード３０４の延長等の電
気的特性および実装密度確保により制約される。
【０００４】さらに、特開昭６１−９９３６１号公報お
よび特開平７−８６４９３号公報には、複数の半導体チ
ップを平面およぴ多面体の面上に配置して多面体内を略
直線で配線する手法が記載されているが、この手法は、
ＩＣパッケージ内に複数の半導体チップを実装し、チッ
プ間の配線長を短縮するための手法であり、ＩＣパッケ
ージ間の配線問題を直接解決するものではない。
【０００５】また、ＩＣパッケージを、３次元的に実装
した場合、表層部に配置されたＩＣパッケージ以外は、
外部からのアクセスが不可能になるため光や液体、気体
等のインタフェースを実装することはできない。
【０００６】さらに、深層部に配置されたＩＣパッケー
ジへの冷却および保守は、著しく困難になる。
【０００７】
【発明が解決しようとする課題】上述した従来例では、
立体であるＩＣパッケージの１面にのみ、ピンを実装し
ているため、ＩＣ機能向上に伴いＩＣパッケージの必要
とするピン数の要求が増え、それに応じてピン数を増や
すとピン間隔が狭くなるという問題を有する。
【０００８】また、ピンの間隔を確保するため、ＩＣパ
ッケージの必要とするピン数の要求が増えるに従い、半
導体チップとＩＣパッケージのピンのと距離が増加する
ため、ＩＣパッケージ内の半導体チップとＩＣパッケー
ジ外との配線長が長くなることにより、電気的特性が悪
化するという問題を有する。
【０００９】さらに、ＩＣパッケージ間の電気的インタ
フェースは、プリント基板上のパタンを媒介して伝達さ
れるため、伝送路が長くなり、ＩＣパッケージ間の配線
長が長くなり、電気的特性の悪化を招くという問題を有
する。
【００１０】またさらに、ＩＣパッケージを、３次元的
に実装した場合、表層部に配置されたＩＣパッケージ以
外は、外部からのアクセスが不可能になるため、ＩＣパ
ッケージを３次元的に密着実装した場合、表層部に配置
されたＩＣパッケージ以外は、光，液体，気体などの電
気的インタフェース以外のインタフェースを実装できな
いという問題を有する。
【００１１】また、ＩＣパッケージを多層基板に実装し
た場合、基板上の回路構成上、基盤との接着面の端子を
電気的に接触することが困難になる場合があるため、実
装後の検査において、このＩＣパッケージ端子近傍での
電気的特性計測のための端子への電気的接触が困難な場
合があるという問題を有する。
【００１２】さらに、回路構成上および電気的特性上、
ＩＣパッケージ近傍に部品や配線を高密度に実装する必
要性があり、かつ、物理的実装間隔を必要とする部品を
同一基板上に実現するため、ＩＣパッケージ近傍のみに
回路が集中し、局所的に回路が密集する。これに対処す
るために、基板全体を多層化しなければならないという
問題を有する。
【００１３】そこで、本発明の目的は、ＩＣパッケージ
のピン数をピン間隔を狭めることなく増加できる多面体
ＩＣパッケージを提供することにある。
【００１４】また、本発明の他の目的は、ＩＣパッケー
ジに実装される半導体チップと、ピンとの配線距離を短
くする多面体ＩＣパッケージを提供することにある。
【００１５】またさらに、本発明の他の目的は、３次元
的実装を容易にする多面体ＩＣパッケージを提供するこ
とにある。
【００１６】また、本発明の他の目的は、ＩＣパッケー
ジを３次元的実装を行った場合、表層部に配置されたパ
ッケージ以外にも、外部からのアクセスを可能にする多
面体ＩＣパッケージを提供することにある。
【００１７】さらに、本発明の他の目的は、ＩＣパッケ
ージを実装後、端子近傍での電気的計測を確保できる多
面体ＩＣパッケージを提供することにある。
【００１８】またさらに、本発明の他の目的は、ＩＣパ
ッケージを複数の基板に同時に実装することにより、部
分的に密集した回路構成の小規模な高密度の基板を実現
できる多面体ＩＣパッケージを提供することにある。
【００１９】
【課題を解決するための手段】上記目的を達成するた
め、本発明の多面体ＩＣパッケージは、半導体チップと
接続する複数のピンと、半導体チップと複数のピンとを
接続する導電体リードと、半導体と導電体リードとを接
続するボンディングワイヤとを備えたＩＣパッケージに
おいて、ＩＣパッケージの形状を多面体構造とし、複数
のピンを多面体の各面に設け、複数のピン同士を合致さ
せて、ＩＣパッケージの複数を積み重ね、または並列さ
せ、ＩＣパッケージのピン間隔を狭めることなくピン数
を増加できるように、３次元的配列を可能にしたことを
特徴とする。
【００２０】また、多面体の各面の単位体積あたりのビ
ンの実装密度を高くすることにより、前記半導体チップ
と前記ピンとの配線長を短くするのが好ましい。
【００２１】また、多面体は、６面体であるのが好まし
い。
【００２２】さらに、６面体は、ほぼ立方体に近い６面
体であるのが好ましい。
【００２３】またさらに、多面体の２面以上に端子を実
装することにより、基板実装のための接着面以外の端子
を用いて基板実装後の検査を可能とするのが好ましい。
【００２４】また、多面体の２面以上に端子を実装する
ことにより、同時に、２枚以上の基板に接続することを
可能とするのが好ましい。
【００２５】さらに、多面体の各面に、外部とアクセス
をするためのインタフェースと連絡するアクセス穴を設
けるのが好ましい。
【００２６】またさらに、インタフェースが、物理的，
電気的，光学的インタフェースのいずれかであのが好ま
しい。
【００２７】また、アクセス穴が、情報または動力伝達
のための通路として利用されるのが好ましい。
【００２８】さらに、アクセス穴が、多面体の各面のほ
ぼ中央に設けられるのが好ましい。
【００２９】またさらに、アクセス穴により、接続実装
後に外部からのアクセスを３次元的に確保するのが好ま
しい。
【００３０】本発明は、上記に記載した構成により、Ｉ
Ｃパッケージのピンの実装数を増加させ、機能向上に伴
うピン数の要求に答える。また、単位体積あたりのビン
の実装密度を向上させることにより、半導体チップとピ
ンとの配線長を短くすることが実現する。さらに、３次
元的に密着した実装を行うことにより、パッケージ間の
配線長を最短にすることが実現する。また、このよう
に、３次元的に密着した実装を行った場合に、表層部に
配置されたパッケージ以外にも、外部からの物理的アク
セスを確保することにより、それらに、電気以外のイン
タフェースを実装することを可能にし、さらに、それら
ＩＣパッケージの冷却，保守作業を容易にすることを実
現する。
【００３１】また、基板実装面の端子と電気的に等価で
物理的に近い端子を実装基板面以外に確保することによ
り、基板実装後の検査のための電気的アクセスを容易に
する。さらに、複数面に配置した端子により、実装密度
の異なる複数の基板に同時に実装されることが可能とな
り、基板の配線、実装密度と基板面積を考慮した実装を
実現できる。
【００３２】
【発明の実施の形態】以下に、本発明の実施例について
図面を参照して説明する。
【００３３】図１は、本発明の多面体ＩＣパッケージの
第１の実施例を示す斜視図である。このＩＣパッケージ
は、多面体ＩＣパッケージ１の各面にピン２を複数実装
したものである。多面体ＩＣパッケージ１としてセラミ
ック等絶縁体からなる６面体を用い、その多面体の各面
にピン２を実装した実施例である。本実施例において
は、多面体ＩＣパッケージ１は、ほぼ立方体に近い多面
体である。
【００３４】図２は、図１の多面体ＩＣパッケージの内
部構造を示す断面図である。この断面図は、多面体ＩＣ
パッケージ１と、多面体ＩＣパッケージ１２との結合す
る状態を示す。多面体ＩＣパッケージ１の内部は、半導
体チップ３と、ピン２と、半導体チップ３とピン２とを
接続する導電体リード４と、ボンディングワイヤ５と、
コネクタ６１とからなる。また、多面体ＩＣパッケージ
１２は、ピン２とコネクタ６２と、ピン２とコネクタ６
２とを接続する導電体リード４とからなる。すなわち、
多面体ＩＣパッケージ１は、半導体チップ３を有し、も
う一方の多面体ＩＣパッケージ１２は、半導体チップを
有していない。この多面体ＩＣパッケージ１１と、半導
体チップを有しない多面体ＩＣパッケージ１２との２個
の直方体が結合して構成される。多面体ＩＣパッケージ
１では、導電体リード４は、ピン２，半導体３，コネク
タ６１を接続する。コネクタ６１は、多面体ＩＣパッケ
ージ１２のコネクタ６２と接続されるものである。多面
体ＩＣパッケージ１に内蔵された半導体チップ３と導電
体リード４とは、ボンディングワイヤ５で結線される。
このようにして、多面体ＩＣパッケージ１と多面体ＩＣ
パッケージ１２とは、コネクタ６１およぴコネクタ６２
によって、電気的，物理的に結合される。
【００３５】図３は、上述した図１に示された多面体Ｉ
Ｃパッケージ１を３次元的に密着実装した斜視図であ
る。多面体ＩＣパッケージ１間は、ピン２によって直接
電気的物理的に接続され、配線による電気的特性の悪化
を回避することができる。
【００３６】図４は、本発明の多面体ＩＣパッケージの
第２の実施例を示す斜視図である。本実施例では、図１
の多面体ＩＣパッケージ１に物理アクセス、すなわち、
光，気体，液体のインタフェースを使用するためのアク
セス穴１０１を備えている。このアクセス穴１０１は、
多面体のほぼ中央に設けられ、周囲にピン２が設けられ
ている。
【００３７】図５は、上述した図４の多面体ＩＣパッケ
ージ１を３次元的に密着実装した斜視図である。図３と
同様に、多面体ＩＣパッケージ１間は、ピン２によって
電気的，物理的に結合され、多面体ＩＣパッケージ１
が、順次積み重なっている。また、その周囲には、たと
えば、光入出力モジュール２０１が配置され、多面体Ｉ
Ｃパッケージ１の各アクセス穴１０１を通して光インタ
フェースと通じている。
【００３８】図６は、上述した図５の多面体ＩＣパッケ
ージの内部構造を示す断面図である。本実施例では、物
理アクセス用の貫通孔１０１を光路として利用する。物
理アクセス用の貫通孔１０１は、情報または動力伝達の
ための光路として利用する。多面体ＩＣパッケージ１外
部からの光は、図５に示す光入出力モジュール２０１か
ら出た光が、ハーフミラー１０３により反射され、光イ
ンタフェース１０２に導かれ、そこで処理が行われる。
ハーフミラー１０３を透過した光は、光インタフェース
１０２の制御により液晶シャッター１０４により、遮断
／透過が制御され、透過した湯合は、物理アクセス用の
貫通孔１０１を通り、外部のパッケージに伝播される。
【００３９】図７は、本発明の多面体ＩＣパッケージの
第３の実施例を示す斜視図である。本実施例では、多面
体ＩＣパッケージ１３は、第１の実施例ではほぼ立方体
に近い直方体であったものが、平面に近い多面体となっ
ている。ピン２は、基板設置面に電気的に実装された高
密度部品のピンと接続された状態で、その基板設置面に
対向する面に高密度部品が実装される。
【００４０】図８は、図７の多面体ＩＣパッケージの内
部構造を示す断面図である。多面体ＩＣパッケージ１３
の内部は、半導体チップ３と、ピン２と、半導体チップ
３とピン２とを接続する導電体リード４と、ボンデイン
グワイヤ５とで構成される。導電体リード４は、ピン２
とピン２、ピン２と半導体３とを接続する。
【００４１】図９は、図７に示す多面体ＩＣパッケージ
１３を、実装密度，配線密度，面積の異なる基板に実装
した実装例を示す斜視図である。多面体ＩＣパッケージ
１３は、高密度実装部品７１を実装した高密度多層基板
８１と、実装間隔を必要とする部品７２を実装した低密
度基板８２とに同時に実装される。高密度実装が不可欠
な回路部分にのみ、限定して比較的高価な高密度多層基
板８１を使用することで、実装間隔を必要とするため大
面積が必要な基板を安価な低密度基板８２で実現でき
る。
【００４２】
【発明の効果】本発明では、立体である多面体ＩＣパッ
ケージの複数面にピンを実装することにより、１面のみ
にピンを実装する場合に比較してピンの実装数を２倍以
上増やすことが可能である。従って、ピン間隔を狭める
ことなく、ピンの実装数を増やすことが可能ということ
である。これにより回路の実装密度を高め、ＩＣにより
多くの機能を集積することが可能になる。
【００４３】また、立体である多面体ＩＣパッケージの
複数面にピンを実装することにより、半導体チップとピ
ンとの距離を１平面上にピンを実装する場合に比較し
て、短くすることが可能である。従って、多面体ＩＣパ
ッケージ内の半導体チップと、多面体ＩＣパッケージ外
との配線長が長くならないことにより、電気的特性の悪
化を防ぐことが可能になる。
【００４４】さらに、多面体ＩＣパッケージを密着実装
することにより、伝送路の距離を短くすることにより、
電気的特性が改善される。従って、多面体ＩＣパッケー
ジ間の電気的インタフェースは、プリント基板上のバタ
ンを媒介して伝達する従来の方法に比較して、電気的特
性が改善される。
【００４５】また、多面体ＩＣパッケージに外部からの
物理的アクセスを可能にする、貫通孔を実現することに
より、密着実装した深層部の多面体ＩＣパッケージに
も、物理的アクセスを確保することが可能になる。従っ
て、多面体ＩＣパッケージを、３次元的に密着実装した
揚合でも、深層部に配置した多面体ＩＣパッケージにも
外部からの物理的アクセスが確保される。
【００４６】さらに、基板実装面の端子と電気的に等価
で物理的に近い端子を実装基板面以外に確保することに
より、電気的アクセスを容易にする。従って、基板実装
後の検査において、実装基板の回路構成状態に関わら
ず、端子の電気的近傍で電気的計測が可能である。
【００４７】さらに、多面体ＩＣパッケージの複数面に
実装した端子で、子基板を多面体ＩＣパッケージに接続
したまま、親基板に実装することが可能である。従っ
て、高密度な実装を必要とする回路部分のみを、分離し
た高密度実装用の多層基板で実現し、それ以外の安価な
低密度基板に実装することで、大面積な基板を、高価な
高密度実装用の多層基板で実現することを必要としな
い。
【図面の簡単な説明】
【図１】本発明の多面体ＩＣパッケージの第１の実施例
を示す斜視図である。
【図２】本発明の多面体ＩＣパッケージの第１の実施例
の内部構造を示す断面図である。
【図３】本発明の多面体ＩＣパッケージの第１の実施例
を実装したときの構成を示す斜視図である。
【図４】本発明の多面体ＩＣパッケージの第２の実施例
を示す斜視図である。
【図５】本発明の多面体ＩＣパッケージの第２の実施例
を実装したときの構成を示す斜視図である。
【図６】本発明の多面体ＩＣパッケージの第２の実施例
の内部構造を示す断面図である。
【図７】本発明の多面体ＩＣパッケージの第３の実施例
を示す斜視図である。
【図８】本発明の多面体ＩＣパッケージの第３の実施例
の内部構造を示す断面図である。
【図９】本発明の多面体ＩＣパッケージの第３の実施例
を実装したときの構成を示す斜視図である。
【図１０】従来のＩＣパッケージを示す斜視図である。
（ａ）は、ピンが見え、（ｂ）は、ピンが見えない面を
示す。
【図１１】従来のＩＣパッケージの内部構造を示す断面
図である。
【符号の説明】
１，１２，１３ 多面体ＩＣパッケージ ２ 情報伝達媒体（ピン） ３ 半導体チップ ４ 導電体リード ５ ボンディングワイヤ ６１，６２ コネクタ ７１ 高密度実装部品 ７２ 実装間隔を必要とする部品 ８１ 高密度多層基板 ８２ 低密度基板 １０１ アクセス穴 １０２ 光インタフェース １０３ ハーフミラー １０４ 光路遮断用シャッター ２０１ 光入出力モジュール ２０２ 基板 ３０１ 従来のＩＣパッケージ ３０２ ピン ３０３ 半導体チップ ３０４ 導電体リード ３０５ ボンディングワイヤ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】半導体チップと接続する複数のピンと、前
    記半導体チップと前記複数のピンとを接続する導電体リ
    ードと、前記半導体と前記導電体リードとを接続するボ
    ンディングワイヤとを備えたＩＣパッケージにおいて、 前記ＩＣパッケージの形状を多面体構造とし、 前記複数のピンを前記多面体の各面に設け、 前記複数のピン同士を合致させて、前記ＩＣパッケージ
    の複数を積み重ね、または並列させ、 前記ＩＣパッケージのピン間隔を狭めることなくピン数
    を増加できるように、３次元的配列を可能にしたことを
    特徴とする多面体ＩＣパッケージ。
  2. 【請求項２】前記多面体の各面の単位体積あたりのビン
    の実装密度を高くすることにより、前記半導体チップと
    前記ピンとの配線長を短くすることを特徴とする、請求
    項２に記載の多面体ＩＣパッケージ。
  3. 【請求項３】前記多面体が、６面体であることを特徴と
    する、請求項１または２に記載の多面体ＩＣパッケー
    ジ。
  4. 【請求項４】前記６面体が、ほぼ立方体に近い６面体で
    あることを特徴とする、請求項３に記載の多面体ＩＣパ
    ッケージ。
  5. 【請求項５】前記多面体の２面以上に端子を実装するこ
    とにより、基板実装のための接着面以外の端子を用いて
    前記基板実装後の検査を可能とすることを特徴とする、
    請求項１〜４のいずれかに記載の多面体ＩＣパッケー
    ジ。
  6. 【請求項６】前記多面体の２面以上に端子を実装するこ
    とにより、同時に、２枚以上の基板に接続することを可
    能とする請求項１〜４のいずれかに記載の多面体ＩＣパ
    ッケージ。
  7. 【請求項７】前記多面体の各面に、外部とアクセスをす
    るためのインタフェースと連絡するアクセス穴を設けた
    ことを特徴とする、請求項１〜６のいずれかに記載の多
    面体ＩＣパッケージ。
  8. 【請求項８】前記インタフェースが、物理的，電気的，
    光学的インタフェースのいずれかであることを特徴とす
    る、請求項７に記載の多面体ＩＣパッケージ。
  9. 【請求項９】前記アクセス穴が、情報または動力伝達の
    ための通路として利用されることを特徴とする、請求項
    ７または８に記載の多面体ＩＣパッケージ。
  10. 【請求項１０】前記アクセス穴が、前記多面体の各面の
    ほぼ中央に設けられたことを特徴とする、請求項７〜９
    のいずれかに記載の多面体ＩＣパッケージ。
  11. 【請求項１１】前記アクセス穴により、接続実装後に外
    部からのアクセスを３次元的に確保することを特徴とす
    る、請求項７〜１０のいずれかに記載の多面体ＩＣパッ
    ケージ。
JP9139515A 1997-05-29 1997-05-29 多面体ｉｃパッケージ Expired - Fee Related JP3012555B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9139515A JP3012555B2 (ja) 1997-05-29 1997-05-29 多面体ｉｃパッケージ
US09/079,945 US6008530A (en) 1997-05-29 1998-05-15 Polyhedral IC package for making three dimensionally expandable assemblies

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9139515A JP3012555B2 (ja) 1997-05-29 1997-05-29 多面体ｉｃパッケージ

Publications (2)

Publication Number Publication Date
JPH10335570A true JPH10335570A (ja) 1998-12-18
JP3012555B2 JP3012555B2 (ja) 2000-02-21

Family

ID=15247102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9139515A Expired - Fee Related JP3012555B2 (ja) 1997-05-29 1997-05-29 多面体ｉｃパッケージ

Country Status (2)

Country Link
US (1) US6008530A (ja)
JP (1) JP3012555B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001041517A1 (en) * 1999-12-01 2001-06-07 Sigtronics Limited Improvements in or relating to circuit boards
US6504244B2 (en) 2000-02-02 2003-01-07 Nec Corporation Semiconductor device and semiconductor module using the same
JP2006147735A (ja) * 2004-11-18 2006-06-08 Tokuhara Izumi ３次元多面構造複合半導体チップ及び演算処理装置

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3156896B2 (ja) * 1994-01-28 2001-04-16 富士通株式会社 半導体装置の製造方法およびかかる製造方法により製造された半導体装置
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
JP2000223657A (ja) * 1999-02-03 2000-08-11 Rohm Co Ltd 半導体装置およびそれに用いる半導体チップ
US6362517B1 (en) * 1999-09-22 2002-03-26 Michael Ray Bell High voltage package for electronic device
US6469901B1 (en) * 2000-05-15 2002-10-22 3C Interactive, Inc. System and method for cartridge-based, geometry-variant scalable electronic systems
US6343940B1 (en) 2000-06-19 2002-02-05 Advantest Corp Contact structure and assembly mechanism thereof
TW492114B (en) 2000-06-19 2002-06-21 Advantest Corp Method and apparatus for edge connection between elements of an integrated circuit
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6710435B2 (en) * 2001-08-09 2004-03-23 Denso Corporation Semiconductor device arrangement and method of fabricating the same
US6433413B1 (en) 2001-08-17 2002-08-13 Micron Technology, Inc. Three-dimensional multichip module
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US6686654B2 (en) * 2001-08-31 2004-02-03 Micron Technology, Inc. Multiple chip stack structure and cooling system
US7402897B2 (en) * 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US20040084211A1 (en) * 2002-10-30 2004-05-06 Sensonix, Inc. Z-axis packaging for electronic device and method for making same
US20040115995A1 (en) * 2002-11-25 2004-06-17 Sanders Samuel Sidney Circuit array module
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US6945791B2 (en) * 2004-02-10 2005-09-20 International Business Machines Corporation Integrated circuit redistribution package
JP2007127607A (ja) * 2005-11-07 2007-05-24 Mitsutoyo Corp センサブロック
US7999383B2 (en) 2006-07-21 2011-08-16 Bae Systems Information And Electronic Systems Integration Inc. High speed, high density, low power die interconnect system
US7885494B2 (en) * 2008-07-02 2011-02-08 Sony Ericsson Mobile Communications Ab Optical signaling for a package-on-package stack
KR101013562B1 (ko) * 2009-01-23 2011-02-14 주식회사 하이닉스반도체 큐브 반도체 패키지
US8310835B2 (en) * 2009-07-14 2012-11-13 Apple Inc. Systems and methods for providing vias through a modular component
US9220180B2 (en) * 2010-12-09 2015-12-22 Richard Anthony Dunn, JR. System and methods for scalable parallel data processing and process control
US8174826B2 (en) * 2010-05-27 2012-05-08 International Business Machines Corporation Liquid cooling system for stackable modules in energy-efficient computing systems
US8279597B2 (en) 2010-05-27 2012-10-02 International Business Machines Corporation Heatsink allowing in-situ maintenance in a stackable module
US8358503B2 (en) 2010-05-28 2013-01-22 International Business Machines Corporation Stackable module for energy-efficient computing systems
US8179674B2 (en) 2010-05-28 2012-05-15 International Business Machines Corporation Scalable space-optimized and energy-efficient computing system
JP2012114241A (ja) * 2010-11-25 2012-06-14 Renesas Electronics Corp 半導体チップおよび半導体装置
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
CN104112714B (zh) * 2013-04-19 2017-03-08 武汉赛丰科技有限公司 芯壳、芯匣及芯系统
US9646953B2 (en) * 2014-11-12 2017-05-09 Intel Corporation Integrated circuit packaging techniques and configurations for small form-factor or wearable devices
MY192051A (en) * 2016-12-29 2022-07-25 Intel Corp Stacked dice systems
US20200072871A1 (en) * 2017-03-31 2020-03-05 Intel Corporation Ultra low-cost, low leadtime, and high density space transformer for fine pitch applications
US11894322B2 (en) 2018-05-29 2024-02-06 Analog Devices, Inc. Launch structures for radio frequency integrated device packages
CN112018097B (zh) * 2020-09-03 2022-09-23 长江存储科技有限责任公司 半导体结构及其制造方法
US11744021B2 (en) 2022-01-21 2023-08-29 Analog Devices, Inc. Electronic assembly

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4394712A (en) * 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers
JPS6199361A (ja) * 1984-10-22 1986-05-17 Fujitsu Ltd 半導体装置
JPH01205456A (ja) * 1988-02-10 1989-08-17 Nec Corp Ｌｓｉ用多ピンケース
US5166773A (en) * 1989-07-03 1992-11-24 General Electric Company Hermetic package and packaged semiconductor chip having closely spaced leads extending through the package lid
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions
US5828126A (en) * 1992-06-17 1998-10-27 Vlsi Technology, Inc. Chip on board package with top and bottom terminals
US5343366A (en) * 1992-06-24 1994-08-30 International Business Machines Corporation Packages for stacked integrated circuit chip cubes
DE69315907T2 (de) * 1992-07-27 1998-04-16 Murata Manufacturing Co Elektronisches Vielschichtbauteil, Verfahren zur dessen Herstellung und Verfahren zur Messung seiner Charakteristiken
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5343346A (en) * 1993-05-06 1994-08-30 Xolox Corporation Single point magnetic contact hatch assembly
JP3323958B2 (ja) * 1993-06-14 2002-09-09 ポリプラスチックス株式会社 モールド形電気部品の製造方法
JPH0786493A (ja) * 1993-09-10 1995-03-31 Matsushita Electric Ind Co Ltd マルチチップモジュール
US5434452A (en) * 1993-11-01 1995-07-18 Motorola, Inc. Z-axis compliant mechanical IC wiring substrate and method for making the same
JP3094069B2 (ja) * 1993-12-24 2000-10-03 日本特殊陶業株式会社 セラミックパッケージ本体の製造方法
US5654204A (en) * 1994-07-20 1997-08-05 Anderson; James C. Die sorter
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
JP3213794B2 (ja) * 1995-07-31 2001-10-02 ローム株式会社 面実装型電子部品およびその製造方法
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5793104A (en) * 1996-02-29 1998-08-11 Lsi Logic Corporation Apparatus for forming electrical connections between a semiconductor die and a semiconductor package
US5781413A (en) * 1996-09-30 1998-07-14 International Business Machines Corporation Method and apparatus for directing the input/output connection of integrated circuit chip cube configurations

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001041517A1 (en) * 1999-12-01 2001-06-07 Sigtronics Limited Improvements in or relating to circuit boards
US6504244B2 (en) 2000-02-02 2003-01-07 Nec Corporation Semiconductor device and semiconductor module using the same
JP2006147735A (ja) * 2004-11-18 2006-06-08 Tokuhara Izumi ３次元多面構造複合半導体チップ及び演算処理装置
JP4591051B2 (ja) * 2004-11-18 2010-12-01 庸美 徳原 ３次元多面構造複合半導体チップ及び演算処理装置

Also Published As

Publication number Publication date
JP3012555B2 (ja) 2000-02-21
US6008530A (en) 1999-12-28

Similar Documents

Publication Publication Date Title
JP3012555B2 (ja) 多面体ｉｃパッケージ
US7652381B2 (en) Interconnect system without through-holes
EP1264347B1 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US20070090534A1 (en) Semiconductor module including a plurality of IC chips therein
JP2509969B2 (ja) 電子装置
JPH08504060A (ja) Ｉｃマイクロプロセッサ用で、構造的にｉｃマイクロプロセッサに組み合わされたｉｃメモリー積層を含むモジュール
JPS6249989B2 (ja)
JP2004235606A (ja) キャノピー型キャリアを有する電子モジュール
US6630727B1 (en) Modularly expandable multi-layered semiconductor component
US20060138630A1 (en) Stacked ball grid array packages
JP2000031617A (ja) メモリモジュールおよびその製造方法
JPH11297872A (ja) 半導体装置
JP4630409B2 (ja) 光電子集積回路装置
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP2001189417A (ja) 半導体モジュールパッケージ
JPH04290258A (ja) マルチチップモジュール
JPH05343602A (ja) 高集積半導体装置及びそれを用いた半導体モジュール
JP3395126B2 (ja) Ｐｃカード
KR200295665Y1 (ko) 적층형반도체패키지
US7053472B2 (en) Optical package structure
JP3166722B2 (ja) 積層型半導体装置のスタック構造
JPH05275838A (ja) 電子装置用モジュール
JP7166874B2 (ja) 光モジュール実装基板および容器実装基板
JP2706699B2 (ja) 半導体モジュール
JPH06176838A (ja) 配線板及びｉｃパッケージ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19991130

LAPS Cancellation because of no payment of annual fees