JPH1032354A - 熱電材料 - Google Patents
熱電材料Info
- Publication number
- JPH1032354A JPH1032354A JP8185866A JP18586696A JPH1032354A JP H1032354 A JPH1032354 A JP H1032354A JP 8185866 A JP8185866 A JP 8185866A JP 18586696 A JP18586696 A JP 18586696A JP H1032354 A JPH1032354 A JP H1032354A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- thermoelectric material
- layers
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/80—Constructional details
- H10N10/85—Thermoelectric active materials
- H10N10/851—Thermoelectric active materials comprising inorganic compositions
- H10N10/852—Thermoelectric active materials comprising inorganic compositions comprising tellurium, selenium or sulfur
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/80—Constructional details
- H10N10/85—Thermoelectric active materials
- H10N10/851—Thermoelectric active materials comprising inorganic compositions
- H10N10/855—Thermoelectric active materials comprising inorganic compositions comprising compounds containing boron, carbon, oxygen or nitrogen
Landscapes
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】 優れた熱電性能を有する熱電材料を提供す
る。 【解決手段】 熱電材料１は１つの伝導層３を２つのバ
リヤ層４によって挟むように、複数の伝導層３と複数の
バリヤ層４とを交互に積層したものである。伝導層３は
第１の半導体ｓ1 のみからなる。最外側に位置する両バ
リヤ層４は第２の半導体ｓ2 のみからなる主層４ａと第
１および第２の半導体ｓ1 ，ｓ2 よりなる１つの境界層
４ｂとより構成される。中間に位置する複数のバリヤ層
４は主層４ａと、２つの境界層４ｂとより構成される。
伝導層３の厚さｔ1 に対するバリヤ層４の厚さｔ2 は２
ｔ1 ≦ｔ2 ≦５０ｔ1 に設定される。これにより各伝導
層３内に量子井戸を形成し得る。
る。 【解決手段】 熱電材料１は１つの伝導層３を２つのバ
リヤ層４によって挟むように、複数の伝導層３と複数の
バリヤ層４とを交互に積層したものである。伝導層３は
第１の半導体ｓ1 のみからなる。最外側に位置する両バ
リヤ層４は第２の半導体ｓ2 のみからなる主層４ａと第
１および第２の半導体ｓ1 ，ｓ2 よりなる１つの境界層
４ｂとより構成される。中間に位置する複数のバリヤ層
４は主層４ａと、２つの境界層４ｂとより構成される。
伝導層３の厚さｔ1 に対するバリヤ層４の厚さｔ2 は２
ｔ1 ≦ｔ2 ≦５０ｔ1 に設定される。これにより各伝導
層３内に量子井戸を形成し得る。
Description
【０００１】
【発明の属する技術分野】本発明は熱電材料、即ち、１
つの伝導層を２つのバリヤ層によって挟むように、複数
の伝導層と複数のバリヤ層とを交互に積層した熱電材料
の改良に関する。
つの伝導層を２つのバリヤ層によって挟むように、複数
の伝導層と複数のバリヤ層とを交互に積層した熱電材料
の改良に関する。
【０００２】
【従来の技術】従来、この種の熱電材料としては、伝導
層とバリヤ層とを超薄膜状に形成すると共にそれらの厚
さを同一に設定したものが公知である（米国特許明細書
第５４３６４６７号参照）。
層とバリヤ層とを超薄膜状に形成すると共にそれらの厚
さを同一に設定したものが公知である（米国特許明細書
第５４３６４６７号参照）。
【０００３】この熱電材料においては、伝導層のエネル
ギギャップよりもバリヤ層のエネルギギャップを十分に
広く維持することによって両エネルギギャップの差を大
にし、この大きなエネルギギャップ差に基づいて各伝導
層内に量子井戸を形成し、これにより熱電材料の電気伝
導度を高めて熱電性能を向上させるものである。
ギギャップよりもバリヤ層のエネルギギャップを十分に
広く維持することによって両エネルギギャップの差を大
にし、この大きなエネルギギャップ差に基づいて各伝導
層内に量子井戸を形成し、これにより熱電材料の電気伝
導度を高めて熱電性能を向上させるものである。
【０００４】この場合、バリヤ層の伝導層との境界域に
おいて、伝導層を構成する第１の半導体と、バリヤ層を
構成する第２の半導体とが、層形成過程で混じり合う
と、バリヤ層が超薄膜状であることからそれに前記混じ
り合いによる影響が直ちに現われ、その結果、バリヤ層
のエネルギギャップが狭くなるため両エネルギギャップ
の差が小となって、伝導層内に量子井戸を形成すること
ができなくなる。
おいて、伝導層を構成する第１の半導体と、バリヤ層を
構成する第２の半導体とが、層形成過程で混じり合う
と、バリヤ層が超薄膜状であることからそれに前記混じ
り合いによる影響が直ちに現われ、その結果、バリヤ層
のエネルギギャップが狭くなるため両エネルギギャップ
の差が小となって、伝導層内に量子井戸を形成すること
ができなくなる。
【０００５】そこで、従来は、バリヤ層の伝導層との界
面を厳格に制御すべく、層形成に当っては分子線エピタ
キシ法（ＭＢＥ）、単原子エピタキシ法（ＡＬＥ）等が
採用されている。
面を厳格に制御すべく、層形成に当っては分子線エピタ
キシ法（ＭＢＥ）、単原子エピタキシ法（ＡＬＥ）等が
採用されている。
【０００６】
【発明が解決しようとする課題】しかしながら前記方法
においては、非常に高価な実施設備を必要とし、その
上、非常に複雑な工程管理が必要であり、またこのよう
な工程管理を行っても製品不良率が高く、その結果、熱
電材料の生産コストが高くなる、という問題がある。
においては、非常に高価な実施設備を必要とし、その
上、非常に複雑な工程管理が必要であり、またこのよう
な工程管理を行っても製品不良率が高く、その結果、熱
電材料の生産コストが高くなる、という問題がある。
【０００７】
【課題を解決するための手段】本発明は、優れた熱電性
能を有すると共に生産性を向上させて生産コストを低減
し得る前記熱電材料を提供することを目的とする。
能を有すると共に生産性を向上させて生産コストを低減
し得る前記熱電材料を提供することを目的とする。
【０００８】前記目的を達成するため本発明によれば、
１つの伝導層を２つのバリヤ層によって挟むように、複
数の伝導層と複数のバリヤ層とを交互に積層した熱電材
料において、前記伝導層は第１の半導体のみからなり、
最外側に位置する両バリヤ層は、前記第１の半導体とは
材質を異にする第２の半導体のみからなる主層と、その
主層の一側に在って前記伝導層に隣接すると共に前記第
１および第２の半導体よりなる１つの境界層とより構成
され、中間に位置する複数のバリヤ層は前記同様の主層
と、その主層の両側に在って前記両伝導層にそれぞれ隣
接する前記同様の２つの境界層とより構成され、前記伝
導層の厚さｔ1 に対する前記バリヤ層の厚さｔ2 を２ｔ
1 ≦ｔ2 ≦５０ｔ1 に設定した熱電材料が提供される。
１つの伝導層を２つのバリヤ層によって挟むように、複
数の伝導層と複数のバリヤ層とを交互に積層した熱電材
料において、前記伝導層は第１の半導体のみからなり、
最外側に位置する両バリヤ層は、前記第１の半導体とは
材質を異にする第２の半導体のみからなる主層と、その
主層の一側に在って前記伝導層に隣接すると共に前記第
１および第２の半導体よりなる１つの境界層とより構成
され、中間に位置する複数のバリヤ層は前記同様の主層
と、その主層の両側に在って前記両伝導層にそれぞれ隣
接する前記同様の２つの境界層とより構成され、前記伝
導層の厚さｔ1 に対する前記バリヤ層の厚さｔ2 を２ｔ
1 ≦ｔ2 ≦５０ｔ1 に設定した熱電材料が提供される。
【０００９】前記熱電材料の層形成に当っては、汎用的
な薄膜形成法であるスパッタリングを適用することが可
能である。このスパッタリングに起因して、バリヤ層は
境界層を持つことになるが、その境界層の厚さは最大で
バリヤ層の厚さｔ2 の２０数％程度である。
な薄膜形成法であるスパッタリングを適用することが可
能である。このスパッタリングに起因して、バリヤ層は
境界層を持つことになるが、その境界層の厚さは最大で
バリヤ層の厚さｔ2 の２０数％程度である。
【００１０】そこで、バリヤ層において、主層に対する
各境界層による影響を抑制すべく、伝導層の厚さｔ1 を
基準にして、バリヤ層のｔ2 を前記のように２ｔ1 ≦ｔ
2 ≦５０ｔ1 に設定する。このように構成すると、主層
のエネルギギャップを十分に広く維持して主層および伝
導層間の両エネルギギャップの差を大にし、この大きな
エネルギギャップ差に基づいて各伝導層内に量子井戸を
形成することができ、これにより熱電材料の電気伝導度
を高めて熱電性能を向上させることができる。
各境界層による影響を抑制すべく、伝導層の厚さｔ1 を
基準にして、バリヤ層のｔ2 を前記のように２ｔ1 ≦ｔ
2 ≦５０ｔ1 に設定する。このように構成すると、主層
のエネルギギャップを十分に広く維持して主層および伝
導層間の両エネルギギャップの差を大にし、この大きな
エネルギギャップ差に基づいて各伝導層内に量子井戸を
形成することができ、これにより熱電材料の電気伝導度
を高めて熱電性能を向上させることができる。
【００１１】また層形成に当り、汎用的な薄膜形成法の
適用が可能であるから、熱電材料の生産性が良く、その
生産コストを低減することができる。
適用が可能であるから、熱電材料の生産性が良く、その
生産コストを低減することができる。
【００１２】ただし、バリヤ層の厚さｔ2 がｔ2 ＜２ｔ
1 ではバリヤ層において主層に対する両境界層の影響が
顕著となり、その結果、熱電材料の熱電性能が低下す
る。一方、ｔ2 ＞５０ｔ1 では、熱電材料において、単
位体積当りの量子井戸数が減少するため、同様に熱電材
料の熱電性能が低下する。
1 ではバリヤ層において主層に対する両境界層の影響が
顕著となり、その結果、熱電材料の熱電性能が低下す
る。一方、ｔ2 ＞５０ｔ1 では、熱電材料において、単
位体積当りの量子井戸数が減少するため、同様に熱電材
料の熱電性能が低下する。
【００１３】
【発明の実施の形態】図１において、熱電材料１は基板
２上に形成され、１つの超薄膜状伝導層３を２つの超薄
膜状バリヤ層４によって挟むように、複数の伝導層３と
複数のバリヤ層４とを交互に積層したものである。
２上に形成され、１つの超薄膜状伝導層３を２つの超薄
膜状バリヤ層４によって挟むように、複数の伝導層３と
複数のバリヤ層４とを交互に積層したものである。
【００１４】各伝導層３は第１の半導体ｓ1 のみからな
る。最外側に位置する両バリヤ層４は、第１の半導体ｓ
1 とは材質を異にする第２の半導体ｓ2 のみからなる主
層４ａと、その主層４ａの一側に在って伝導層３に隣接
すると共に第１および第２半導体ｓ1 ，ｓ2 よりなる１
つの境界層４ｂとより構成される。一方、中間に位置す
る複数のバリヤ層４は前記同様の主層４ａと、その主層
４ａの両側に在って両伝導層３にそれぞれ隣接する前記
同様の２つの境界層４ｂとより構成される。各伝導層３
の厚さｔ1 に対する各バリヤ層４の厚さｔ2 は２ｔ1 ≦
ｔ2 ≦５０ｔ1に設定される。
る。最外側に位置する両バリヤ層４は、第１の半導体ｓ
1 とは材質を異にする第２の半導体ｓ2 のみからなる主
層４ａと、その主層４ａの一側に在って伝導層３に隣接
すると共に第１および第２半導体ｓ1 ，ｓ2 よりなる１
つの境界層４ｂとより構成される。一方、中間に位置す
る複数のバリヤ層４は前記同様の主層４ａと、その主層
４ａの両側に在って両伝導層３にそれぞれ隣接する前記
同様の２つの境界層４ｂとより構成される。各伝導層３
の厚さｔ1 に対する各バリヤ層４の厚さｔ2 は２ｔ1 ≦
ｔ2 ≦５０ｔ1に設定される。
【００１５】熱電材料１の層形成に当っては、汎用的な
薄膜形成法であるスパッタリングが採用される。
薄膜形成法であるスパッタリングが採用される。
【００１６】図２にも示すように、スパッタリングによ
り、基板２上に第２の半導体ｓ2 を用いて第１の層を形
成すると、第１の層形成初期段階での不均一な結晶成長
や表面拡散等の作用により第１の層表面には第２の半導
体ｓ2 よりなる複数の凸部ａと、表面から陥没する、第
２の半導体ｓ2 が存在しない複数の凹部ｂとが形成され
る。
り、基板２上に第２の半導体ｓ2 を用いて第１の層を形
成すると、第１の層形成初期段階での不均一な結晶成長
や表面拡散等の作用により第１の層表面には第２の半導
体ｓ2 よりなる複数の凸部ａと、表面から陥没する、第
２の半導体ｓ2 が存在しない複数の凹部ｂとが形成され
る。
【００１７】次いで、第１の層表面に第１の半導体ｓ1
を用いて層形成を行うと、各凸部ａは第１の半導体ｓ1
により覆われ、また各凹部ｂは第１の半導体ｓ1 により
埋められて、第２の層が形成される。この第２の層表面
には、前記同様に、第１の半導体ｓ1 よりなる複数の凸
部ａと、表面から陥没する、第１の半導体ｓ1 が存在し
ない複数の凹部ｂとが形成される。
を用いて層形成を行うと、各凸部ａは第１の半導体ｓ1
により覆われ、また各凹部ｂは第１の半導体ｓ1 により
埋められて、第２の層が形成される。この第２の層表面
には、前記同様に、第１の半導体ｓ1 よりなる複数の凸
部ａと、表面から陥没する、第１の半導体ｓ1 が存在し
ない複数の凹部ｂとが形成される。
【００１８】さらに、第２の層表面に第２の半導体ｓ2
を用いて層形成を行うと、各凸部ａは第２の半導体ｓ2
により覆われ、また各凹部ｂは第２の半導体ｓ2 により
埋められて、第３の層が形成される。この第３の層表面
には、前記同様に、第２の半導体ｓ2 よりなる複数の凸
部ａと、表面から陥没する、第２の半導体ｓ2 が存在し
ない複数の凹部ｂとが形成される。
を用いて層形成を行うと、各凸部ａは第２の半導体ｓ2
により覆われ、また各凹部ｂは第２の半導体ｓ2 により
埋められて、第３の層が形成される。この第３の層表面
には、前記同様に、第２の半導体ｓ2 よりなる複数の凸
部ａと、表面から陥没する、第２の半導体ｓ2 が存在し
ない複数の凹部ｂとが形成される。
【００１９】このような層形成工程を順次繰返し、最終
的に第２の半導体ｓ2 を用いた層形成を行う。
的に第２の半導体ｓ2 を用いた層形成を行う。
【００２０】前記層形成プロセスを経て製造された熱電
材料１において、第１の半導体ｓ1のみからなる領域が
伝導層３であり、また第２の半導体ｓ2 のみからなる領
域がバリヤ層４の主層４ａであり、さらに第１および第
２の半導体ｓ1 ，ｓ2 からなる領域がバリヤ層４の境界
層４ｂである。この場合、最外側に位置する両バリヤ層
４の主層４ａの厚さは、中間に位置する各バリヤ層４の
主層４ａの厚さよりも大である。
材料１において、第１の半導体ｓ1のみからなる領域が
伝導層３であり、また第２の半導体ｓ2 のみからなる領
域がバリヤ層４の主層４ａであり、さらに第１および第
２の半導体ｓ1 ，ｓ2 からなる領域がバリヤ層４の境界
層４ｂである。この場合、最外側に位置する両バリヤ層
４の主層４ａの厚さは、中間に位置する各バリヤ層４の
主層４ａの厚さよりも大である。
【００２１】このようにスパッタリングに起因して、バ
リヤ層４は境界層４ｂを持つことになるが、その境界層
４ｂの厚さは最大でバリヤ層４の厚さｔ2 の２０数％程
度である。
リヤ層４は境界層４ｂを持つことになるが、その境界層
４ｂの厚さは最大でバリヤ層４の厚さｔ2 の２０数％程
度である。
【００２２】そこで、バリヤ層４において、主層４ａに
対する各境界層４ｂによる影響を抑制すべく、伝導層３
の厚さｔ1 を基準にして、バリヤ層４の厚さｔ2 を前記
のように２ｔ1 ≦ｔ2 ≦５０ｔ1 に設定する。このよう
に構成すると、主層４ａのエネルギギャップＥ1 を十分
に広く維持して主層４ａおよび伝導層３間の両エネルギ
ギャップＥ1 ，Ｅ2 の差ΔＥを大にし、この大きなエネ
ルギギャップ差ΔＥに基づいて各伝導層３内に量子井戸
を形成することができ、これにより熱電材料１の電気伝
導度を高めて熱電性能を向上させることができる。
対する各境界層４ｂによる影響を抑制すべく、伝導層３
の厚さｔ1 を基準にして、バリヤ層４の厚さｔ2 を前記
のように２ｔ1 ≦ｔ2 ≦５０ｔ1 に設定する。このよう
に構成すると、主層４ａのエネルギギャップＥ1 を十分
に広く維持して主層４ａおよび伝導層３間の両エネルギ
ギャップＥ1 ，Ｅ2 の差ΔＥを大にし、この大きなエネ
ルギギャップ差ΔＥに基づいて各伝導層３内に量子井戸
を形成することができ、これにより熱電材料１の電気伝
導度を高めて熱電性能を向上させることができる。
【００２３】基板２としては、半導体基板用ガラス、シ
リコンウエハ、セラミックウエハ、高分子フィルム等が
用いられる。
リコンウエハ、セラミックウエハ、高分子フィルム等が
用いられる。
【００２４】伝導層３を構成する第１の半導体ｓ1 に
は、Ｆｅ0.9 Ｍｎ0.1 Ｓｉ2 ［ＦｅＳｉ2 系半導体］、
（Ｓｉ0.8 Ｇｅ0.2 ）Ｂ0.003 ［ＳｉＧｅ系半導体］、
（ＰｂＴｅ0.95Ｓｅ0.05）Ｎａ0.01［ＰｂＴｅ系半導
体］、（ＧｅＴｅ）0.85（ＡｇＳｂＴｅ2 ）0.15［Ｐｂ
Ｔｅ系代替え半導体］等のｐ型半導体、Ｆｅ0.9 Ｃｏ
0.1Ｓｉ2 ［ＦｅＳｉ2 系半導体］、（Ｓｉ0.8 Ｇｅ
0.2 ）Ｐ0.002 ［ＳｉＧｅ系半導体］、（Ｐｂ0.95Ｇｅ
0.05Ｔｅ）（ＰｂＩ2 ）0.001 ［ＰｂＴｅ系半導体］等
のｎ型半導体ならびにｐ型およびｎ型のＢｉＴｅ系半導
体が該当する。
は、Ｆｅ0.9 Ｍｎ0.1 Ｓｉ2 ［ＦｅＳｉ2 系半導体］、
（Ｓｉ0.8 Ｇｅ0.2 ）Ｂ0.003 ［ＳｉＧｅ系半導体］、
（ＰｂＴｅ0.95Ｓｅ0.05）Ｎａ0.01［ＰｂＴｅ系半導
体］、（ＧｅＴｅ）0.85（ＡｇＳｂＴｅ2 ）0.15［Ｐｂ
Ｔｅ系代替え半導体］等のｐ型半導体、Ｆｅ0.9 Ｃｏ
0.1Ｓｉ2 ［ＦｅＳｉ2 系半導体］、（Ｓｉ0.8 Ｇｅ
0.2 ）Ｐ0.002 ［ＳｉＧｅ系半導体］、（Ｐｂ0.95Ｇｅ
0.05Ｔｅ）（ＰｂＩ2 ）0.001 ［ＰｂＴｅ系半導体］等
のｎ型半導体ならびにｐ型およびｎ型のＢｉＴｅ系半導
体が該当する。
【００２５】バリヤ層４を構成する第２の半導体ｓ2 に
は、Ｓｉ、ＦｅＳｉ2 ［ＦｅＳｉ2系半導体］、Ｓｉ
0.8 Ｇｅ0.2 ［ＳｉＧｅ系半導体］、（Ｐｂ0.9 Ｅｕ
0.07）Ｔｅ［ＰｂＴｅ系半導体］等が該当する。
は、Ｓｉ、ＦｅＳｉ2 ［ＦｅＳｉ2系半導体］、Ｓｉ
0.8 Ｇｅ0.2 ［ＳｉＧｅ系半導体］、（Ｐｂ0.9 Ｅｕ
0.07）Ｔｅ［ＰｂＴｅ系半導体］等が該当する。
【００２６】スパッタリングの実施に当っては、チャン
バ内は真空排気により約１０-3Ｔｏｒｒに保持され、ま
たアルゴンガスフロー置換が行われる。アルゴンガス流
量調整後、放電を開始し、その放電中において、アルゴ
ンガス流量は５〜２５ＳＣＣＭ（ＳＣＣＭ：質量流量）
に、またスパッタ電力は５０〜５００Ｗに、スパッタリ
ング速度は１０〜３００Å／sec にそれぞれ設定され
る。この場合、各伝導層３および各バリヤ層４の厚さ
は、スパッタリング速度およびスパッタリング時間によ
り所定の値となるように制御される。
バ内は真空排気により約１０-3Ｔｏｒｒに保持され、ま
たアルゴンガスフロー置換が行われる。アルゴンガス流
量調整後、放電を開始し、その放電中において、アルゴ
ンガス流量は５〜２５ＳＣＣＭ（ＳＣＣＭ：質量流量）
に、またスパッタ電力は５０〜５００Ｗに、スパッタリ
ング速度は１０〜３００Å／sec にそれぞれ設定され
る。この場合、各伝導層３および各バリヤ層４の厚さ
は、スパッタリング速度およびスパッタリング時間によ
り所定の値となるように制御される。
【００２７】以下、具体例について説明する。
【００２８】表１は熱電材料１の製造条件を示し、この
製造条件にて伝導層３とバリヤ層４の両厚さｔ1 ，ｔ2
を２ｔ1 ≦ｔ2 ≦５０ｔ1 の範囲で変化させた実施例１
〜４を製造した。
製造条件にて伝導層３とバリヤ層４の両厚さｔ1 ，ｔ2
を２ｔ1 ≦ｔ2 ≦５０ｔ1 の範囲で変化させた実施例１
〜４を製造した。
【００２９】
【表１】
【００３０】比較のため、伝導層とバリヤ層の両厚さ関
係が前記範囲を逸脱する、ということ以外は表１の製造
条件と同一条件にて比較例１〜３を製造した。また（Ｓ
ｉ0. 8 Ｇｅ0.2 ）Ｂ0.003 よりなる粉末を用い、粉末冶
金法の適用下で比較例４を製造した。
係が前記範囲を逸脱する、ということ以外は表１の製造
条件と同一条件にて比較例１〜３を製造した。また（Ｓ
ｉ0. 8 Ｇｅ0.2 ）Ｂ0.003 よりなる粉末を用い、粉末冶
金法の適用下で比較例４を製造した。
【００３１】次いで、実施例１〜４および比較例１〜４
について、次のような方法で熱電出力の測定と電気伝導
度の測定とを行った。
について、次のような方法で熱電出力の測定と電気伝導
度の測定とを行った。
【００３２】熱電出力の測定に当っては、実施例１〜４
および比較例１〜４の両積層面ｃ（図１には一方のみ示
す）にそれぞれ電極を付設し、一方の電極側を赤外線ヒ
ータにより３００℃に加熱すると共に他方の電極側を室
温に保持して温度勾配を現出させ、両電極間に発生する
熱電出力を測定する、という方法を採用した。その際、
両電極側の温度管理をそれぞれ熱電対を用いて行った。
電気伝導度の測定は公知の四端子法を採用して行った。
および比較例１〜４の両積層面ｃ（図１には一方のみ示
す）にそれぞれ電極を付設し、一方の電極側を赤外線ヒ
ータにより３００℃に加熱すると共に他方の電極側を室
温に保持して温度勾配を現出させ、両電極間に発生する
熱電出力を測定する、という方法を採用した。その際、
両電極側の温度管理をそれぞれ熱電対を用いて行った。
電気伝導度の測定は公知の四端子法を採用して行った。
【００３３】表２は測定結果を示す。
【００３４】
【表２】
【００３５】表２から明らかなように、実施例１〜４は
比較例１〜４に比べて優れた熱電性能を有する。これ
は、実施例１〜４においては、伝導層３とバリヤ層４の
両厚さｔ1 ，ｔ2 が前記のように２ｔ1 ≦ｔ2 ≦５０ｔ
1 に設定されていることに起因する。両厚さｔ1 ，ｔ2
の関係は、好ましくは２ｔ1 ≦ｔ2 ≦２０ｔ1 であると
言える。
比較例１〜４に比べて優れた熱電性能を有する。これ
は、実施例１〜４においては、伝導層３とバリヤ層４の
両厚さｔ1 ，ｔ2 が前記のように２ｔ1 ≦ｔ2 ≦５０ｔ
1 に設定されていることに起因する。両厚さｔ1 ，ｔ2
の関係は、好ましくは２ｔ1 ≦ｔ2 ≦２０ｔ1 であると
言える。
【００３６】
【発明の効果】本発明によれば、前記のように構成する
ことによって、優れた熱電性能を有すると共に生産コス
トの安価な熱電材料を提供することができる。
ことによって、優れた熱電性能を有すると共に生産コス
トの安価な熱電材料を提供することができる。
【図１】熱電材料の説明図である。
【図２】バリヤ層および伝導層と、エネルギギャップと
の関係を示す説明図である。
の関係を示す説明図である。
１ 熱電材料 ３ 伝導層 ４ バリヤ層 ４ａ 主層 ４ｂ 境界層 ｓ1 第１の半導体 ｓ2 第２の半導体
Claims (2)
- 【請求項１】 １つの伝導層（３）を２つのバリヤ層
（４）によって挟むように、複数の伝導層（３）と複数
のバリヤ層（４）とを交互に積層した熱電材料におい
て、前記伝導層（３）は第１の半導体（ｓ1 ）のみから
なり、最外側に位置する両バリヤ層（４）は、前記第１
の半導体（ｓ1 ）とは材質を異にする第２の半導体（ｓ
2 ）のみからなる主層（４ａ）と、その主層（４ａ）の
一側に在って前記伝導層（３）に隣接すると共に前記第
１および第２の半導体（ｓ1 ，ｓ2）よりなる１つの境
界層（４ｂ）とより構成され、中間に位置する複数のバ
リヤ層（４）は前記同様の主層（４ａ）と、その主層
（４ａ）の両側に在って前記両伝導層（３）にそれぞれ
隣接する前記同様の２つの境界層（４ｂ）とより構成さ
れ、前記伝導層（３）の厚さｔ1 に対する前記バリヤ層
（４）の厚さｔ2 を２ｔ 1 ≦ｔ2 ≦５０ｔ1 に設定した
ことを特徴とする熱電材料。 - 【請求項２】 前記第１の半導体（ｓ1 ）は、ＦｅＳｉ
2 系半導体、ＳｉＧｅ系半導体、ＰｂＴｅ系半導体およ
びＢｉＴｅ系半導体から選択される一種であり、第２の
半導体（ｓ2 ）は、Ｓｉ、ＦｅＳｉ2 系半導体、ＳｉＧ
ｅ系半導体およびＰｂＴｅ系半導体から選択される一種
である、請求項１記載の熱電材料。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18586696A JP3526699B2 (ja) | 1996-07-16 | 1996-07-16 | 熱電材料 |
| US08/895,515 US5886292A (en) | 1996-07-16 | 1997-07-16 | Thermoelectric material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18586696A JP3526699B2 (ja) | 1996-07-16 | 1996-07-16 | 熱電材料 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1032354A true JPH1032354A (ja) | 1998-02-03 |
| JP3526699B2 JP3526699B2 (ja) | 2004-05-17 |
Family
ID=16178258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18586696A Expired - Fee Related JP3526699B2 (ja) | 1996-07-16 | 1996-07-16 | 熱電材料 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5886292A (ja) |
| JP (1) | JP3526699B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010151012A3 (ko) * | 2009-06-24 | 2011-04-21 | (주)아이뷰테크 | 열전변환장치 및 그 제조 방법 |
| JP2013506981A (ja) * | 2009-09-30 | 2013-02-28 | ミクロペルト・ゲーエムベーハー | 熱電構造体の製造方法と熱電構造体 |
| JP2017216388A (ja) * | 2016-06-01 | 2017-12-07 | 住友電気工業株式会社 | 熱電材料、熱電素子、光センサおよび熱電材料の製造方法 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004265885A (ja) * | 2003-01-09 | 2004-09-24 | Ihi Aerospace Co Ltd | 構造傾斜材料とこれを用いた機能素子 |
| US20060070650A1 (en) * | 2004-10-04 | 2006-04-06 | Jacob Fraden | Temperature gradient detector |
| US20070084499A1 (en) * | 2005-10-14 | 2007-04-19 | Biprodas Dutta | Thermoelectric device produced by quantum confinement in nanostructures |
| US20070084495A1 (en) * | 2005-10-14 | 2007-04-19 | Biprodas Dutta | Method for producing practical thermoelectric devices using quantum confinement in nanostructures |
| US7559215B2 (en) * | 2005-12-09 | 2009-07-14 | Zt3 Technologies, Inc. | Methods of drawing high density nanowire arrays in a glassy matrix |
| US8658880B2 (en) * | 2005-12-09 | 2014-02-25 | Zt3 Technologies, Inc. | Methods of drawing wire arrays |
| US20070131269A1 (en) * | 2005-12-09 | 2007-06-14 | Biprodas Dutta | High density nanowire arrays in glassy matrix |
| US7767564B2 (en) * | 2005-12-09 | 2010-08-03 | Zt3 Technologies, Inc. | Nanowire electronic devices and method for producing the same |
| SG11201506734QA (en) | 2013-03-01 | 2015-09-29 | Arthropod Biosciences Llc | Insect trap device and method of using |
| CN105848478B (zh) | 2013-11-27 | 2020-10-16 | 宝洁公司 | 昆虫诱捕装置及使用方法 |
| ES2916082T3 (es) | 2015-01-12 | 2022-06-28 | Procter & Gamble | Trampa para insectos |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5436467A (en) * | 1994-01-24 | 1995-07-25 | Elsner; Norbert B. | Superlattice quantum well thermoelectric material |
-
1996
- 1996-07-16 JP JP18586696A patent/JP3526699B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-16 US US08/895,515 patent/US5886292A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010151012A3 (ko) * | 2009-06-24 | 2011-04-21 | (주)아이뷰테크 | 열전변환장치 및 그 제조 방법 |
| JP2013506981A (ja) * | 2009-09-30 | 2013-02-28 | ミクロペルト・ゲーエムベーハー | 熱電構造体の製造方法と熱電構造体 |
| JP2017216388A (ja) * | 2016-06-01 | 2017-12-07 | 住友電気工業株式会社 | 熱電材料、熱電素子、光センサおよび熱電材料の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5886292A (en) | 1999-03-23 |
| JP3526699B2 (ja) | 2004-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3502724B2 (ja) | 熱電材料 | |
| JP3526699B2 (ja) | 熱電材料 | |
| JPH01503026A (ja) | 絶縁体上に薄い単結晶シリコン島状部を製造する方法 | |
| US4500742A (en) | Iron silicide thermoelectric conversion element | |
| CN113186528A (zh) | 一种铂金薄膜及其制备方法和用途 | |
| JP3626169B2 (ja) | 熱電変換材料およびその製造方法 | |
| US2785095A (en) | Semi-conductor devices and methods of making same | |
| JP2911122B2 (ja) | 炭化ケイ素半導体素子のオーミック電極形成方法 | |
| JP2756944B2 (ja) | セラミックス静電チャック | |
| JP3303606B2 (ja) | 多層薄膜の成膜方法 | |
| JP2016018903A (ja) | 熱電変換材料、熱電変換モジュール、熱電変換材料の製造方法 | |
| JPS63205965A (ja) | 不揮発性記憶装置の製造方法 | |
| JP3105014B2 (ja) | 超伝導薄膜の製造方法 | |
| JP3733424B2 (ja) | ニッケルシリコン系薄膜、ニッケルシリコン系多層膜構造及びニッケルシリコン系薄膜の作製方法 | |
| JP2688369B2 (ja) | ジョセフソン接合素子の製造方法 | |
| JPH06310766A (ja) | 熱電材料およびその製造法 | |
| JP3216089B2 (ja) | 超電導デバイスの製造方法並びにそれを用いた超電導トランジスタ | |
| JP3107322B2 (ja) | 超電導デバイスの製造方法 | |
| JPH0845803A (ja) | 半導体素子用貼り合せシリコンウェーハの製造方法 | |
| JPH10154834A (ja) | 強誘電体素子およびその製造方法 | |
| JPH02159756A (ja) | タンタル薄膜抵抗素子 | |
| TW202331817A (zh) | 氮化物半導體基板及其製造方法 | |
| JP3068916B2 (ja) | 超電導薄膜の製造方法 | |
| JP3068917B2 (ja) | 超電導デバイス | |
| JPH02152228A (ja) | 半導体放射線検出器の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |