JPS63205965A - 不揮発性記憶装置の製造方法 - Google Patents

不揮発性記憶装置の製造方法

Info

Publication number
JPS63205965A
JPS63205965A JP3945487A JP3945487A JPS63205965A JP S63205965 A JPS63205965 A JP S63205965A JP 3945487 A JP3945487 A JP 3945487A JP 3945487 A JP3945487 A JP 3945487A JP S63205965 A JPS63205965 A JP S63205965A
Authority
JP
Japan
Prior art keywords
silicon nitride
film
nitride film
reduced pressure
electric conductivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3945487A
Other languages
English (en)
Other versions
JP2506726B2 (ja
Inventor
Kanji Hirano
平野 幹二
Kazuo Sato
和夫 佐藤
Takeshi Fukutomi
福富 毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP62039454A priority Critical patent/JP2506726B2/ja
Publication of JPS63205965A publication Critical patent/JPS63205965A/ja
Application granted granted Critical
Publication of JP2506726B2 publication Critical patent/JP2506726B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、金属−窒化シリコン膜−酸化シリコン膜−半
導体(以下、MNOSと略す)型の電界効果トランジス
タから成る不揮発性記憶装置の製造方法に関し、記憶保
持特性の優れたMNO3型不揮発性記憶装置を制御性良
く、かつ高い生産性で製造する方法を提供するものであ
る。
従来の技術 M N OS型不揮発性記憶装置は、窒化シリコン膜と
酸化シリコン膜の界面、または窒化シリコン膜中に、半
導体側からトンネリング媒体と成り得る酸化シリコン膜
を介して行われる電気的な電荷の注入と、その蓄積によ
り、トランジスタのしきい値電圧(V + h、 ’)
を変化させ、情報を記憶させるものであり、特にその記
憶保持特性の確保が、MNO8型不揮発性装置の実用上
の最大の問題となっている。
MNO8型不揮発性装置の記憶保持特性は一般に次式で
表わすことができる。
””=Jo+JN t ただし、QN;窒化シリコン中に蓄積された電荷量、J
o:逆トンネリングで半導体基板中に流れる電流、JN
;熱的な励起により、トラップ間または窒化シリコンの
伝導帯または価電子帯との間の遷移を経てゲート電極に
流れる電流である。
上式よりわかるように、記憶保持特性をよ(するために
は、基板およびゲート電極に流出する電荷成分Joおよ
びJNをできるだけ小さくすればよいが、JoおよびJ
Nは、パラメータとして、酸化シリコン膜の厚さ、電荷
の蓄積されたトラップの分布、蓄積された電荷量、酸化
シリコン膜−半導体界面および、酸化シリコン膜−窒化
シリコン膜界面の状態にも依存するが、とりわけ、ゲー
ト絶縁膜である窒化シリコン膜の電気伝導度に顕著な依
存性があり、この電気伝導度が低ければ低いほど、MN
O3型不揮発性記憶装置の記憶保持特性は改善される 発明が解決しようとする問題点 しかしながら、電荷トラップ量と窒化シリコン膜の電気
伝導度とはほぼ比例関係にあり、例えば十分なΔv+h
(L、きい値電圧の変化量)を得ようとすると、電荷ト
ラップ量の多い、すなわち、電気伝導度の高い窒化シリ
コン膜を用いねばならず、従来構造では大幅な記憶保持
特性の改善が期待できないのが現状である。
本発明の第1の目的は、この問題に対し、MNO8型不
揮発性記憶装置の記憶保持特性を著しく向上させる製造
方法を提供しようとするものである。
問題点を解決するための手段 この目的達成のため、本発明は、窒化シリコン膜を形成
させる際に、化学組成比の異なる比較的電気伝導度の高
い窒化シリコン膜と比較的電気伝導度の低い窒化シリコ
ン膜を積層させる工程を含む不揮発性記憶装置の製造方
法である。そして、積層される化学組成比の異なる窒化
シリコン膜は、大気下に晒すことなく常に減圧下で連続
して気相成長させることが適当である。
作用 本発明によれば、化学組成比が異なる比較的電気伝導度
の高い窒化シリコン膜と比較的電気伝導度の低い窒化シ
リコン膜を、減圧下で連続して積層させることにより、
大気圧下または減圧下の気相成長法により形成された単
層の窒化シリコン膜より優れた記憶保持特性を得ること
ができる。
実施例 以下、本発明の具体的な実施例を図面を用いて説明する
。第1図は本発明の一実施例によって製作された半導体
装置の断面図である。第1図の装置は、まず、例えば、
N型シリコン基板1に、ソース領域2.ドレイン領域3
を周知の選択拡散技術で形成し、選択拡散時に形成した
酸化シリコン膜4の所定部分を通常のフォトエツチング
で開孔した後、開孔部分に20A程度の薄い酸化シリコ
ン膜5を800℃、酸素雰囲気中で酸化して形成する。
次いで、酸化シリコン膜5の上に、減圧下でジクロルシ
ラン(SiH2Ce2)と7ンモ=7(NHs)の化学
反応に基づく気相成長法によって、膜質の異なる窒化シ
リコン膜6及び同7を連続して形成させる。本実施例で
は、初めに、温度750℃。
NH3/5iH2Ce2=5.圧力300〜400mT
orrの減圧下で比較的電気伝導度の高い第1の窒化シ
リコン膜6を約200A成長し、次に、成長終了後直ち
に真空引きを行ない、十分な真空度(例えば1 mTo
rr以下)に達した後、再び反応ガスを導入し、温度7
50℃、NH3/′5iH2C(!2=50゜圧力50
0〜600mTorrの減圧下で、比較的電気伝導度の
低い第2の窒化シリコン膜7を約300A形成させた。
そして、最後に、ゲート電極としてアルミニウム薄膜8
を通常の蒸着法により約1.0uIIl被着する。なお
、他の工程は、通常のMOSプロセスに従ってMNO8
型不揮発性記憶装置を形成した。
以上のようにして得られたMNO8型不揮発性記憶装置
の記憶保持特性の一例を第2図に示す。
横軸はしきい値電圧、縦軸は蓄積された電荷の減衰率(
2V+h/2eogt、V+h: Lきい値電圧。
t:時間)を示している。この図の直線の傾きが小さい
ほど記憶保持特性が優れている°ことを表わす。第2図
に示すように、本発明の製造方法により形成された不揮
発性記憶装置の記憶保持特性は、直線9の特性を示し、
この特性は、大気圧下の気相成長法のみを用いた単層の
窒化シリコン膜の場合の直線10、減圧下の気相成長法
のみを用いた単層の窒化シリコン膜の場合の直線11の
いずれの直線と比較しても、傾きが小さく、優れた記憶
保持特性を有していることがわかる。
一方、窒化シリコン膜を積層する工程を減圧下で連続し
て行なった場合と、積層する際に第1層形成後−慶大気
圧下に晒した場合における集積回路としての歩留りを比
較したところ、減圧下で連続して積層した場合の方が平
均して5〜10%程度、高い歩留りを示した。この差は
、大気圧下に晒した場合、微小ダスト等による微粒子の
付着により局部的な界面状態の異常が発生したり、また
、大気圧にふれることにより表面状態に化学的組成変化
が起こったことが主な原因である。よって、窒化シリコ
ン膜を減圧下で連続して積層することにより、制御性の
良い、かつ生産性の高い半導体記憶装置の製造が可能と
なる。
窒化シリコン膜成長時の温度、反応ガス流量比は、本実
施例以外に、減圧下で温度700℃〜800℃、流量比
(NH3/5iH2Ce2)が第1層形成時0.1〜1
00、第2層形成時10〜1000の条件下で多種の窒
化シリコン膜を積層して検討を行なったが、いずれの場
合でも本発明の効果が見い出された。本実施例では、化
学組成比の異なる2層の窒化シリコン膜を積層した例を
示したが、3層以上の窒化シリコン膜を減圧下で積層さ
せてもよい。
また、本実施例ではソース、ドレインを選択拡散で形成
したPチャネル型のMNO3型不揮発性記憶装置を形成
する場合について説明を行なってきたが、Nチャネル型
のMNO3型不揮発性記憶装置でも使用できる。また、
ゲート電極としてポリシリコン、タングステンシリサイ
ド等の高融点金属を用いて、本発明の製造方法によりゲ
ート絶縁膜を作製して、周知のセルファライン技術によ
りソース、ドレインを形成してもよい。
発明の効果 以上のように、本発明はMNO3型不揮発性記憶装置の
ゲート絶縁膜である窒化シリコン膜を形成する際に、化
学的組成の異なる比較的電気伝導度の高い窒化シリコン
膜と比較的電気伝導度の低い窒化シリコン膜を減圧下で
連続して積層することにより、大気圧下のみ、または減
圧下のみで形成する単層の窒化シリコン膜を用いたMN
O3型不揮発性記憶装置に比べ、記憶保持特性の著しく
優れたものを作製することができ、がっ、多層の窒化シ
リコン膜を形成する際に制御性の良い、生産性の高い製
造を行なうことができ、MNO3型不揮発性記憶装置の
高性能化、高生産性化に太き(寄与するものである。
【図面の簡単な説明】
第1図は本発明の一実施例で得られた半導体装置の断面
図、第2図は本発明の詳細な説明するための特性図であ
る。 1・・・・・・シリコン基板、2,3・・・・・・ソー
ス及びドレイン、4・・・・・・酸化シリコン膜、5・
・・・・・極薄酸化シリコン膜、6.7・・・・・・窒
化シリコン膜、8・旧・・アルミニウム膜。

Claims (1)

    【特許請求の範囲】
  1. 一導電型半導体基板面に、正孔または電子のトンネリン
    グ媒体と成り得る薄い酸化シリコン膜を形成する工程と
    、前記酸化シリコン膜上に、化学組成比の異なる少なく
    とも二層の窒化シリコン膜を、減圧下で気相成長する工
    程を含むことを特徴とする不揮発性記憶装置の製造方法
JP62039454A 1987-02-23 1987-02-23 不揮発性記憶装置の製造方法 Expired - Lifetime JP2506726B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62039454A JP2506726B2 (ja) 1987-02-23 1987-02-23 不揮発性記憶装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62039454A JP2506726B2 (ja) 1987-02-23 1987-02-23 不揮発性記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JPS63205965A true JPS63205965A (ja) 1988-08-25
JP2506726B2 JP2506726B2 (ja) 1996-06-12

Family

ID=12553489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62039454A Expired - Lifetime JP2506726B2 (ja) 1987-02-23 1987-02-23 不揮発性記憶装置の製造方法

Country Status (1)

Country Link
JP (1) JP2506726B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027821A (en) * 1995-12-13 2000-02-22 Kabushiki Kaisha Toshiba Contact material for vacuum interrupter and method for producing the same
WO2002035610A1 (fr) * 2000-10-26 2002-05-02 Sony Corporation Memoire non volatile semi-conductrice et procede de fabrication
JP2002141350A (ja) * 2000-10-31 2002-05-17 Hitachi Ltd 半導体集積回路装置の製造方法
US7851296B2 (en) 2007-03-23 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823482A (ja) * 1981-08-04 1983-02-12 Seiko Epson Corp 半導体装置の製造方法
JPS5867072A (ja) * 1981-10-16 1983-04-21 Nec Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823482A (ja) * 1981-08-04 1983-02-12 Seiko Epson Corp 半導体装置の製造方法
JPS5867072A (ja) * 1981-10-16 1983-04-21 Nec Corp 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027821A (en) * 1995-12-13 2000-02-22 Kabushiki Kaisha Toshiba Contact material for vacuum interrupter and method for producing the same
WO2002035610A1 (fr) * 2000-10-26 2002-05-02 Sony Corporation Memoire non volatile semi-conductrice et procede de fabrication
US6906390B2 (en) 2000-10-26 2005-06-14 Sony Corporation Nonvolatile semiconductor storage and method for manufacturing the same
US7259433B2 (en) * 2000-10-26 2007-08-21 Sony Corporation Non-volatile semiconductor memory device and method for producing same
JP2002141350A (ja) * 2000-10-31 2002-05-17 Hitachi Ltd 半導体集積回路装置の製造方法
US7851296B2 (en) 2007-03-23 2010-12-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US8350313B2 (en) 2007-03-23 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory transistor
JP2013225691A (ja) * 2007-03-23 2013-10-31 Semiconductor Energy Lab Co Ltd 半導体装置、及び、半導体装置の作製方法

Also Published As

Publication number Publication date
JP2506726B2 (ja) 1996-06-12

Similar Documents

Publication Publication Date Title
JP5032056B2 (ja) 不揮発性半導体メモリ装置の製造方法
CN103700661B (zh) 非易失性半导体存储器件
TWI278918B (en) High K dielectric film and method for making
JP4871433B2 (ja) 半導体装置およびその製造方法
US7655099B2 (en) High-k dielectric film, method of forming the same and related semiconductor device
JP6218384B2 (ja) タングステンゲート電極を備えた半導体装置の製造方法
US6841439B1 (en) High permittivity silicate gate dielectric
JP2007513498A (ja) FETゲート電極用のCVDタンタル化合物(TaおよびNを含む化合物の化学的気相堆積方法および半導体電界効果デバイス)
Joo et al. Formation of hafnium-aluminum-oxide gate dielectric using single cocktail liquid source in MOCVD process
US7122870B2 (en) Methods of forming a multilayer stack alloy for work function engineering
JPWO2003019643A1 (ja) 高誘電率絶縁膜を有する半導体装置とその製造方法
WO2007142010A1 (ja) 半導体装置およびその製造方法
JPWO2011013374A1 (ja) 半導体装置およびその製造方法
JP4907839B2 (ja) 半導体装置の製造方法
JPS63205965A (ja) 不揮発性記憶装置の製造方法
US8633119B2 (en) Methods for manufacturing high dielectric constant films
JP4347479B2 (ja) 電界効果トランジスタ
US20120289052A1 (en) Methods for Manufacturing High Dielectric Constant Films
US6797641B2 (en) Gate oxide stabilization by means of germanium components in gate conductor
JPH0195562A (ja) 不揮発性記憶装置の製造方法
KR100241510B1 (ko) 반도체 소자의 살리사이드 게이트 형성 방법
US20040150108A1 (en) Low resistance barrier for a microelectronic component and method for fabricating the same
US11145716B1 (en) Semiconductor devices with low resistance gate structures
JPH04294532A (ja) タングステンシリサイド膜の形成方法
JPS6057674A (ja) 半導体記憶装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term