JPS5823482A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5823482A JPS5823482A JP12200381A JP12200381A JPS5823482A JP S5823482 A JPS5823482 A JP S5823482A JP 12200381 A JP12200381 A JP 12200381A JP 12200381 A JP12200381 A JP 12200381A JP S5823482 A JPS5823482 A JP S5823482A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- shaped
- silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 title claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 24
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 10
- 230000007547 defect Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 abstract description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 2
- 239000001257 hydrogen Substances 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 239000012495 reaction gas Substances 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 238000005245 sintering Methods 0.000 abstract 1
- 241000555745 Sciuridae Species 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はMNO8不揮発メモリの製造方法に関する0従
来MNO8素子の製造に関しては、シリコン酸化膜を5
0〜100A形成し、その上にシリコン窒化膜を500
大程度形成し、このシリコン酸化膜とシリコン窒化膜の
界面捕獲準位に、電荷をトラップし、これによシしきい
値電圧をシフトさせデータを記録する不揮発メモリーと
している。ところが、実際のシリコン窒化膜には、多く
。
来MNO8素子の製造に関しては、シリコン酸化膜を5
0〜100A形成し、その上にシリコン窒化膜を500
大程度形成し、このシリコン酸化膜とシリコン窒化膜の
界面捕獲準位に、電荷をトラップし、これによシしきい
値電圧をシフトさせデータを記録する不揮発メモリーと
している。ところが、実際のシリコン窒化膜には、多く
。
の準位が、膜内に広く分布するため、シリコン酸化膜を
トンネル効果で通過した、電荷(主に電子)は、シリコ
ン酸化膜−シリコン窒化膜界面だけでなくこのシリコン
窒化膜内の準位に多くトラップされる◇このことは、消
去時、つまり、ゲート電極とシリコン基板層間に、電圧
を印加しても、ゲート電極近傍にトラップされている電
子は、基板へ逃げにくくなり、結果的に、消去特性の悪
い不揮発メモリーとカシ、問題となっている。
トンネル効果で通過した、電荷(主に電子)は、シリコ
ン酸化膜−シリコン窒化膜界面だけでなくこのシリコン
窒化膜内の準位に多くトラップされる◇このことは、消
去時、つまり、ゲート電極とシリコン基板層間に、電圧
を印加しても、ゲート電極近傍にトラップされている電
子は、基板へ逃げにくくなり、結果的に、消去特性の悪
い不揮発メモリーとカシ、問題となっている。
従来これらの欠点を、除く方法として、シリコン酸化膜
−シリコン窒化膜界面に1金属層とか、金属酸化物層を
非常に薄くコーティングすることが試みられているが、
可動イオン等の混入がさけられず、ゲート電極へのリー
クが生じ易くなり、信頼性に欠けるものであった。
−シリコン窒化膜界面に1金属層とか、金属酸化物層を
非常に薄くコーティングすることが試みられているが、
可動イオン等の混入がさけられず、ゲート電極へのリー
クが生じ易くなり、信頼性に欠けるものであった。
そこで、本特明は、トンネル効果により、侵入してきた
電荷を、効率よくシリコン酸イ【膜−シリコン窒化膜界
面に、捕獲し、しかも、従来の方法にみられる。ゲート
電極へのリークなどのないMNO8不揮発メモリの製造
方法を提供するものである。
電荷を、効率よくシリコン酸イ【膜−シリコン窒化膜界
面に、捕獲し、しかも、従来の方法にみられる。ゲート
電極へのリークなどのないMNO8不揮発メモリの製造
方法を提供するものである。
第1図に1本発明の製造方法の一例としてNチャンネル
シリコンゲートMNO8の工程断面図を示す。P基板1
01に、N型不純物としてリンをドープしてソース、ド
レイン102を形成する。
シリコンゲートMNO8の工程断面図を示す。P基板1
01に、N型不純物としてリンをドープしてソース、ド
レイン102を形成する。
次に、シリコン酸化膜を形成後ゲート部のみエツチング
除去し、もう一度ゲート酸化をして5o^ないし1oo
kのシリコン酸化膜103を形成する。(第1図(a)
)次に、シリコン窒化膜104を100〜500A程度
形成する。このシリコン窒化膜104は、単位が膜内に
多く存在させるため、割と欠陥の多い形成方法をもって
形成する。本実施例では気相成長法で、通常の形成方法
より、低温でかつ反応ガス圧を高く形成した。(第1図
(b))次に、欠陥が逆に少ないシリコン窒化膜105
を200に〜4001形成する。本発明では、このシリ
コン窒化膜105を、プラズマによシ形成し、さらに欠
陥を押さえるため形成後、熱処理とじて水素シンクを行
なった。さらに、ゲート電極として多結晶シリコン10
6を形成した。(第1図(C))このように、本発明で
鴫形成方法の異なるシリコン窒化膜を二層形成し、しか
も、下層のシリコン窒化膜に、多くの単位をもたせ、上
層のシリコン窒化膜は、逆に単位の少ない緻密な膜を形
成することによシ、従来みられた、消去特性の悪さや低
信頼性を、簡単な工程の追加によシ、完全に取シ除ける
というすぐれた方法である。
除去し、もう一度ゲート酸化をして5o^ないし1oo
kのシリコン酸化膜103を形成する。(第1図(a)
)次に、シリコン窒化膜104を100〜500A程度
形成する。このシリコン窒化膜104は、単位が膜内に
多く存在させるため、割と欠陥の多い形成方法をもって
形成する。本実施例では気相成長法で、通常の形成方法
より、低温でかつ反応ガス圧を高く形成した。(第1図
(b))次に、欠陥が逆に少ないシリコン窒化膜105
を200に〜4001形成する。本発明では、このシリ
コン窒化膜105を、プラズマによシ形成し、さらに欠
陥を押さえるため形成後、熱処理とじて水素シンクを行
なった。さらに、ゲート電極として多結晶シリコン10
6を形成した。(第1図(C))このように、本発明で
鴫形成方法の異なるシリコン窒化膜を二層形成し、しか
も、下層のシリコン窒化膜に、多くの単位をもたせ、上
層のシリコン窒化膜は、逆に単位の少ない緻密な膜を形
成することによシ、従来みられた、消去特性の悪さや低
信頼性を、簡単な工程の追加によシ、完全に取シ除ける
というすぐれた方法である。
第1図が、本発明の製造方法の実施例である。
以 上
出願人 株式会社諏肪精工舎
代理人弁理士 最 上 務
(a−2102’
Σ
(リ ス
二゛
OS
1
一
乙Z
−二〕′
峯 1 図
Claims (1)
- MNOS (Metal −Ni tride−Oxi
de−8aniconductor)素子のシリコン窒
化膜の形成に於いて、第一形成方法をもって、準位が多
く存在する第一層シリコン窒化膜を形成し、咳第一層シ
リコン窒化膜上に、第二形成方法をもって誼第一層シリ
コン窒化膜よシ準位の少ない第二層シリコン窒化膜を形
成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12200381A JPS5823482A (ja) | 1981-08-04 | 1981-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12200381A JPS5823482A (ja) | 1981-08-04 | 1981-08-04 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5823482A true JPS5823482A (ja) | 1983-02-12 |
JPS6320386B2 JPS6320386B2 (ja) | 1988-04-27 |
Family
ID=14825148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12200381A Granted JPS5823482A (ja) | 1981-08-04 | 1981-08-04 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5823482A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63205965A (ja) * | 1987-02-23 | 1988-08-25 | Matsushita Electronics Corp | 不揮発性記憶装置の製造方法 |
JPS6489371A (en) * | 1987-09-29 | 1989-04-03 | Matsushita Electronics Corp | Manufacture of semiconductor storage device |
US5194701A (en) * | 1991-09-11 | 1993-03-16 | N.P.L. Ltd. | Speaker structure |
WO2004021449A1 (ja) * | 2002-08-30 | 2004-03-11 | Fasl Llc | 半導体記憶装置及びその製造方法 |
JP2009182211A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4913118A (ja) * | 1972-06-06 | 1974-02-05 |
-
1981
- 1981-08-04 JP JP12200381A patent/JPS5823482A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4913118A (ja) * | 1972-06-06 | 1974-02-05 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63205965A (ja) * | 1987-02-23 | 1988-08-25 | Matsushita Electronics Corp | 不揮発性記憶装置の製造方法 |
JPS6489371A (en) * | 1987-09-29 | 1989-04-03 | Matsushita Electronics Corp | Manufacture of semiconductor storage device |
US5194701A (en) * | 1991-09-11 | 1993-03-16 | N.P.L. Ltd. | Speaker structure |
WO2004021449A1 (ja) * | 2002-08-30 | 2004-03-11 | Fasl Llc | 半導体記憶装置及びその製造方法 |
US7253046B2 (en) | 2002-08-30 | 2007-08-07 | Spansion Llc. | Semiconductor memory device and manufacturing method thereof |
US7410857B2 (en) | 2002-08-30 | 2008-08-12 | Spansion Llc. | Semiconductor memory device and manufacturing method thereof |
JP2009182211A (ja) * | 2008-01-31 | 2009-08-13 | Toshiba Corp | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPS6320386B2 (ja) | 1988-04-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI358834B (ja) | ||
JP3312102B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2008109089A (ja) | 電荷トラップ層を有する不揮発性メモリ素子及びその製造方法 | |
US8110461B2 (en) | Flash memory device and manufacturing method of the same | |
JPS59186375A (ja) | ジユアル電子注入構造体の形成方法 | |
US6893920B2 (en) | Method for forming a protective buffer layer for high temperature oxide processing | |
US7829412B2 (en) | Method of manufacturing flash memory device | |
TWI229922B (en) | Method for forming non-volatile memory cell and non-volatile memory array including such memory cells | |
TWI228834B (en) | Method of forming a non-volatile memory device | |
JPS5823482A (ja) | 半導体装置の製造方法 | |
JP2005209931A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP3241316B2 (ja) | フラッシュメモリの製造方法 | |
JP2004221448A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2000031305A (ja) | And型不揮発性半導体記憶装置およびその製造方法 | |
JP2011029513A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2004022575A (ja) | 半導体装置 | |
US7884412B2 (en) | System and method of forming a split-gate flash memory structure including partial circular sidewalls of the floating gates and control gates | |
JP2691385B2 (ja) | 半導体メモリー装置 | |
EP1248301A2 (en) | Non-volatile semiconductor storage device and method for producing the same | |
JP2009049409A (ja) | 不揮発性メモリ素子及びその製造方法 | |
JP2016034045A (ja) | 半導体装置 | |
JPS6262070B2 (ja) | ||
JPH0227773A (ja) | 不揮発性半導体記憶装置の製造方法 | |
KR100841845B1 (ko) | 반도체 장치 제조 방법 | |
JP2003218245A (ja) | 不揮発性半導体メモリ装置の製造方法 |