JPS6262070B2 - - Google Patents
Info
- Publication number
- JPS6262070B2 JPS6262070B2 JP19212481A JP19212481A JPS6262070B2 JP S6262070 B2 JPS6262070 B2 JP S6262070B2 JP 19212481 A JP19212481 A JP 19212481A JP 19212481 A JP19212481 A JP 19212481A JP S6262070 B2 JPS6262070 B2 JP S6262070B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- oxide film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】
本発明は、MNOS不揮発メモリの製造方法に関
する。
する。
従来MNOS素子の製造に関しては、シリコン酸
化膜を50〜100Å形成し、その上にシリコン窒化
膜を500Å程度形成し、このシリコン酸化膜とシ
リコン窒化膜の界面捕獲準位に電荷をトラツプ
し、これによりしきい値電圧をシフトさせデータ
を記録する不揮発メモリーとしている。ところ
が、実際のシリコン窒化膜には、多くの準位が、
膜内に広く分布するため、シリコン酸化膜をトン
ネル効果で通過した、電荷（主に電子）は、シリ
コン酸化膜―シリコン窒化膜界面だけでなくこの
シリコン窒化膜内の準位に多くトラツプされる。
このことは、消去時、つまり、ゲート電極とシリ
コン基板層間に、電圧を印加しても、ゲート電極
近傍にトラツプされている電子は、基板へ逃げに
くくなり、結果的に、消去特性の悪い不揮発メモ
リーとなり、問題となつている。
化膜を50〜100Å形成し、その上にシリコン窒化
膜を500Å程度形成し、このシリコン酸化膜とシ
リコン窒化膜の界面捕獲準位に電荷をトラツプ
し、これによりしきい値電圧をシフトさせデータ
を記録する不揮発メモリーとしている。ところ
が、実際のシリコン窒化膜には、多くの準位が、
膜内に広く分布するため、シリコン酸化膜をトン
ネル効果で通過した、電荷（主に電子）は、シリ
コン酸化膜―シリコン窒化膜界面だけでなくこの
シリコン窒化膜内の準位に多くトラツプされる。
このことは、消去時、つまり、ゲート電極とシリ
コン基板層間に、電圧を印加しても、ゲート電極
近傍にトラツプされている電子は、基板へ逃げに
くくなり、結果的に、消去特性の悪い不揮発メモ
リーとなり、問題となつている。
従来これらの欠点を、除く方法として、シリコ
ン酸化膜―シリコン窒化膜界面に、金属層とか、
金属酸化物層を非常に薄くコーテイングすること
が試みられているが、可動イオン等の混入がさけ
られず、ゲート電極へのリークが生じ易くなり、
信頼性に欠けるものであつた。
ン酸化膜―シリコン窒化膜界面に、金属層とか、
金属酸化物層を非常に薄くコーテイングすること
が試みられているが、可動イオン等の混入がさけ
られず、ゲート電極へのリークが生じ易くなり、
信頼性に欠けるものであつた。
そこで、本発明はトンネル効果により、侵入し
てきた電荷を、効率よくシリコン酸化膜―シリコ
ン窒化膜界面に、捕獲し、しかも、従来の方法に
みられる。ゲート電極へのリークなどのない
MNOS不揮発メモリの製造方法を提供するもので
ある。
てきた電荷を、効率よくシリコン酸化膜―シリコ
ン窒化膜界面に、捕獲し、しかも、従来の方法に
みられる。ゲート電極へのリークなどのない
MNOS不揮発メモリの製造方法を提供するもので
ある。
第１図に、本発明の実施例をＰチヤネルアルミ
ゲートMNOSをもつて説明する。Ｎ基板１０１
に、Ｐ型不純物としてボロンをドープしてソー
ス・ドレイン１０２を形成する。次に、シリコン
酸化膜を形成後ゲート部のみエツチング除去し、
もう一度薄いゲート酸化膜１０３を形成する。
（第１図ａ）次にシリコン窒化膜１０４を、200〜
800Å程度形成し、レジストもしくは、シリコン
酸化膜等によりゲート部以外をマスク１０５す
る。これによりゲート部に、He+、N+などの不活
性軽元素イオンを２×1011〜８×1014cm-2、シリ
コン窒化膜１０４の膜厚、加速電圧などのパラメ
ータに、シリコン酸化膜１０３に、イオン注入さ
れないよう考慮して打込みをする。（第１図ｂ） 次に、マスク材１０５を除去後、シリコン窒化
膜１０４の一部を、エツチング除去し、もう一度
シリコン窒化膜１０６を形成し、前記のシリコン
窒化膜１０４と合せて400〜800Åの膜厚になるよ
う調整する。ここで、シリコン窒化膜特に、上層
のシリコン窒化膜の欠陥を取り除くために、水素
シンタ熱処理を行い、最後に、アルミニウムのゲ
ート電極１０７を形成する。（第１図ｃ） このようにして作られた本発明のMNOS半導体
素子は次のような特長をもつ。
ゲートMNOSをもつて説明する。Ｎ基板１０１
に、Ｐ型不純物としてボロンをドープしてソー
ス・ドレイン１０２を形成する。次に、シリコン
酸化膜を形成後ゲート部のみエツチング除去し、
もう一度薄いゲート酸化膜１０３を形成する。
（第１図ａ）次にシリコン窒化膜１０４を、200〜
800Å程度形成し、レジストもしくは、シリコン
酸化膜等によりゲート部以外をマスク１０５す
る。これによりゲート部に、He+、N+などの不活
性軽元素イオンを２×1011〜８×1014cm-2、シリ
コン窒化膜１０４の膜厚、加速電圧などのパラメ
ータに、シリコン酸化膜１０３に、イオン注入さ
れないよう考慮して打込みをする。（第１図ｂ） 次に、マスク材１０５を除去後、シリコン窒化
膜１０４の一部を、エツチング除去し、もう一度
シリコン窒化膜１０６を形成し、前記のシリコン
窒化膜１０４と合せて400〜800Åの膜厚になるよ
う調整する。ここで、シリコン窒化膜特に、上層
のシリコン窒化膜の欠陥を取り除くために、水素
シンタ熱処理を行い、最後に、アルミニウムのゲ
ート電極１０７を形成する。（第１図ｃ） このようにして作られた本発明のMNOS半導体
素子は次のような特長をもつ。
(1) 軽イオン注入により下層のシリコン窒化膜に
は多くの欠陥が存在し、これによりこの層に多
くの準位をもつ。
は多くの欠陥が存在し、これによりこの層に多
くの準位をもつ。
(2) これに対し、上層のシリコン窒化膜は、欠陥
が少なく、同時に、準位も少ない。
が少なく、同時に、準位も少ない。
(3) (1)、(2)よりゲート酸化膜をトンネルして通過
した電荷は、ゲート酸化膜―下層シリコン窒化
膜界面近傍に多数存在する。
した電荷は、ゲート酸化膜―下層シリコン窒化
膜界面近傍に多数存在する。
以上特長により、本発明のMNOS不揮発メモリ
ーは、消去特性、信頼性の高い素子といえる。
ーは、消去特性、信頼性の高い素子といえる。
第１図ａ〜ｃが、本発明の実施例を示す。
Claims (1)
- 【特許請求の範囲】 １ MNOS（Metal―Nitride―Oxide―
Semiconductor）素子の製造に於いて、シリコン
酸化膜を形成後、シリコン窒化膜を形成し、イオ
ン打込みにより、He+、N+等の不活性な軽元素イ
オンを、該シリコン窒化膜に注入し、熱処理しそ
のあと第二シリコン窒化膜を形成することを特徴
とする半導体装置の製造方法。 ２ 前記イオン注入されたシリコン窒化膜に、熱
処理を行なつたのち、該シリコン窒化膜の一部を
エツチング除去することを特徴とする第１項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19212481A JPS5893289A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19212481A JPS5893289A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5893289A JPS5893289A (ja) | 1983-06-02 |
| JPS6262070B2 true JPS6262070B2 (ja) | 1987-12-24 |
Family
ID=16286068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19212481A Granted JPS5893289A (ja) | 1981-11-30 | 1981-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893289A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58212180A (ja) * | 1982-06-03 | 1983-12-09 | Matsushita Electronics Corp | 不揮発性記憶装置およびその製造方法 |
| JPS5969973A (ja) * | 1982-10-15 | 1984-04-20 | Nec Corp | 半導体装置 |
| JPH061839B2 (ja) * | 1983-06-21 | 1994-01-05 | 松下電子工業株式会社 | 不揮発性記憶装置の製造方法 |
| US6373093B2 (en) | 1989-04-28 | 2002-04-16 | Nippondenso Corporation | Semiconductor memory device and method of manufacturing the same |
| US5017979A (en) * | 1989-04-28 | 1991-05-21 | Nippondenso Co., Ltd. | EEPROM semiconductor memory device |
| JP2004095889A (ja) | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及びその製造方法 |
-
1981
- 1981-11-30 JP JP19212481A patent/JPS5893289A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5893289A (ja) | 1983-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2995539B2 (ja) | 半導体素子及びその製造方法 | |
| US6074917A (en) | LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices | |
| US6001713A (en) | Methods for forming nitrogen-rich regions in a floating gate and interpoly dielectric layer in a non-volatile semiconductor memory device | |
| JP2000150684A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| JP2855509B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JP2860788B2 (ja) | 非揮発性メモリ素子及びその製造方法 | |
| JP3048363B2 (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US5981339A (en) | Narrower erase distribution for flash memory by smaller poly grain size | |
| EP0281140A2 (en) | Semiconductor memory device and method for manufacturing the same | |
| JPS6262070B2 (ja) | ||
| US6136647A (en) | Method of forming interpoly dielectric and gate oxide in a memory cell | |
| TWI228834B (en) | Method of forming a non-volatile memory device | |
| JP4698598B2 (ja) | フラッシュメモリを備えた半導体デバイスの製造方法 | |
| JPH0677492A (ja) | 不揮発性記憶回路を有する半導体装置およびその製造方法 | |
| JP4383152B2 (ja) | 半導体素子のゲート酸化膜の形成方法 | |
| US6989319B1 (en) | Methods for forming nitrogen-rich regions in non-volatile semiconductor memory devices | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPS5823482A (ja) | 半導体装置の製造方法 | |
| JP3016607B2 (ja) | 不揮発性メモリの製造方法 | |
| JP2885134B2 (ja) | 半導体メモリ装置の製造方法 | |
| JP3141520B2 (ja) | 不揮発性記憶素子の製造方法 | |
| US7400011B2 (en) | Non-volatile memory device having a nitride barrier to reduce the fast erase effect | |
| US6984590B2 (en) | Method of manufacturing an EEPROM device | |
| JPH0227773A (ja) | 不揮発性半導体記憶装置の製造方法 |