JPH01503026A - 絶縁体上に薄い単結晶シリコン島状部を製造する方法 - Google Patents

絶縁体上に薄い単結晶シリコン島状部を製造する方法

Info

Publication number
JPH01503026A
JPH01503026A JP63502952A JP50295288A JPH01503026A JP H01503026 A JPH01503026 A JP H01503026A JP 63502952 A JP63502952 A JP 63502952A JP 50295288 A JP50295288 A JP 50295288A JP H01503026 A JPH01503026 A JP H01503026A
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor layer
forming
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63502952A
Other languages
English (en)
Other versions
JP2717979B2 (ja
Inventor
シオタ，フィリップ，エス
Original Assignee
アドバンスト　マイクロ　デバイシス，インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスト　マイクロ　デバイシス，インコーポレイテッド filed Critical アドバンスト　マイクロ　デバイシス，インコーポレイテッド
Publication of JPH01503026A publication Critical patent/JPH01503026A/ja
Application granted granted Critical
Publication of JP2717979B2 publication Critical patent/JP2717979B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76275—Vertical isolation by bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76281—Lateral isolation by selective oxidation of silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/135—Removal of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/914—Doping
    • Y10S438/924—To facilitate selective etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/97—Specified etch stop material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 絶縁体上に薄い単結晶シリコン島状部を製造する方法凰凰互艶■見凰 本特許出願は１９８７年１月２７日に出願した米国特許出願筒００７，３１２号 の一部継続出願である。
見匪夏ｉ汰 本発明は、集積回路の製造に関するものであって、特に、相互に電気的に分離さ せて基板内に個別的な半導体島状部を製造する方法に関するものである。
災釆鼓夏生晟匪 集積回路の製造の間、半導体要素は通常、「接合分離」として知られるプロセス によって互いに分離される。この接合分離は、回路要素を電気的に分離させる為 にＭ　ＯＳ及びバイポーラ回路の両方において使用されている０通常の適用の下 において、接合分離は、通常、回路分離を得る為に許容可能な手段である。然し 乍ら、放射線環境であるとか又は極端に高い電圧の下であるとかの悪い条件下に おいて、接合分離は効果的なものではなく回路故障となることがある。
回路要素を垂直絶縁層で分離させることにより形成される集積回路がある。該回 路要素の下側に付加的な水平方向の絶縁層を設けることにより、絶縁的に分離さ れた半導体領域が形成される。絶縁性基板上に絶縁的に分離された層を形成する 従来技術においては、極端な寸法上の制御が必要とされ、そのことは公差が±５ ミクロンで約１５ミクロンの厚さの絶縁的に分離された単結晶島状部とさせる。
従来技術の絶縁プロセスにおいては１本来的に高価な多結晶シリコン付着を必要 とする。このプロセスは、通常、約１゜２５０℃で６時間の高温ステップである 。この高温ステップは、実質的な接合拡散を許容すること無しに１元の半導体構 成体内にどのような接合をも組み込むことを排除している。このプロセスは、又 、大きな厚さの多結晶シリコンを付着させる為に大量の高価な化合物を消費する 。
更に、第１ａ図に示した如く、多結晶シリコン４ｏを形成する前に、基板４２内 に溝を形成し且つ酸化物４１を形成ことが典型的に必要とされる。基板４２を部 分的に荒く除去するバックアップ操作に続いて、酸化物４１は基板４２の残存す る不所望部分の化学的機械的研磨除去の間にストップとして作用する。典型的に 、ストップライン４５ａにおけるウェハ表面積の約５０％乃至７０％は酸化物４ １である。それは活性ディバスの形成に使用することが可能な面積を著しく減少 させるので、このことは、勿論、不所望である。更に、上述した公差で研磨を行 なう為には高い技術と高精度の機械制御が必要とされる。平行度に対して有限の 実際的な機械的公差が存在するので、上述した態様で処理可能な最大のウェハは 歩留における大きな犠牲を払って４インチウェハであった。その結果、従来技術 方法を使用して製造した通常のウェハ寸法は３インチである。
第１ｂ図は、非平行ウェハ除去の結果を図示している。
第１ｂ図における実線は、多結晶シリコンハンドル４０゜絶縁層４１、及び後に 形成されるべき単結晶半導体の分離領域２１を具備する結果的に得られる構成体 を図示している。ストップライン４５ａによって第１ａ図に示した如く、理想的 には、分離された半導体領域２１の厚さは、ウェハの幅に渡って一様である。然 し乍ら、第１ｂ図にストップライン４５ｂによって表した如く、ハンドル４２が 非平行な態様で除去された場合、分離された半導体領域２１の厚さは、ウェハの 幅に渡って著しく変化する。この様な非平行除去は、従来技術方法におけるスタ ンダードな制限となっている。
この様な絶縁的に分離された半導体領域を与える従来技術は１例えば、米国特許 第４，５０１，０６０号、第４゜０５６．４１４号、第４，００４，０４６号、 第３，４２３．２５５号、第３，８３２，２４７号、第３，７３８゜８８３号、 第３，９１３，１２１号に記載されている。
一方、シリコン−オン−サファイア方法は、良好な寸法上の制御を与えるが、絶 縁的に分離されたシリコンと比較して電気的特性の劣化に起因する性能上の制限 を持っている。シリコン−オン−サファイア方法は、例えば、Ｂｒａｓｓｉｎｇ ｔｏｎ　ｅｔ　ａｌ、の「微細寸法シリコン−オン−サファイア及びバルク−シ リコン相補型ＭＯＳ装置及び回路の比較（Ａ　Ｃｏｍｐａｒｉｓｏｎ　ｏｆ　Ｆ ｉｎｅ−Ｄｉｍｅｎｓｉｏｎ　５ｉｌｉｃｏｎ−ｏｎ−５ａｐｐｈｉｒｅ　ａｎ ｄＢｕｌｋ−５ｉｌｉｃｏｎ　Ｃｏｍｐｌｅａ＋ａｎｔａｒｙ　ＭＯＳ　Ｄｅｖ ｉｃｅｓ　ａｎｄ　Ｃ１ｒｃｕｉｔｓ）Ｊ、ＩＥＥＥトランズアクションズオン エレクトロンデバイシーズ、Ｖｏ　１．ＥＤ−３２，Ｎｏ、９，１９８５年９月 、１８５８−１８６７頁、及びＳ、　Ｌ、　Ｐａｒｔｒｉｄｇｅの「シリコン− オン−インシュレータ技術の現在の状態−比較（Ｔｈｅ　Ｃｕｒｒｅｎｔ　５ｔ ａｔｕｓ　ｏｆ　５ｉｌｉｃｏｎ−ｏｎ（ｎｓｕｌａｔｏｒ　Ｔｅｃｈｎｏｌｏ ｇｉｅｓ−−ａＣｏ腸ｐａｒｉｓｏｎ）Ｊ、インターナショナルエレクトロンデ バイスミーティング、１９８６年、４２８−４３０頁、に記載されている。　然 し乍ら、シリコン−オン−サファイアは、サファイア基板上に形成された単結晶 シリコンは良好な単結晶として形成されることが可能なものではなく、電気的特 性の本来的な妥協を有するものであるという欠点を持っている１例えば、ＳＯ８ 装置において、接合漏洩は、バルクシリコンにおいて存在する接合漏洩の１０倍 乃至１００倍の程度である。
別の従来技術はＳＩＭＯＸと呼称されるものである。ＳＩＭＯＸ方法においては 、酸素原子を高エネルギでシリコン基板内に注入させて、酸素原子をシリコン基 板内の選定深さに水平に配置させる。その後に熱処理を行なうと、これらの酸素 原子はシリコン基板と結合されて二酸化シリコン絶縁体の水平層を形成する。然 し乍ら、ＳＩＭＯＸ方法の欠点は、酸素の高エネルギ注入に起因するシリコン基 板内での厳しい転位の発生である。別の欠点は、該酸素注入によって発生される 水平絶縁層は厚さが単に数千人に過ぎず、該分離を低電圧に制限していることで ある。
電気的に分離されたシリコン領域を形成する為の別の従来技術方法は、帯域溶融 精製（ＺＭＲ）方法である。　ＺＭＲにおいては、電気的絶縁体上に多結晶層を 付着形成し、且つ、例えば、レーザを使用する熱処理によって該多結晶を単結晶 シリコン層に形成させることが試みられる。然し乍ら、ＺＭＲ方法は、真実の単 結晶シリコン層を与えるものではなく、該層の電気的特性に悪影響を持った粒子 境界を持つ単結晶の比較的小さな領域を与える。
！−且 上述した従来技術方法の欠点は、エピタキシャル層をプラズマエッチプロセスに おけるエッチストップとして使用する本発明によって除去されている。このエピ タキシャル層は、０．３ミクロン程度に薄くさせることが可能である。
厚い層は、薄い層よりも分離の為に一層多くの表面積を使用する欠点を持ってお り、従って表面積利用においてより効率が悪い、１実施例において、機械的スト ップとエピタキシャル層とが、所望の終端点において正確に停止させる為に、− 緒に使用される。付加的な利点は、コストが低く、絶息体基板上にシリコンのハ ンドルを形成する為にこの方法においてスクラップのウェハ又はその他の物質を 使用することが可能であるという点である。ヒートサイクルは、従来技術の絶縁 性分離方法において必要とされるものよりも一層低く且つ短いので、接合層及び エピタキシャル層をこの方法において保存させることが可能である。
図面の簡単な説明 図面は、以下の如くに、本発明の好適実施例を図示している。
第１ａ図は絶縁的に分離された単結晶半導体領域の理想的な形成を図示しており ； 第１ｂ図はパックラッピングを使用する場合の絶縁的に分離した単結晶領域を形 成する従来技術の欠点を図示しており； 第２ａ図及び第２ｂ図は半導体ウェハ上のスクライブラインを図示しており； 第３図乃至第１０ａ図は本発明方法の１実施例を図示しており； 第１２図乃至第１８ａ図は本発明の別の方法を図示しており； 第１９ａ図及び第１９ｂ図は本発明に基づいて分離領域を形成する１方法を図示 しており；及び第２０ａ図乃至第２０ｃ図は第２領域に関して第１領域を選択的 にエツチングする為の本発明の使用を図示している。
群ｌじＩ動労 以下の説明において、−膜化した集積回路（例えば、バイポーラ又は「ＭＯＳ」 ）を製造することを仮定する。イオン化放射線又はその他の「有害な環境」に遭 遇することのある適用場面において、集積回路内の活性要素は互いに絶縁的に分 離されていることが望ましい、このタイプの分離は、その接合分離した同等のも のと比較して、数倍も回路の耐久性を改善する。
好適実施例の説明は、所望により、絶縁的に分離したＮ又はＰ型シリコン膜の展 開を包含する。Ｎ又はＰ型シリコン膜は、この層がエッチストップとして作用す るという点において１本発明の必須の部分である。
第２ａ図は、半導体ウェハ２０上のスクライブライン格子を図示している。格子 ５５は、爾後の機械的なバックラップ操作の期間中に機械的ストップとして作用 する為に、窒化物、多結晶シリコン、又はその他の適宜の物質で形成される。第 ２ｂ図は、端部の詳細を示しており、そこにおいて、不完全なダイか堅実なスク ライブラインとなり、ダイ全体数を減少させること無しに一層大きなストップ区 域を与えることが示されている。
第３図は、半導体基板２０上に酸化物又は窒化物から形成したスクライブライン 格子５５を断面で示している。第４図において、基板２０上にエピタキシャル半 導体層２１が成長されている。この成長は、酸化物又は窒化物によって被覆され ていない区域２１においては単結晶であり、又は窒化物又は酸化物スクライブ格 子５５上方における区域５６においては多結晶である。エピタキシャル層２１及 び基板２０の間の接合が可及的に急激的であることが基本であり、何故ならば、 このドーパント濃度における差異を利用して後のエッチステップにおいて選択性 を達成するからである。従って、エピタキシャル層２１は、好適には、低温にお いて、好適には約１，０００℃以下において、０゜３乃至１５ミクロンの程度の 厚さに成長させる。シラン、減圧エピタキシィ、及び分子ビームエピタキシィは 、当該技術において公知な如く、エピタキシャル層２１を成長する為に使用され る好適な技術の例である０層２１の表面１９の簡単な研磨をこの時点で行なって 平坦で一様な表面を与え、その上に酸化物層２２（第５図）を可及的に一様に形 成する。所望により、副拡散（例えば、埋込型コレクタ）をこの時点で行ない、 及び／又は、レトログレードウェル又はＮウェル（即ち、エピタキシャル層２１ 内の一層深い部分におけるよりも表面１９近くにおいて一層高度にドープされて いること）をこの時点において形成する。何故ならば１表面１９は分離したウェ ルの底部となるからである。副拡散及びレトログレードウェルの使用及び形成は 、当業者等に公知である。
第４ａ図に示した如く、この時点において１分離領域１１９ａ乃至１１９ｄを、 スクライブ格子部分５５ａ及び５５ｂによって画定される単一のダイ間のエピタ キシャルシリコン層２１内に形成することが可能である。エピタキシャル層２１ の全厚さを介して延在する分離領域１１９ａ乃至１１９ｄを使用することによっ て、エピタキシャル層２１の個別的で絶縁的に分離された部分１２０ａ乃至１２ ０ｅをスクライブ格子部分５５ａ及び５５ｂの間に形成する。
分離領域１１９ａ乃至１１９ｄを、例えば、窒化シリコン等の適宜の酸化マスク を使用して、シリコンの局所酸化によって形成する。一方、別法として、分離領 域１１９ａ乃至１１９ｄを、反応性イオンエツチング（ＲＩ　Ｅ）等により溝を エツチング形成し且つ該溝を、二酸化シリコン又は窒化シリコン等の適宜に分離 用物質で充填することによって形成する。当然に、当業者等にとって理解される 如く、所望の任意数の分離領域１１９ａ乃至１１９ｄを使用し。
その際にウェハ上に包含されるダイの各々において任意の所望数の絶縁的に分離 させた単結晶シリコン領域１２０ａ乃至１２０ｅを与えることが可能であり１個 々のダイはスクライブライン５５ａ及び５５ｂによって分離される。
第５図乃至第１０ａ図に図示した如くに本発明の別の実施例においては、分離領 域はこの時点においては形成されず、更に詳細に後述する如く、基板２０の除去 の後に形成される。
第５図に示した如く、次いで酸化物層２２を１例えば熱酸化によって約１，００ ０乃至１０，０００人の厚さに形成するが、好適な方法は、１５乃至２５気圧（ 蒸気内）において又はその近辺での高圧酸化炉内で約７００℃又はその近辺で高 圧酸化を使用することである。この酸化物成長方法は、比較的高いＯＨ−濃度を 有する水化酸化物が発生する。
絶縁的に分離されたウェハの「ハンドル」部分が、第６図に示した如くに形成さ れる。ハンドル又はベースウェハ３０（サファイア、アルミナ又はその他の基板 を使用することが可能）を、１５乃至２５気圧（蒸気中）又はその近辺で高圧酸 化炉内で７００℃又はその近辺で酸化させて酸化物層３１（典型的に約１，００ ０人乃至１０，０００人の厚さ）を形成し、又は酸化物層３１を除去することが 可能であり、且つ酸化物層２２への取、り付け（第５図）をハンドル３０に対し て直接的に行なうことが可能である。この取り付けは、酸化物層２２及び酸化物 層３１の表面（又は酸化物層３１が使用されない場合には、ハンドル３０の表面 ）を、第７図に示した如く、互いに接触させた状態で一緒にジグ内に配置させ、 且つ蒸気酸化雰囲気中において且つ１５乃至２５気圧の圧力で７００℃乃至１， ０００℃の温度で約３０分乃至６０分加熱することによって達成される６層２２ 及び層３１（又は、酸化物層３１が使用されない場合には層３０）は、その際に 、第８図に示した如くに、−緒に結合されることとなる。酸化物層２２は、酸化 物層３１（又はハンドル基板３０）に取付けられる。
この取り付けは、又、第５図のウェハ及び第６図のハンドルを、酸化物の成長の 為に公知のタイプのウェット酸化雰囲気中において約５時間の低温度（典型的に 、約４００℃乃至９００℃の範囲内）の水化ベークに露呈させる。この水化ベー クにより、ＯＨ−グループが結合すべき表面内に導入され、且つ酸化物層２１及 び３１の厚さを多少増加させる０次いで、結合させるべき２つの表面２２及び３ １を、第７図のジグ上に互いに接触して配置させ且つ約１時間の間酸化性雰囲気 中（好適には、ウェット酸化雰囲気）において約１，０５０℃乃至１，２００℃ の範囲に加熱させる。その際に、層２２及び層３１は、第８図に示した如くに、 一体的に結合されることとなる。
所望により、本発明に基づいて、結合すべき２つの表面２２及び３１がその上に 配置されるジグ（第７図）は、基本的に、その下側近傍に位置させた１つ又はそ れ以上のストップ１０１を具備する傾斜面１００である。−緒に結合すべき要素 は、結合プロセス中にそれらが剛性的に固定されることがない様に該１つ又はそ れ以上のストップに対してこのジグ上に配置させる。この様に、結合すべき２つ の表面は１例えば、熱膨張により、この接合プロセス中に比較的自由に膨張する 。
第９図に示した如く、ウェハを研磨又は「パックラップ」して、基板２０の主要 部分２０ａを荒く除去する。重要なことであるが、基板２０の部分２０ａの平行 除去は必要ではない、前述した如くに機械的パックラップストップとして作用す る窒化物又は酸化物層５５と最初に接触すると機械的除去を終了させる０重要な ことであるが、本発明によれば、機械的に層２０の平行除去を確保すること、及 び層５５上の一様にストップ即ち停止することは必要ではない。
その様にすることの試みは、過剰な機械的研磨から発生することのある「流出」 区域及び「皿状窪み」区域を発生することとなる。これらの問題は、当業者等に 公知である。
第１０図に示した如く、次いで、基板２０の残存部分２０ｂを、適宜のフルオロ カーボン即ち過弗化炭化水素をベースとした化学的プラズマ内におけるプラズマ エツチングによって完全に除去させる。これにより、複数個の単結晶半導体領域 １１２ａ乃至１１２ｄが得られ、これらは酸化物層２２及び酸化物領域５６によ って効果的に分離される。
例として、以下のプラズマエツチャーパラメータを使用して本発明方法を実施し た。
ドライチッククワッド（Ｄｒｙｔｅｋ　Ｑｕａｄ）のＲＩＥプラズマエツチャー モデル番号８２４゜ 圧力ニ４５０ミリトール。
パワー：４．０インチウェハで９．０インチ直径アルミニウム電極に４００ワツ ト。
バイアス：１０Ｖ。
電極間隔：１．７５インチ。
エッチャント：２０ＳＣＣＭフレオン１２．及び８０ＳＣＣＭ塩素。
基板内のドーパント濃度は１０　Ｘ　１０”Ｍ子数／ｃｃ以上であり、且つエピ タキシャル層内のドーパント濃度は１０Ｘ　１０”原子数／ｃｃ以下であった。
第１１図に示した如く、ハンドル基板３０を介してＲＦプラズマが好適に導入さ れる。電流は、より高度にドープした基板２０（ドーパント濃度が１０　Ｘ　１ ０１ａ原子数／ｃｃ以上）を介してより一層容易に流れ、より一層軽度にドープ したか又は真性エピタキシャル層２１　（ドーパント濃度が１０×１０°原子数 ／ｃｃ以下）を介してそれほど容易には通過しないものと考えられる。この電流 の流れにおける差異は、Ｐ−又はＮ−又は真性の層２１上に電荷の蓄積を発生さ せ、その際により高度にドープされた基板２０上により好適な（エツチングに関 して）バイアス電圧を与えるものと考えられる。成るフルオロカーボン化学的プ ラズマ（例えば、フレオン１２）で、Ｍ２１の帯電表面上に好適にポリマー膜を 付着形成されることが判明した。このポリマー付着は、該プラズマ内の層２１の 全てのエツチングを効果的に停止させる。従って、層２１と層２０との間に著し く高いエツチング選択性比率が確立された。
別の方法は、ストップとしてエピタキシャル層２１をエッチし且つ検知する為に プラズマ化学を使用することである。高度にドープした（例えば、Ｐ＋リシリコ ンを基板層２０として使用し、且つボロン濃度における立ち下がりを。
該Ｐ＋＋シリコンを貫通してエツチングし且つ一層軽度にドープしたエピタキシ ャル層２１に到達した時に、レーザ又は光学的に検知する。更に、Ｐ＋÷シリコ ンを使用する利点は、高度にドープしたボロンシリコンは、軽度にドープしたＮ 型シリコンよりも約１０倍乃至２０倍高速にエツチングする。このエッチ比率は 、基板上に電気的なバイアスを使用することによって改善させることが可能であ る。プラズマ中におけるＰ＋◆シリコンのエッチ比率は１．５乃至２゜０ミクロ ン／分である。従って、別の方法は、プラズマエツチャーを使用し、且つ基板が エッチされるに従ってのボロン信号の損失を検知することである。
別法として、上述した如く、Ｎ＋十を上述したＰ◆十層と置換させることが可能 であり、且つ砒素又はアンチモンの検知を使用することが可能である。Ｎ＋十乃 至Ｎ−シリコンの場合、約１５倍のエッチ比率を得ることが可能である。特に、 Ｎ＋◆シリコンは、Ｎ−シリコンよりも約１５倍高速でエッチすることが判明し た。塩素プラズマ中のＮ＋÷のエッチ比率は、０．１５乃至０．３５ミクロン／ 分である。上述した操作に対する条件は、ガス流量が２００８ＣＣＭで６００ミ リトールの圧力を使用した以外は、上述したものと同一である。
第１０ａ図に示した如く、第４ａ図に示した如くに分離領域１１９ａ乃至１１９ ｄが先に形成されない場合、分離領域１１９ａ乃至１１９ｄがスクライブ格子部 分５５ａ及び５５ｂによって画定される単一のダイの間のエピタキシャルシリコ ン層２１内に形成される６分離領域１１９ａ乃至１１９ｄは、例えば、窒化シリ コン等の適宜の酸化マスクを使用して、シリコン局所酸化によって、形成される 。
別法として、分離領域１１９ａ乃至１１９ｄは、反応性イオンエツチング（ＲＩ 　Ｅ）等によって溝をエツチング形成し、且つ該溝を、例えば二酸化シリコン又 は窒化シリコン等の適宜の分離物質で充填することによって形成される。
第１２図乃至第１８図に示した別の方法に付いて説明する。第１２図は、エピタ キシャル層２１が取付けられた開始状態の基板２０を示している。第１３図は、 エピタキシャル層２１を介して溝９１ａ、９１ｂ、９１ｃを形成する為に溝エッ チ（例えば、反応性イオンエツチング）を使用した後のウェハを示している。第 １３図に示した如く、溝９１　ａ　−９１ｃの側部及び底部は絶縁層５０（例え ば、酸化物又は窒化物）で被覆されており、且つ例えば多結晶シリコン５６で後 に充填される０次いで、エピタキシャル層２１の表面を軽度に研磨して絶縁体５ ０を除去し且つエピタキシャル層２１の表面区域か領域５６を充填する。所望に より、当該技術において公知の如く、副拡散及びレトログレードＰウェル又はＮ ウェル等で底部処理を実施する。
第１３ａ図に示した如く、ｌ実施例において１分離領域１１９ａ乃至１１９ｃを 、スクライブ格子部分５５ａ及び５５ｂによって画定される単一ダイの間のエピ タキシャルシリコン層２１内に形成する０分離領域１１９ａ乃至１１９ｃは、例 えば、窒化シリコン等の適宜の酸化マスクを使用して、シリコンの局所的酸化に よって、形成する。別法として１分離領域１１９ａ乃至１１９ｃは１反応性イオ ンエツチング（ＲＩＥ）等によって溝をエツチング形成し、且つ該溝を二酸化シ リコン又は窒化シリコン等の適宜の分離用物質で充填することによって形成され る。この溝形成及び充填は、スクライブ格子部分５５ａ及び５５ｂの形成と同時 的に実行することが可能であり、又は別のステップとして実施することも可能で ある。
第１４図乃至第１８ａ図に示した如く、本発明の別の実施例において、分離領域 １１９ａ乃至１１９ｃはこの時点においては形成されず、後に詳細に説明する如 く、基板２０の除去の後に形成される。
第１４図に示した如く、酸化物層２２は、好適には１５乃至２５気圧（蒸気中） において又はその近辺において高圧酸化炉内において７００℃又はその近辺にお いて、ウェハの表面上に形成される。第１５図は、第１４図の酸化物２２と同様 の態様で形成することの可能な酸化物層３１を具備するハンドルウェハを示して いる。第１６図は、第１４図のウェハ、及び、例えば前述した結合技術を使用し て接合した後の第１５図のハンドルを示している。第１７図は、機械的研磨除去 ステップが基板２ｏの部分２０ａを除去した後の第１６図の構成体を示しており 、この様な研磨操作は、最初に絶縁性領域５ｏ及び充填層５６に到達した時に停 止する。第１８図は、基板２ｏの残存する不所望部分を除去する選択的プラズマ エッチ（前述した）の後の完成した基板を示している。
第１８ａ図に示した如く、分離領域１１９ａ乃至１１９Ｃが、第１３ａ図の実施 例における如く、先に形成されない場合１分離領域１１９ａ乃至１１９Ｃは、ス クライブ格子部分５５ａ及び５５ｂによって画定される単一のダイの間のエピタ キシャルシリコン層２１内に形成される。分離領域１１９ａ乃至１１９ｃは、例 えば、窒化シリコン等の適宜の酸化マスクを使用して、シリコンの局所的酸化に よって形成される。別法によれば、分離領域１１９ａ乃至１１９ｃは１例えば反 応性イオンエツチング（ＲＩ　Ｅ）によって溝をエツチング形成し、且つ例えば 二酸化シリコン又は窒化シリコン等の適宜の分離用物質で該溝を充填することに よって形成される。
第１９ａ図及び第１９ｂ図は、例えば、局所的酸化技術又は部分的エツチング及 び選択酸化ステップのいずれかによって、本発明の種々の実施例に従って分離領 域（例えば、第４ａ図、第１０ａ図、第１３ａ図、及び第１８ａ図の領域１１９ ａ等）を形成する為の適宜の技術を図示している。
第１９ａ図に示した如く、マスキングステップは、エピタキシャル層２１の残存 部分を電気的に分離させる為に局所的酸化が行なわれる位置を画定する為に使用 される０例えば、窒化シリコンからなる層７０を典型的に１，０００乃至２，０ ００人の厚さで使用することが可能である。窒化シリコン層７０は、当該技術に おいて公知の如く、低圧ＣＶＤを包含する任意の便利な手段によって付与するこ とが可能である０次いで、酸化物分離領域７２（第１９ｂ図）を形成する為に酸 化すべきエピタキシャル層２１の部分を露出させる為に、当該技術において公知 の如く、ウェハの表面へホトレジスト層７１を付与しパターン化する０次いで、 パターン化したホトレジスト層によって露出された窒化物層７０の部分を、例え ば、適宜のフルオロカーボンでプラズマエツチングすることによって、除去する 。エピタキシャル層２１の下側に存在する部分が露出され且つ酸化される準備が なされる。ホトレジスト層７１の残存部分を除去し、且つ、第１９ｂ図の酸化物 分離領域７２を形成する為に、エピタキシャル層２３１の露出部分を酸化させる 。
この酸化ステップは１例えば、数時間の間、約１，０００℃乃至１，２００℃で ウェット酸素中における熱酸化によって実施される。別法として、酸化物７２は 、最初に、パターン化した窒化物７０（例えば、ＳＦ、でのプラズマエツチング により）により露出されたエピタキシャル層２１の部分を除去し、且つ例えば、 当該技術において公知の如く、低圧ＣＶＤにより酸化物７２を付着形成させるこ とによって、形成させる。
酸化物７２がどのようにして形成されるかに拘らず、酸化物７２の形成に続いて 、ウェハは、酸化物又は窒化シリコン等の任意の選択された絶縁体によって完全 に分離された島状部に分割されたＮ型エピタキシャル層から構成される。別の実 施例において１分離領域は１例えば、ウェハ及びハンドルを結合した後に分離領 域が形成される実施例に関して上に説明したものと同様の技術によって、エピタ キシャル層２１（第４図又は第１３図）の形成の後に、形成される。従って、こ の別の実施例においては、垂直の絶縁性分離領域は、窒化物層（不図示）でエピ タキシャル層２１の表面をマスクし且つ絶縁性分離領域へ変換されるべく決定さ れたエピタキシャル層２１の部分を酸化させることによって、エピタキシャル層 ２１の形成の後に、形成される。
本発明の別の実施例においては１本発明の選択的エツチング技術を使用して、第 １ドーピング濃度を持った第２領域をエツチングしないまま、第１ドーパント濃 度を持った第１領域をエツチングする。
本発明の１使用態様は、例えばＦＥＴ装置のゲート電極等の幅狭領域を形成する ことである。この実施例において、半導体層をマスクし、且つ本選択的エツチン グ技術を使用して、該半導体層の露出部分を除去する１例えば、該マスクは、除 去すべき半導体層の部分のドーパント濃度を増加するイオン注入ステップの期間 中にドーパントマスクとして使用することが可能である。
本技術の１実施例を、第２０ａ図乃至第２０ｃ図に断面図で示しである。第２０ ａ図に示したごとく、その上に絶縁層１８を形成した半導体基板１９を使用する 。絶縁層１８の上には、多結晶シリコン層２０が形成されている０例えばホトレ ジスト層のマスキング層を付与し、次いでパターン化して、ゲート電極として残 存すべき多結晶シリコン層２０の部分２２を保護するホトレジスト２３を与える 。
次いで、多結晶シリコン層２ｏの露出部分をドープして、そのドーパント濃度を 減少させる０次いで、ホトレジストの残存部分を、第２０ｂ図に示した如くに、 除去する。今や、軽度にドープした部分２２を、拡散パターンを使用して除去す ることが可能である９本発明の新規なエツチング技術を使用して、多結晶シリコ ン層２０の一層高度にドープした部分を、第２０ｃ図に示した如くに、除去し、 ゲート電極として作用する多結晶シリコン層２０の一層軽度にドープした部分２ ２を残存させる。
本明細書において記載した本発明の特定の実施例は、例示として役立つことを意 図したものであり、本発明の範囲を制限するものではない１本発明のその他の多 数の実施例は、本発明の開示を参考に当業者等に取って自明なものである０本発 明の原理は、シリコン以外の１例えば、ゲルマニウム、ガリウム砒素、又は周期 律表のＩＩＩ群及び７群からの元素から形成されたその他の半導体の絶縁的に分 離した領域を形成する為に使用することも可能である。
全ての刊行物及び特許出願は、各個々の刊行物又は特許出願を特定的に且つ個別 的に引用によって導入されるが如くに、同一の範囲で引用によりここに導入され る。本発明範囲から逸脱すること無しに本発明に対して多くの変形例及び修正例 が可能であることは当業者等に取って明白なものである。
１．６　ｗａｆｅｒ　ｒｅｍｏｖａｌ Ｐム τらｉ＠ Ｆｉｇｕｒｓ　Ｃｓ 刑１１８ａ ＩＩ ｉ９さに２ Ｆｉｇｕｒｅ　１８゜ 匁ｒミ＆ Ｆｉｇｕｒｅ　／　ｅｌ（ Ｆｉｇｕｒｅ　１’ｉ４ 国際調査報告

Claims (62)

    【特許請求の範囲】
  1. １．第１及び第２表面を持っており第１及び第２基板を使用して絶縁的に分離さ れた単結晶半導体領域を製造する方法において 前記第１基板の前記第１表面上にエピタキシャル半導体層を形成し、 前記エピタキシャル半導体層上にマスキング層を形成して分離領域を形成すべき 個所に前記エピタキシャル半導体層の選択した部分を露出させ、 前記マスキング層によって露出される個所において前記選択した基板に分離領域 を形成し、 前記分離領域を形成するステップの後に、前記第２基板の前記第１表面及び／又 は前記エピタキシャル半導体層の表面上に絶縁層を形成し、 前記エピタキシャル半導体層を前記第２基板の前記第１表面と一体的に結合し、 且つ 前記第１及び第２基板の選択した１つを除去し、前記エピタキシャル層を残存さ せる、 上記各ステップを有する方法。
  2. ２．請求の範囲第１項において、前記マスキング層は窒化シリコンを有している 方法。
  3. ３．請求の範囲第１項において、前記分離領域は酸化物を有している方法。
  4. ４．請求の範囲第１項において、前記接合ステップが、前記第１及び第２基板を 加熱するステップを有している方法。
  5. ５．請求の範囲第４項において、前記加熱は、約１，０５０℃乃至１，２００℃ の範囲内で行なわれる方法。
  6. ６．請求の範囲第４項において、前記加熱は酸化雰囲気中において行なわれる方 法。
  7. ７．請求の範囲第４項において、前記加熱は、前記第１及び第２基板の一方又は 両方の水化べークによって先行される方法。
  8. ８．請求の範囲第７項において、前記水化べークは約４００℃乃至９００℃の範 囲内において行なわれる方法。
  9. ９．請求の範囲第６項において、前記結合ステップは圧力下において行なわれる 方法。
  10. １０．請求の範囲第９項において、前記圧力は約１５乃至２５気圧の範囲内であ る方法。
  11. １１．請求の範囲第９項において、前記加熱は約７００℃で行なわれる方法。
  12. １２．請求の範囲第６項において、前記結合ステップは蒸気雰囲気中で行なわれ る方法。
  13. １３．請求の範囲第１項において、前記第２基板は、半導体、絶縁体、及びセラ ミックスから構成される物質のグループから選択される物質を有するハンドルで ある方法。
  14. １４．請求の範囲第１項において、前記第１基板は、シリコン、ゲルマニウム、 ガリウム砒素、及び周期律表のＩＩＩ群及びＶ群の元素から形成れる半導体化合 物、から構成される物質のグループから選択される物質を有する方法。
  15. １５．請求の範囲第１項において、前記除去ステップがプラズマエッチを有して おり、ＲＦエネルギを除去する為に選択されたもの以外の前記第１及び第２基板 の一方の中に導入させる方法。
  16. １６．請求の範囲第１５項において、前記選択した基板をエッチし、且つ前記エ ピタキシャル半導体層はエッチしない方法。
  17. １７．請求の範囲第１６項において、前記選択した基板を除去した後に前記エピ タキシャル半導体層上に前記プラズマによってポリマー層を付着形成し、その際 に前記エピタキシャル半導体層の除去を防止する方法。
  18. １８．請求の範囲第１４項において、前記選択した基板は、前記エピタキシャル 半導体層よりも一層高度にドープされている方法。
  19. １９．請求の範囲第１項において、前記分離領域を形成するステップが、 前記エピタキシャル半導体層内に溝を形成し、前記溝の少なくとも側部上に絶縁 層を形成し、前記溝を充填物質で充填する、 上記各ステップを有する方法。
  20. ２０．請求の範囲第１９項において、前記充填物質は、多結晶半導体物質を有す る方法。
  21. ２１．請求の範囲第１項において、前記分離領域は、前記単結晶半導体領域を分 離すべく作用する方法。
  22. ２２．請求の範囲第２１項において、前記分離領域は、前記第１及び第２基板内 に形成した隣接するダイ間のスクライブライン上にも形成される方法。
  23. ２３．請求の範囲第１項において、前記分離領域を形成するステップが、酸化ス テップを有する方法。
  24. ２４．請求の範囲第１項において、前記分離領域を形成するステップが、 前記エピタキシャル半導体層内に溝を形成し、前記溝を絶縁性物質で充填する、 上記各ステップを有する方法。
  25. ２５．第１及び第２表面を持った第１及び第２基板を使用して絶縁的に分離した 単結晶半導体領域を製造する方法において、 前記第１基板の前記第１表面上にエピキシャル半導体層を形成し、 前記エピタキシャル半導体上にマスキング層を形成して分離領域を形成すべき前 記エピタキシャル半導体層の選択した部分を露出し、 前記マスキング層によって露出される前記選択した基板に分離領域を形成し、 前記第２基板の前記第１表面及び／又は前記エピタキシャル半導体層の表面上に 絶縁層を形成し、前記絶縁領域を形成するステップの前又は後のいずれかにおい て、高圧酸化雰囲気中において前記第１及び第２基板を接触して配置させること によって前記エピタキシャル半導体層と前記第２基板の前記第１表面とを一緒に 結合させ、 前記第１及び第２基板の選択した一方を除去し前記エピタキシャル層を残存させ る、 上記各ステップを有する方法。
  26. ２６．請求の範囲第２５項において、前記高圧が１５乃至２５気圧の略範囲内で ある方法。
  27. ２７．請求の範囲第２５項において、前記酸化雰囲気が蒸気を有する方法。
  28. ２８．請求の範囲第２５項において、前記結合ステップが、約７００℃の温度で 行なわれる方法。
  29. ２９．請求の範囲第２５項において、前記マスキング層が窒化シリコンを有する 方法。
  30. ３０．請求の範囲第２５項において、前記分離領域は酸化物を有する方法。
  31. ３１．請求の範囲第２５項において、前記結合ステップは、前記第１及び第２基 板の一方又は両方の水化べークによって先行される方法。
  32. ３２．請求の範囲第３１項において、前記水化べークは、約４００℃乃至９００ ℃の範囲内において実施される方法。
  33. ３３．請求の範囲第２５項において、前記第２基板は、半導体、絶縁体、及びセ ラミックスからなる物質のグループから選択される物質を有するハンドルである 方法。
  34. ３４．請求の範囲第２５項において、前記第１基板は、シリコン、ゲルマニウム 、ガリウム砒素、及び周期律表のＩＩＩ群及びＶ群の元素から形成される半導体 化合物、から構成される物質のグループから選択される物質を有する方法。
  35. ３５．請求の範囲第２５項において、前記除去するステップが、プラズマエッチ を有しており、ＲＦエネルギを、除去する為に選択されたもの以外の前記第１及 び第２基板の一方内に導入させる方法。
  36. ３６．請求の範囲第３５項において、前記選択した基板をエッチし、且つ前記エ ピタキシャル半導体層をエッチしない方法。
  37. ３７．請求の範囲第３６項において、前記選択した基板を除去した後に前記エピ タキシャル半導体層上に前記プラズマによってポリマー層を付着形成し、その際 に前記エピタキシャル半導体層の除去を防止する方法。
  38. ３８．請求の範囲第３５項において、前記選択した基板は前記エピタキシャル半 導体層よりも一層高度にドープされる方法。
  39. ３９．請求の範囲第２５項において、前記分離領域を形成するステップが、 前記エピタキシャル半導体層内に溝を形成し、前記溝の少なくとも側部上に絶縁 層を形成し、前記溝を充填物質で充填する、 上記各ステップを有する方法。
  40. ４０．請求の範囲第３９項において、前記充填物質は、多結晶半導体物質を有す る方法。
  41. ４１．請求の範囲第２５項において、前記分離領域は、前記第１及び第２基板内 に形成した隣接するダイ間のスクライブライン上にも形成される方法。
  42. ４２．請求の範囲第４１項において、前記分離領域は、前記第１及び第２基板内 に形成される隣接するダイ間のスクライブライン上にも形成される方法。
  43. ４３．請求の範囲第２５項において、前記分離領域を形成するステップが、酸化 ステップを有する方法。
  44. ４４．請求の範囲第２５項において、前記分離領域を形成するステップが、 前記エピタキシャル半導体層内に溝を形成し、前記溝を絶縁物質で充填する、 上記各ステップを有する方法。
  45. ４５．第１及び第２表面を持った第１及び第２基板を使用して絶縁的に分離した 単結晶半導体領域を製造する方法において、 前記第１基板の前記第表面上にエピタキシャル半導体層を形成し、 前記エピタキシャル半導体層上にマスキング層を形成して分離領域を形成すべき 個所の前記エピタキシャル半導体層の選択した部分を露出させ、 前記マスキング層によって露出された個所において前記選択した基板に分離領域 を形成し、 前記第２基板の前記第１表面及び／又は前記エピタキシャル半導体層の表面上に 絶縁層を形成し、前記分離領域を形成するステップの前又は後のいずれかにおい て、前記エピタキシャル半導体層と前記第２基板の前記第１表面とを一緒に接合 し、 プラズマエッチによって前記第１及び第２基板の選択した一方を除去して前記エ ピタキシャル層を残存させ、その場合に前記選択した基板がエッチされ且つ前記 エピタキシャル半導体層がエッチされない様に除去する為に選択されたもの以外 の前記第１及び第２基板の一方の中にＲＦエネルギを導入させる、 上記各ステップを有する方法。
  46. ４６．請求の範囲第４５項において、前記マスキング層は窒化シリコンを有する 方法。
  47. ４７．請求の範囲第４５項において、前記分離領域は酸化物を有する方法。
  48. ４８．請求の範囲第４５項において、前記第２基板は、半導体、絶縁体、及びセ ラミックスからなる物質のグループから選択される物質を有するハンドルである 方法。
  49. ４９．請求の範囲第４５項において、前記第１基板は、シリコン、ゲルマニウム 、ガリウム砒素、及び周期律表のＩＩＩ群及びＶ群の元素から形成される半導体 化合物からなる物質のグループから選択される物質を有する方法。
  50. ５０．請求の範囲第４５項において、前記選択した基板を除去した後に前記エピ タキシャル半導体層上に前記プラズマによってポリマー層を付着形成し、その際 に前記エピタキシャル半導体層の除去を防止する方法。
  51. ５１．請求の範囲第４５項において、前記選択した基板は、前記エピタキシャル 半導体層よりも一層高度にドープされている方法。
  52. ５２．第１ドーパント濃度よりも低い第２ドーパント濃度を持った第２半導体層 を実質的にエッチングすることなく第１ドーパント濃度を持った第１半導体層を 選択的にエッチングする方法において、ＲＦプラズマを使用するステップを有し ており、前記プラズマは、前記第１半導体層が前記プラズマによってエッチされ 且つ前記プラズマが前記第２半導体層上にマスキング物質層を付着形成させる様 に選択されたガスを有している方法。
  53. ５３．請求の範囲第５２項において、前記ガスはフレオン１２を有している方法 。
  54. ５４．物質の幅狭領域を形成する方法において、或る物質からなる層を形成し、 前記成る物質からなる層の上にマスキング層を形成し、ＲＦプラズマを使用して 、前記マスキング層によって露出された前記或る物質からなる層の第１部分を選 択的にエッチングし、前記第１部分は第１ドーパント濃度を持っており、且つ前 記マスキング層によってマスクされている前記或る物質の層の第２部分はエッチ ングせず、前記第２部分は前記第２ドーパント濃度よりも低い第２ドーパント濃 度を持っており、前記ＲＦプラズマは、前記第１部分が前記プラズマによってエ ッチングされ且つ前記プラズマが前記第２部分上にマスキング物質からなる層を 付着形成させる様に選択されたガスを有している、 上記各ステップを有する方法。
  55. ５５．請求の範囲第５４項において、前記物質は多結晶又は単結晶のシリコンを 有する方法。
  56. ５６．請求の範囲第５４項において、前記マスキング層は、エッチングの前に前 記第１部分をドーピングする為のドーパントマスクとして作用する方法。
  57. ５７．請求の範囲第５４項において、前記ガスはフレオン１２を有している方法 。
  58. ５８．請求の範囲第５４項において、前記物質からなる幅狭領域は電界効果トラ ンジスタのゲートとして作用する方法。
  59. ５９．２つの半導体基板を接合させる方法において、前記２つの半導体要素を接 触して配置させ、前記第１及び第２半導体基板を高圧酸化性雰囲気中に露呈させ る、 上記各ステップを有する方法。
  60. ６０．請求の範囲第５９項において、前記高圧は、約１５乃至２５気圧の範囲内 である方法。
  61. ６１．請求の範囲第５９項において、前記酸化性雰囲気は蒸気を有する方法。
  62. ６２．請求の範囲第５９項において、前記酸化性雰囲気は約７００℃の温度であ る方法。
JP63502952A 1987-01-27 1988-01-26 絶縁体上に薄い単結晶シリコン島状部を製造する方法 Expired - Fee Related JP2717979B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US731287A 1987-01-27 1987-01-27
US7,312 1987-01-27
US147,892 1988-01-25
US07/147,892 US5086011A (en) 1987-01-27 1988-01-25 Process for producing thin single crystal silicon islands on insulator

Publications (2)

Publication Number Publication Date
JPH01503026A true JPH01503026A (ja) 1989-10-12
JP2717979B2 JP2717979B2 (ja) 1998-02-25

Family

ID=26676819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63502952A Expired - Fee Related JP2717979B2 (ja) 1987-01-27 1988-01-26 絶縁体上に薄い単結晶シリコン島状部を製造する方法

Country Status (6)

Country Link
US (1) US5086011A (ja)
EP (1) EP0299062B1 (ja)
JP (1) JP2717979B2 (ja)
AT (1) ATE160651T1 (ja)
DE (1) DE3856075T2 (ja)
WO (1) WO1988005600A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248524A (ja) * 1988-03-30 1989-10-04 Hitachi Ltd 半導体装置とその製造方法
JPH03296247A (ja) * 1990-04-13 1991-12-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5395788A (en) * 1991-03-15 1995-03-07 Shin Etsu Handotai Co., Ltd. Method of producing semiconductor substrate
US5344785A (en) * 1992-03-13 1994-09-06 United Technologies Corporation Method of forming high speed, high voltage fully isolated bipolar transistors on a SOI substrate
US5234868A (en) * 1992-10-29 1993-08-10 International Business Machines Corporation Method for determining planarization endpoint during chemical-mechanical polishing
US5264395A (en) * 1992-12-16 1993-11-23 International Business Machines Corporation Thin SOI layer for fully depleted field effect transistors
US5441591A (en) * 1993-06-07 1995-08-15 The United States Of America As Represented By The Secretary Of The Navy Silicon to sapphire bond
US5399231A (en) * 1993-10-18 1995-03-21 Regents Of The University Of California Method of forming crystalline silicon devices on glass
US5500279A (en) * 1994-08-26 1996-03-19 Eastman Kodak Company Laminated metal structure and metod of making same
US5591300A (en) * 1995-06-07 1997-01-07 Vtc Inc. Single crystal silicon dry-etch endpoint based on dopant-dependent and thermally-assisted etch rates
US6649977B1 (en) 1995-09-11 2003-11-18 The Regents Of The University Of California Silicon on insulator self-aligned transistors
US5681775A (en) * 1995-11-15 1997-10-28 International Business Machines Corporation Soi fabrication process
US5672242A (en) * 1996-01-31 1997-09-30 Integrated Device Technology, Inc. High selectivity nitride to oxide etch process
US6093331A (en) * 1997-12-11 2000-07-25 Advanced Micro Devices, Inc. Backside silicon removal for face down chip analysis
US6355564B1 (en) 1999-08-26 2002-03-12 Advanced Micro Devices, Inc. Selective back side reactive ion etch
US6428718B1 (en) 1999-08-26 2002-08-06 Advanced Micro Devices, Inc. Selective back side wet etch
US6294395B1 (en) 1999-08-26 2001-09-25 Advanced Micro Devices, Inc. Back side reactive ion etch
US6555891B1 (en) 2000-10-17 2003-04-29 International Business Machines Corporation SOI hybrid structure with selective epitaxial growth of silicon
US6838294B2 (en) * 2002-02-13 2005-01-04 Intel Corporation Focused ion beam visual endpointing
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
JP2004103600A (ja) * 2002-09-04 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103855A (ja) * 2002-09-10 2004-04-02 Canon Inc 基板及びその製造方法
JP2004103946A (ja) * 2002-09-11 2004-04-02 Canon Inc 基板及びその製造方法
FR2852143B1 (fr) * 2003-03-04 2005-10-14 Soitec Silicon On Insulator Procede de traitement preventif de la couronne d'une tranche multicouche
KR100487927B1 (ko) * 2003-07-21 2005-05-09 주식회사 하이닉스반도체 마그네틱 램의 형성방법
US7547605B2 (en) * 2004-11-22 2009-06-16 Taiwan Semiconductor Manufacturing Company Microelectronic device and a method for its manufacture
US20230056416A1 (en) * 2021-08-23 2023-02-23 Palo Alto Research Center Incorporated Process of transferring of vcsel epi layer onto metal host substrate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5066185A (ja) * 1973-10-12 1975-06-04
JPS50126181A (ja) * 1974-02-26 1975-10-03
JPS58151027A (ja) * 1982-03-03 1983-09-08 Hitachi Ltd エツチング方法
JPS60262438A (ja) * 1984-06-08 1985-12-25 Matsushita Electronics Corp 半導体装置の製造方法
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
JPS61216332A (ja) * 1985-01-04 1986-09-26 テキサス　インスツルメンツ　インコ−ポレイテツド シリコン部材を熱酸化する方法
JPS61289643A (ja) * 1985-06-18 1986-12-19 Matsushita Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPS61290737A (ja) * 1985-06-19 1986-12-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769562A (en) * 1972-02-07 1973-10-30 Texas Instruments Inc Double isolation for electronic devices
US3909332A (en) * 1973-06-04 1975-09-30 Gen Electric Bonding process for dielectric isolation of single crystal semiconductor structures
US3997381A (en) * 1975-01-10 1976-12-14 Intel Corporation Method of manufacture of an epitaxial semiconductor layer on an insulating substrate
US3974006A (en) * 1975-03-21 1976-08-10 Valentin Rodriguez Method of obtaining high temperature resistant assemblies comprising isolated silicon islands bonded to a substrate
JPH0671043B2 (ja) * 1984-08-31 1994-09-07 株式会社東芝 シリコン結晶体構造の製造方法
US4648936A (en) * 1985-10-11 1987-03-10 The United States Of America As Represented By The United States Department Of Energy Dopant type and/or concentration selective dry photochemical etching of semiconductor materials
US4691779A (en) * 1986-01-17 1987-09-08 Halliburton Company Hydrostatic referenced safety-circulating valve

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5066185A (ja) * 1973-10-12 1975-06-04
JPS50126181A (ja) * 1974-02-26 1975-10-03
JPS58151027A (ja) * 1982-03-03 1983-09-08 Hitachi Ltd エツチング方法
JPS60262438A (ja) * 1984-06-08 1985-12-25 Matsushita Electronics Corp 半導体装置の製造方法
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
JPS61216332A (ja) * 1985-01-04 1986-09-26 テキサス　インスツルメンツ　インコ−ポレイテツド シリコン部材を熱酸化する方法
JPS61289643A (ja) * 1985-06-18 1986-12-19 Matsushita Electric Ind Co Ltd 半導体集積回路装置の製造方法
JPS61290737A (ja) * 1985-06-19 1986-12-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
DE3856075T2 (de) 1998-12-24
JP2717979B2 (ja) 1998-02-25
ATE160651T1 (de) 1997-12-15
EP0299062A4 (en) 1991-03-20
EP0299062A1 (en) 1989-01-18
EP0299062B1 (en) 1997-11-26
DE3856075D1 (de) 1998-01-08
US5086011A (en) 1992-02-04
WO1988005600A1 (en) 1988-07-28

Similar Documents

Publication Publication Date Title
JPH01503026A (ja) 絶縁体上に薄い単結晶シリコン島状部を製造する方法
JP2684455B2 (ja) 薄い絶縁体上シリコン層の製造方法
US5131963A (en) Silicon on insulator semiconductor composition containing thin synthetic diamone films
CN100407408C (zh) 混合晶向衬底上的高性能cmos soi器件
US4501060A (en) Dielectrically isolated semiconductor devices
US20020086463A1 (en) Means for forming SOI
EP0098374A2 (en) Isolated dielectric structure for integrated circuits and method for fabricating such structure
EP0969500A2 (en) Single crystal silicon on polycrystalline silicon integrated circuits
JPH07142502A (ja) 接着型半導体基板と誘電体分離型バイポーラトランジスタの製造方法
JPH0783050B2 (ja) 半導体素子の製造方法
JPS62293761A (ja) 半導体装置の製造方法
US4050979A (en) Process for thinning silicon with special application to producing silicon on insulator
JPH08505009A (ja) ダイヤモンド上シリコンの回路構造物及びその製造方法
US4056414A (en) Process for producing an improved dielectrically-isolated silicon crystal utilizing adjacent areas of different insulators
EP0366208A2 (en) Method for bonding silicon wafers together, for manufacturing semiconductor devices
JPS5864045A (ja) 半導体装置の製造方法
JP2839088B2 (ja) 半導体装置
JPS6356936A (ja) 半導体装置の製造方法
US6037198A (en) Method of fabricating SOI wafer
JPH0745699A (ja) 誘電体分離型半導体装置
JPS583242A (ja) 半導体装置の製造方法
Ghezzo et al. Laterally sealed LOCOS isolation
JP2789965B2 (ja) 半導体装置用貼り合わせ基板およびその製造方法
JP3276168B2 (ja) 薄膜ｓｏｉ基板の製法
RU2109371C1 (ru) Способ изготовления интегральных схем

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees