TW202331817A - 氮化物半導體基板及其製造方法 - Google Patents

氮化物半導體基板及其製造方法 Download PDF

Info

Publication number
TW202331817A
TW202331817A TW111138581A TW111138581A TW202331817A TW 202331817 A TW202331817 A TW 202331817A TW 111138581 A TW111138581 A TW 111138581A TW 111138581 A TW111138581 A TW 111138581A TW 202331817 A TW202331817 A TW 202331817A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
aforementioned
nitride semiconductor
laminated
Prior art date
Application number
TW111138581A
Other languages
English (en)
Inventor
久保埜一平
萩本和德
水澤康
阿部達夫
松原壽樹
鈴木溫
大槻剛
Original Assignee
日商信越半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商信越半導體股份有限公司 filed Critical 日商信越半導體股份有限公司
Publication of TW202331817A publication Critical patent/TW202331817A/zh

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2015—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate the substrate being of crystalline semiconductor material, e.g. lattice adaptation, heteroepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明是一種氮化物半導體基板，其特徵在於具備成長基板、與在被成膜於該成長基板的晶種層上的氮化物半導體薄膜，該成長基板是在積層有複數層之複合基板上隔著平坦化層接合有前述晶種層者；前述複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於整個該第一黏著層的第二黏著層及被積層於整個該第二黏著層的阻障層；並且，前述晶種層是碳化矽層。藉此，可提供一種氮化物半導體基板及其製造方法，該氮化物半導體基板能夠抑制Al往成長基板的晶種層中的擴散，並且能夠防止成長基板上的氮化物半導體薄膜的晶性的惡化。

Description

氮化物半導體基板及其製造方法
本發明關於一種氮化物半導體基板及其製造方法。
半導體薄膜製造方法之一的MOCVD法，在大口徑化和量產性方面優異，能夠將均質的薄膜結晶進行成膜，因此被廣泛地使用。此外，由GaN所代表的氮化物半導體被期待作為次世代半導體材料，其可突破Si作為材料的限制。
因為GaN為飽和電子速率大這樣的特性而能夠製作能夠高頻操作的裝置，此外也因為絕緣崩潰電場大，所以能夠在高輸出下進行操作。此外，也可期待輕量化和小型化、低電力消耗化。近年來，由於5G等所代表的通訊速度的高速化、和伴隨其的高輸出化的要求，高頻且能夠在高輸出下操作的GaN HEMT受到矚目。
作為用以用來製作GaN裝置的GaN磊晶晶圓的基板，Si基板最為價廉且在大口徑化方面有利。此外，由於導熱係數高且放熱性良好的特性，也使用了SiC基板。但是，該等基板與GaN的熱膨脹係數不同，因此在磊晶成膜後的冷卻步驟中會施加應力，而容易發生裂縫。此外，藉由施加強烈的應力，有時會在裝置製程中發生晶圓破裂的情況。此外，無法將較厚的GaN進行成膜，所以即便在磊晶層內將複雜的應力緩和層進行成膜，在無裂縫的情況下大約在5 μm左右就會到達極限。
另一方面，因為GaN基板具有與GaN磊晶層相同(或者非常相近)的熱膨脹係數，所以不易發生上述這樣的問題，但是自立GaN基的製作不僅困難，還無法製作出極高價且且口徑較大的基板，所以不適於進行量產。
因此，專利文獻1揭示了一種GaN磊晶用的大口徑基板(以下，GaN用支撐基板或者僅稱為成長基板)，其為大口徑且與GaN的熱膨脹係數相近。該GaN用支撐基板，由支撐結構、被積層於該支撐結構的其中一面的平坦化層、及被積層於該平坦化層的單晶矽層所構成，該支撐結構包含多晶陶瓷芯、第一黏著層、導電層、第二黏著層及阻障層。
藉由使用該GaN用支撐基板，能夠製作一種GaN磊晶基板，其為大口徑且磊晶厚度較厚，並且不會產生裂縫。此外，由於與GaN的熱膨脹係數差極小，在GaN成長時或冷卻時不易產生翹曲，因此，不僅能夠將成膜後的基板的翹曲控制得較小，還不需在磊晶層中設置複雜的應力緩和層，因此磊晶成膜時間會變短，能夠大幅地降低磊晶成長的成本。進一步，GaN用支撐基板大部分為陶瓷，因此基板本身非常硬，不僅不易發生塑性變形，還不會發生無法以口徑大的GaN on Si來解決的晶圓破裂。 [先前技術文獻]
專利文獻1：日本特表2020-505767。 專利文獻2：日本特開2009-208989。 專利文獻3：日本特開2009-117583。
[發明所欲解決的問題] 專利文獻1中公開了一種GaN用支撐基板上的磊晶成長技術，但是GaN用支撐基板的基板表層為Si單晶。專利文獻2中揭示了一種方法，其在Si基板上以CVD形成碳化矽層並在該碳化矽層上使氮化物半導體進行磊晶成長，但是基板為單晶矽，因此有時會有磊晶成長時的晶圓破裂等問題。專利文獻3中揭示了一種方法，其在碳化矽基板上使氮化物半導體進行磊晶成長。
用於高頻用途的GaN on Si裝置中，使用有高電阻的單晶矽基板。但是，在Si基板上將GaN進行成膜的過程中，Al與Ga會在Si基板中擴散，造成Si基板表層(與GaN磊晶層的界面附近)低電阻化，而會有高頻特性劣化這樣的問題。
此外，在Si基板上的GaN成長中，由Ga的回熔蝕刻所形成的共晶反應物(反應痕跡)會造成在裝置製程中的產率降低這樣的問題。進一步，Si單晶與GaN具有較大的晶格常數差異，所以Si基板上的GaN會有晶性惡化這樣的問題。GaN用支撐基板的表層也為Si層，因此會發生與上述相同的問題，並且仍未解決。
本發明是為了解決上述技術問題而成者，因此目的在於提供一種氮化物半導體基板及其製造方法，該氮化物半導體基板能夠抑制Al往成長基板的晶種層中的擴散，並且能夠防止成長基板上的氮化物半導體薄膜的晶性的惡化。 [解決問題的技術手段]
為了解決上述問題，本發明提供一種氮化物半導體基板，其具備成長基板、與在被成膜於該成長基板的晶種層上的氮化物半導體薄膜，該成長基板是在積層有複數層之複合基板上隔著平坦化層接合有前述晶種層者； 前述複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於整個該第一黏著層的第二黏著層及被積層於整個該第二黏著層的阻障層；並且， 前述晶種層是碳化矽層。
只要是這樣的氮化物半導體基板，會成為下述氮化物半導體基板，其能夠抑制Al與Ga往成長基板的晶種層中的擴散，並且能夠防止成長基板上的氮化物半導體薄膜的晶性的惡化。
此外，前述複合基板可以在前述第一黏著層與前述第二黏著層之間具有導電層，該導電層被積層於整個前述第一黏著層或前述第一黏著層的其中一側。
能夠依據需要對複合基板賦予導電性。
此外，本發明提供一種氮化物半導體基板，其具備成長基板、與在被成膜於該成長基板的晶種層上的氮化物半導體薄膜，該成長基板是在積層有複數層之複合基板上隔著平坦化層接合有前述晶種層者； 前述複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於整個該第一黏著層的阻障層、被積層於該阻障層的背面的第二黏著層及被積層於該第二黏著層的背面的導電層；並且， 前述晶種層是碳化矽層。
只要是使用了這樣的成長基板之氮化物半導體基板，不會產生由於成長基板的正面側導電層所造成的漏洩路徑，而能夠作成高頻特性優異者。
此外，本發明提供一種氮化物半導體基板，其具備成長基板、與在被成膜於該成長基板的晶種層上的氮化物半導體薄膜，該成長基板是在積層有複數層之複合基板上隔著平坦化層接合有前述晶種層者； 前述複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於該第一黏著層的背面的導電層、被積層於該導電層的背面的第二黏著層及阻障層，該阻障層被積層於前述第一黏著層的正面及側面、前述導電層的側面以及前述第二黏著層的側面及背面；並且， 前述晶種層是碳化矽層。
只要是使用了這樣的成長基板之氮化物半導體基板，不會產生由於成長基板的正面側導電層所造成的漏洩路徑，而能夠作成高頻特性優異者。
此時，較佳是：前述導電層包含多晶矽層。
導電層能夠作成這樣的層。
此外，較佳是：前述氮化物半導體薄膜包含GaN、AlN及AlGaN中的一種以上。
只要是這樣的氮化物半導體薄膜，能夠確實地提供高頻特性良好的氮化物半導體基板。
此外，較佳是：前述碳化矽層具有100～500 nm的厚度，並且前述氮化物半導體薄膜的總膜厚為2 μm以上且10 μm以下。
本發明中，能夠將碳化矽層及氮化物半導體薄膜作成這樣的厚度。
此外，較佳是：前述多晶陶瓷芯包含氮化鋁。
只要是設為這樣的複合基板，能夠使與氮化物半導體的熱膨脹係數差變得極小。
此外，較佳是：前述第一黏著層及前述第二黏著層包含四乙酸矽氧烷(TEOS，tetraethyl orthosilicate)層或氧化矽(SiO 2)層，並且前述阻障層包含氮化矽。
第一黏著層及第二黏著層、以及阻障層的厚度能夠作成這樣的層。
此外，較佳是：前述平坦化層包含四乙酸矽氧烷(TEOS)或氧化矽(SiO 2)且具有500～3000 nm的厚度。
平坦化層能夠設為這樣的層。
此外，本發明提供一種氮化物半導體基板的製造方法，該氮化物半導體基板具備成長基板、與被成膜於該成長基板上的氮化物半導體薄膜， 該製造方法包含下述步驟： 步驟(1)，其準備一成長基板，該成長基板是實行下述步驟(1-1)～(1-5)，在積層有複數層之複合基板上，隔著平坦化層接合有碳化矽層作為晶種層而成， 步驟(1-1)，其準備一複合基板，該複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於整個該第一黏著層的第二黏著層及被積層於整個該第二黏著層的阻障層， 步驟(1-2)，其將平坦化層積層於前述複合基板的僅其中一面， 步驟(1-3)，其準備一單晶矽基板作為施予基板，該單晶矽基板具備有碳化矽薄膜， 步驟(1-4)，其使前述施予基板的前述碳化矽薄膜貼合於前述平坦化層， 步驟(1-5)，其將前述施予基板的前述單晶矽基板去除，並進一步以使前述施予基板的前述碳化矽薄膜成為期望的厚度的方式進行加工，來形成前述碳化矽層，該碳化矽層成為100～500 nm的晶種層；及， 步驟(2)，其使前述氮化物半導體薄膜磊晶成長於前述成長基板的晶種層也就是前述碳化矽層上，來製造氮化物半導體基板。
只要是這樣的氮化物半導體基板的製造方法，能夠較為簡單且確實地製造晶性良好且高頻特性優異的氮化物半導體基板。
此外，可以是下述態樣：在前述步驟(1-1)中，使前述複合基板在前述第一黏著層與前述第二黏著層之間具有導電層，該導電層被積層於整個前述第一黏著層或前述第一黏著層的其中一側。
能夠依據需要對複合基板賦予導電性。
此外，本發明提供一種氮化物半導體基板的製造方法，該氮化物半導體基板具備成長基板、與被成膜於該成長基板上的氮化物半導體薄膜， 該製造方法包含下述步驟： 步驟(1)，其準備一成長基板，該成長基板是實行下述步驟(1-1)～(1-5)，在積層有複數層之複合基板上，隔著平坦化層接合有碳化矽層作為晶種層而成， 步驟(1-1)，其準備一複合基板，該複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於整個該第一黏著層的阻障層、被積層於該阻障層的背面的第二黏著層及被積層於該第二黏著層的背面的導電層， 步驟(1-2)，其將平坦化層積層於前述複合基板的前述阻障層的正面， 步驟(1-3)，其準備一單晶矽基板作為施予基板，該單晶矽基板具備有碳化矽薄膜， 步驟(1-4)，其使前述施予基板的前述碳化矽薄膜貼合於前述平坦化層， 步驟(1-5)，其將前述施予基板的前述單晶矽基板去除，並進一步以使前述施予基板的前述碳化矽薄膜成為期望的厚度的方式進行加工，來形成前述碳化矽層，該碳化矽層成為100～500 nm的晶種層；及， 步驟(2)，其使前述氮化物半導體薄膜磊晶成長於前述成長基板的晶種層也就是前述碳化矽層上，來製造氮化物半導體基板。
只要是使用了這樣的成長基板之氮化物半導體基板，不會產生由於成長基板的正面側導電層所造成的漏洩路徑，而能夠作成高頻特性優異者。
此外，本發明提供一種氮化物半導體基板的製造方法，該氮化物半導體基板具備成長基板、與被成膜於該成長基板上的氮化物半導體薄膜， 該製造方法包含下述步驟： 步驟(1)，其準備一成長基板，該成長基板是實行下述步驟(1-1)～(1-5)，在積層有複數層之複合基板上，隔著平坦化層接合有碳化矽層作為晶種層而成， 步驟(1-1)，其準備一複合基板，該複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於該第一黏著層的背面的導電層、被積層於該導電層的背面的第二黏著層及阻障層，該阻障層被積層於前述第一黏著層的正面及側面、前述導電層的側面以及前述第二黏著層的側面及背面， 步驟(1-2)，其將平坦化層積層於前述複合基板的前述阻障層的正面， 步驟(1-3)，其準備一單晶矽基板作為施予基板，該單晶矽基板具備有碳化矽薄膜， 步驟(1-4)，其使前述施予基板的前述碳化矽薄膜貼合於前述平坦化層， 步驟(1-5)，其將前述施予基板的前述單晶矽基板去除，並進一步以使前述施予基板的前述碳化矽薄膜成為期望的厚度的方式進行加工，來形成前述碳化矽層，該碳化矽層成為100～500 nm的晶種層；及， 步驟(2)，其使前述氮化物半導體薄膜磊晶成長於前述成長基板的晶種層也就是前述碳化矽層上，來製造氮化物半導體基板。
只要是使用了這樣的成長基板之氮化物半導體基板，不會產生由於成長基板的正面側導電層所造成的漏洩路徑，而能夠作成高頻特性優異者。
此時，較佳是：將前述導電層設為包含多晶矽層。
導電層能夠作成這樣的層。
此外，較佳是：在前述步驟(1-3)中，藉由CVD法將前述碳化矽薄膜成膜於前述單晶矽基板上。
如此地操作，碳化矽層藉由CVD法成膜於單晶矽基板上，藉此能夠容易使厚度厚於利用碳化處理形成碳化矽層的情況。
此外，較佳是：在前述步驟(2)中，將前述氮化物半導體薄膜設為包含GaN、AlN及AlGaN中的一種以上。
只要是這樣的氮化物半導體薄膜，能夠確實地製造高頻特性良好的氮化物半導體基板。
此外，較佳是：在前述步驟(1-1)中，將前述第一黏著層及前述第二黏著層設為包含四乙酸矽氧烷(TEOS)層或氧化矽(SiO 2)層，並且將前述阻障層設為包含氮化矽。
第一黏著層及第二黏著層、以及阻障層能夠使用這樣的層。
此外，較佳是：在前述步驟(1-2)中，將前述平坦化層設為包含四乙酸矽氧烷(TEOS)或氧化矽(SiO 2)且具有500～3000 nm的厚度。
平坦化層能夠設為這樣的層。 [發明的效果]
如上所述，只要是本發明，即能夠提供一種氮化物半導體基板及其製造方法，該氮化物半導體基板能夠抑制Al與Ga往成長基板的晶種層中的擴散，並且能夠防止成長基板上的氮化物半導體薄膜的晶性的惡化。
如同上述，將氮化物半導體成膜於單晶矽層上的過程中，Al與Ga會在單晶矽層中擴散，造成單晶矽層的表層(與GaN磊晶層的界面附近)變得低電阻化，而有高頻特性劣化這樣的問題。
針對抑制在GaN成長中Al與Ga會在單晶矽層內擴散造成低電阻率化因而高頻特性惡化的方法，發明人致力於研究，發現藉由將GaN用支撐基板的晶種層設為碳化矽(SiC)，能夠防止Al與Ga往晶種層的擴散，而能夠作成一種高頻特性良好的氮化物半導體基板，進而完成本發明。
亦即，本發明是一種氮化物半導體基板，其具備成長基板、與在被成膜於該成長基板的晶種層上的氮化物半導體薄膜，該成長基板是在積層有複數層之複合基板上隔著平坦化層接合有前述晶種層者；前述複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於整個該第一黏著層的第二黏著層及被積層於整個該第二黏著層的阻障層；並且，前述晶種層是碳化矽層。
此外，本發明是一種氮化物半導體基板的製造方法，該氮化物半導體基板具備成長基板、與被成膜於該成長基板上的氮化物半導體薄膜， 該製造方法包含下述步驟： 步驟(1)，其準備一成長基板，該成長基板是實行下述步驟(1-1)～(1-5)，在積層有複數層之複合基板上，隔著平坦化層接合有碳化矽層作為晶種層而成， 步驟(1-1)，其準備一複合基板，該複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於整個該第一黏著層的第二黏著層及被積層於整個該第二黏著層的阻障層， 步驟(1-2)，其將平坦化層積層於前述複合基板的僅其中一面， 步驟(1-3)，其準備一單晶矽基板作為施予基板，該單晶矽基板具備有碳化矽薄膜， 步驟(1-4)，其使前述施予基板的前述碳化矽薄膜貼合於前述平坦化層， 步驟(1-5)，其將前述施予基板的前述單晶矽基板去除，並進一步以使前述施予基板的前述碳化矽薄膜成為期望的厚度的方式進行加工，來形成前述碳化矽層，該碳化矽層成為100～500 nm的晶種層；及， 步驟(2)，其使前述氮化物半導體薄膜磊晶成長於前述成長基板的晶種層也就是前述碳化矽層上，來製造氮化物半導體基板。
以下，詳細地說明本發明，但是本發明不限於此。
[氮化物半導體基板] 本發明的氮化物半導體基板，例如如第1圖所示的氮化物半導體基板300，其具備成長基板100、與在被成膜於該成長基板100的晶種層7上的氮化物半導體薄膜8，該成長基板100是在積層有複數層之複合基板200上隔著平坦化層6接合有晶種層7者，複合基板200包含多晶陶瓷芯1、被積層於整個該多晶陶瓷芯1的第一黏著層2、被積層於整個該第一黏著層2的第二黏著層4及被積層於整個該第二黏著層4的阻障層5，晶種層7是碳化矽層。
只要如此的晶種層7為碳化矽層，能夠抑制Al與Ga的擴散並且能夠抑制成長基板100的低電阻化。此外，因為碳化矽與GaN的晶格常數相近，所以能夠抑制所成膜的GaN的晶性降低。其結果，能夠提供高頻特性良好的氮化物半導體基板。此外，成長基板的大部分為陶瓷，因此基板本身非常硬，不僅不易發生塑性變形，還不會發生無法以矽基板來解決的晶圓破裂。此外，也能夠藉由使氮化物半導體成長於碳化矽層來避免由於Ga的回熔蝕刻產生的反應痕跡，該Ga的回熔蝕刻會在使氮化物半導體成長於單晶矽層時會成為問題。
成長基板 如第1圖所示，成長基板100，例如能夠由複合基板200、被積層於該複合基板200的僅其中一面的平坦化層6及被積層於該平坦化層6的晶種層(實質性的碳化矽層)7所構成，該複合基板包含多晶陶瓷芯1、被積層於整個該多晶陶瓷芯1的第一黏著層2、被積層於整個該第一黏著層2的導電層3、被積層於整個該導電層3的第二黏著層4及被積層於整個該第二黏著層4的阻障層5。再者，導電層3可依據需要進行成膜，但是不一定要存在，或者有時也僅成膜於其中一面。
在此處，多晶陶瓷芯1能夠作成：包含氮化鋁，並且藉由煅燒助劑例如在1800℃的高溫中進行煅燒而為約600～1150 μm的厚度。基本上，大多是以Si基板的SEMI規格的厚度來形成。
第一黏著層2及第二黏著層4能夠作成：包含四乙酸矽氧烷(TEOS)層或氧化矽(SiO 2)層、或者包含兩者之層，並且藉由LPCVD製程或CVD製程等來進行堆積並具有大致為50～200 nm的厚度。
導電層3能夠作成：包含多晶矽，並且是藉由LPCVD製程等來進行堆積並為約150～500 nm的厚度。導電層是用以賦予導電性的層，並且例如可摻雜硼(B)和磷(P)等。該包含多晶矽之導電層3可依據需要設置，也可以不設置，還可以被成膜於僅其中一面。
阻障層5包含氮化矽層，並且是藉由LPCVD製程等來進行堆積，例如具有100～1000 nm的厚度。
平坦化層6藉由LPCVD製程等來進行堆積，厚度例如是500～3000 nm左右。該平坦化層6是為了上表面的平坦化來進行堆積，較佳是包含四乙酸矽氧烷(TEOS)或氧化矽(SiO 2)，但是也能夠選擇SiO 2、Al 2O 3、Si 3N 4或氮氧化矽(Si xO yN z)等一般的陶瓷的膜材料等。
晶種層(碳化矽層)7例如具有約100～500 nm的厚度，是作為用以進行GaN等的其他磊晶成長的成長面來利用的層，可使用層轉印製程等來接合於氧化矽層等的平坦化層6。再者，碳化矽層為單晶。
再者，各層的厚度和製造方法、所用的物質等不限於上述厚度和製造方法、所用的物質。
此外，作為前述成長基板的另一例，例如能夠如第5圖所示，由複合基板、僅黏合於前述複合基板的正面的平坦化層6及黏合於前述平坦化層的晶種層7來構成，該複合基板包含：多晶陶瓷芯1、被積層於整個前述多晶陶瓷芯的第一黏著層2、被積層於整個前述第一黏著層的阻障層5、被積層於前述阻障層的背面的第二黏著層4及被積層於前述第二黏著層的背面的導電層3。
只要是使用了這樣的導電層3僅成膜於背面側的結構的成長基板之氮化物半導體基板，當製作高頻裝置時，不會產生由於成長基板的正面側導電層所造成的漏洩路徑，而能夠作成高頻特性優異者。
此外，作為前述成長基板的再另一例，例如能夠如第6圖所示，由複合基板、僅黏合於前述複合基板的正面的平坦化層6及黏合於前述平坦化層的晶種層7來構成，該複合基板包含：多晶陶瓷芯1、被積層於整個前述多晶陶瓷芯的第一黏著層2、被積層於前述第一黏著層的背面的導電層3、被積層於前述導電層的背面的第二黏著層4及阻障層5，該阻障層5被積層於前述第一黏著層的正面及側面、前述導電層的側面以及前述第二黏著層的側面及背面。
只要是使用了這樣的導電層3僅成膜於背面側的結構的成長基板之氮化物半導體基板，當製作高頻裝置時，不會產生由於成長基板的正面側導電層所造成的漏洩路徑，而能夠作成高頻特性優異者。
氮化物半導體薄膜 作為形成於成長基板100的晶種層(碳化矽層)7之上的氮化物半導體薄膜8，並無特別限定，例如能夠設為包含GaN、AlN及AlGaN中的一種以上。
亦即，氮化物半導體薄膜能夠設為AlN、AlGaN及GaN等的磊晶成長層，但是磊晶層的結構不限於此，也包含未成膜有AlGaN的情況、和在AlGaN成膜後進一步成膜AlN的情況。此外，也包含成膜有複數層使Al組成變化的AlGaN的情況。
磊晶層的表層側處能夠設置裝置層。裝置層能夠作成設置有下述層之結構：會產生二維電子氣體且晶性高的層(通道層)、會使二維電子氣體產生的層(阻障層)及最表層處的頂蓋層。通道層例如能夠設為GaN層，但是不限於此。阻障層能夠使用Al組成為20%左右的AlGaN，但是例如也能夠使用InGaN等，並且不限於此。頂蓋層例如也能夠設為GaN層和SiN層，並且不限於此。此外，該等裝置層的厚度和阻障層的Al組成，可依據裝置的設計來變更。
氮化物半導體薄膜的膜厚可基於用途變更，但是並無特別限定，較佳是氮化物半導體薄膜的總膜厚為2 μm以上且10 μm以下。
[氮化物半導體基板的製造方法] 上述的本發明的氮化物半導體基板，能夠依照以下的操作來製造。以下，說明本發明的氮化物半導體基板的製造方法。
〈步驟(1)〉 步驟(1)中準備一成長基板，該成長基板是在積層有複數層之複合基板上，隔著平坦化層接合有碳化矽層作為晶種層而成。作為步驟(1)的實施態樣，可列舉如以下的第一態樣、第二態樣及第三態樣。
第一態樣 步驟(1)的第一態樣，是準備一成長基板的步驟，該成長基板是實行下述步驟(1-1)～(1-5)，在積層有複數層之複合基板上，隔著平坦化層接合有碳化矽層作為晶種層而成。
步驟(1-1) 步驟(1-1)，是準備一複合基板作為複合基板的步驟，該複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於整個該第一黏著層的第二黏著層及被積層於整個該第二黏著層的阻障層。在此處所準備的複合基板只要設為上述者即可。
步驟(1-2) 步驟(1-2)是將平坦化層積層於複合基板的僅其中一面的步驟。平坦化層只要藉由上述的材料及方法來積層即可。
步驟(1-3) 步驟(1-3)是準備一單晶矽基板(SiC/Si基板)作為施予基板的步驟，該單晶矽基板具備有碳化矽薄膜。更具體而言，施予基板能夠如以下的操作來製作。
準備一單晶矽基板，在CVD成膜裝置中藉由CVD法將碳化矽薄膜成膜於單晶矽基板上。用於成膜的原料氣體，能夠使用三甲基矽烷作為碳源，但是原料氣體不限於此。成膜溫度例如能夠設為600～1200℃，但是不限於此。
碳化矽薄膜的厚度，能夠藉由原料氣體的流量和成膜時間來調整。要成膜的碳化矽薄膜的厚度，不限於較厚者，但是必須一定要是被貼合於成長基板的最表層的碳化矽(SiC)層以上的厚度。
此外，本步驟中形成於單晶矽基板上的碳化矽薄膜為單晶。
再者，作為本步驟中所製作的施予基板的導電型，可以是未摻雜、n型、p型中的任一種，但是較佳是n型單晶矽基板。
步驟(1-4) 步驟(1-4)是使施予基板的碳化矽薄膜貼合於平坦化層的步驟。
在此處作為施予基板使用的基板，使用由上述的步驟(1-3)所製成的SiC/Si基板，並且以碳化矽薄膜與複合基板上的平坦化層相接的方式來實行貼合。
步驟(1-5) 步驟(1-5)是下述步驟：將施予基板的單晶矽基板去除，並進一步以使施予基板的碳化矽薄膜成為期望的厚度的方式進行加工，來形成碳化矽層，該碳化矽層成為100～500 nm的晶種層。
本步驟中，在使施予基板與平坦化層貼合後，留下目標厚度的碳化矽薄膜，將單晶矽基板與不需要的碳化矽薄膜剝離，並研磨留下的碳化矽薄膜的表面來使平坦度提升。針對剝離，只要使用氫離子注入剝離法等習知的技術即可。在本步驟中被形成於平坦化層上的成長基板表層的碳化矽層的厚度，較佳是設為100～500 nm。如以上的操作能夠製作成長基板。
第二態樣 步驟(1)的第二態樣，是準備一成長基板的步驟，該成長基板是實行下述步驟(1-1)～(1-5)，在積層有複數層之複合基板上，隔著平坦化層接合有碳化矽層作為晶種層而成。
步驟(1-1) 步驟(1-1)，是準備一複合基板作為複合基板的步驟，該複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於整個該第一黏著層的阻障層、被積層於該阻障層的背面的第二黏著層及被積層於該第二黏著層的背面的導電層。在此處所準備的複合基板只要設為上述者即可。
步驟(1-2) 步驟(1-2)是將平坦化層積層於複合基板的阻障層的正面的步驟。平坦化層只要藉由上述的材料及方法來積層即可。
步驟(1-3) 步驟(1-3)是準備一單晶矽基板作為施予基板的步驟，該單晶矽基板具備有碳化矽薄膜。步驟(1-3)只要與第一態樣同樣地實行即可。
步驟(1-4) 步驟(1-4)是使施予基板的碳化矽薄膜貼合於平坦化層的步驟。步驟(1-4)只要與第一態樣同樣地實行即可。
步驟(1-5) 步驟(1-5)是下述步驟：將施予基板的單晶矽基板去除，並進一步以使施予基板的碳化矽薄膜成為期望的厚度的方式進行加工，來形成碳化矽層，該碳化矽層成為100～500 nm的晶種層。步驟(1-5)只要與第一態樣同樣地實行即可。
第三態樣 步驟(1)的第三態樣，是準備一成長基板的步驟，該成長基板是實行下述步驟(1-1)～(1-5)，在積層有複數層之複合基板上，隔著平坦化層接合有碳化矽層作為晶種層而成。
步驟(1-1) 步驟(1-1)，是準備一複合基板作為複合基板的步驟，該複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於該第一黏著層的背面的導電層、被積層於該導電層的背面的第二黏著層及阻障層，該阻障層被積層於前述第一黏著層的正面及側面、前述導電層的側面以及前述第二黏著層的側面及背面。在此處所準備的複合基板只要設為上述者即可。
步驟(1-2) 步驟(1-2)是將平坦化層積層於複合基板的阻障層的正面的步驟。平坦化層只要藉由上述的材料及方法來積層即可。
步驟(1-3) 步驟(1-3)是準備一單晶矽基板作為施予基板的步驟，該單晶矽基板具備有碳化矽薄膜。步驟(1-3)只要與第一態樣同樣地實行即可。
步驟(1-4) 步驟(1-4)是使施予基板的碳化矽薄膜貼合於平坦化層的步驟。步驟(1-4)只要與第一態樣同樣地實行即可。
步驟(1-5) 步驟(1-5)是下述步驟：將施予基板的單晶矽基板去除，並進一步以使施予基板的碳化矽薄膜成為期望的厚度的方式進行加工，來形成碳化矽層，該碳化矽層成為100～500 nm的晶種層。步驟(1-5)只要與第一態樣同樣地實行即可。
＜步驟(2)＞ 步驟(2)是使氮化物半導體薄膜磊晶成長於成長基板的晶種層也就是碳化矽層上，來製造氮化物半導體基板的步驟。
在MOCVD反應爐中，在由步驟(1)製成的成長基板的碳化矽層上，實行AlN、AlGaN及GaN等氮化物半導體薄膜的磊晶成長。本步驟中，能夠使上述那樣的氮化物半導體薄膜進行磊晶成長。
在磊晶成長時，能夠使用TMAl作為Al源，使用TMGa作為Ga源，使用NH 3作為N源。此外，載體氣體可設為N 2及H 2或者兩者中的任一種氣體，製程溫度能夠設為900～1200℃左右。
如以上的操作，能夠將氮化物半導體薄膜成膜來製造氮化物半導體基板。 [實施例]
以下，使用實施例及比較例更具體地說明本發明，但是本發明不限於該等示例。
(實施例) 準備一直徑200 mm、晶面(111)的單晶矽基板，利用CVD成膜裝置將碳化矽薄膜成膜於單晶矽基板上，製成SiC/Si基板。用於成膜的原料氣體，使用三甲基矽烷作為碳源。碳化矽薄膜的成膜溫度設為1130℃。控制成膜時間，將300 nm的碳化矽薄膜進行成膜。
繼而，製作磊晶成長用的基板也就是成長基板。成長基板由複合基板、與被積層於該複合基板的僅其中一面且由氧化矽所構成之平坦化層所構成，該複合基板包含：多晶陶瓷芯；第一黏著層，其被積層於整個多晶陶瓷芯且由氧化矽所構成；導電層，其被積層於整個第一黏著層且由多晶矽所構成；第二黏著層，其被積層於整個導電層且由氧化矽所構成；及，阻障層，其被積層於整個第二黏著層且由氮化矽所構成。
繼而，使由上述製成的SiC/Si基板作為施予基板貼合於上述平坦化層。此時，預先自碳化矽薄膜表面將氫離子注入後，以平坦化層與碳化矽薄膜接觸的方式來實行貼合。
之後，留下250 nm的碳化矽薄膜，並在離子注入層實行剝離。剝離後，以使碳化矽薄膜成為150 nm的方式實行研磨，來形成成長基板表層的碳化矽層。依以上的方式操作來製成成長基板。
將該成長基板載置於MOCVD反應爐，在成長基板上實行AlN、AlGaN及GaN等的氮化物半導體薄膜的磊晶成長。成長基板載置於被稱為衛星托盤的晶圓載盤(wafer pocket)中。當磊晶成長時，使用TMAl作為Al源，使用TMGa作為Ga源，使用NH 3作為N源。
此外，載體氣體使用N 2及H 2中的任一種。製程溫度設為1000℃。將成長基板載置於衛星托盤之上，當實行磊晶成長時，磊晶層是自基板側起朝向成長方向依序地將AlN、AlGaN進行成膜，之後使GaN進行磊晶成長而成。
在磊晶層的表層側處設置有裝置層。裝置層作成下述結構，其設置有會產生二維電子氣體且晶性高的層(通道層)約400 nm、會使二維電子氣體產生的層(阻障層)20 nm，並在最表層設置3 nm的由GaN所構成之頂蓋層。阻障層使用了Al組成設為20%的AlGaN，例如能夠使用InGaN等，但是不限於此。
包含裝置層之磊晶層的總膜厚設為3.5 μm。如以上方式操作來製造氮化物半導體基板。
(比較例) 除了形成單晶矽層來取代在實施例中形成的碳化矽層來作為成長基板的晶種層以外，與實施例同樣地來製造氮化物半導體基板。
針對由實施例及比較例製成的氮化物半導體基板，依照以下方式來評價二次諧波特性、在成長基板的晶種層內擴散的Al濃度、GaN磊晶層的晶性及發生於磊晶層的面內的反應痕跡的個數。
二次諧波特性 磊晶成長結束後，在磊晶層表面形成電極(CPW：共平面波導，Coplanar Waveguide)，輸入頻率1GHz的高頻訊號，來評價二次諧波特性。二次諧波特性使用Pin=15dBm時的值。
其結果，二次諧波特性在實施例為2HD=-105@Pin=15dBm，在比較例為2HD=-45@Pin=15dBm，可知實施例藉由將晶種層設為碳化矽層可改善二次諧波特性。
在成長基板的晶種層內擴散的Al濃度 藉由晶背SIMS，調查在成長基板的晶種層內擴散的Al濃度。將結果顯示於第2圖。
實施例中，因為將成長基板的晶種層設為碳化矽層，所以在晶種層(碳化矽層)內沒有發現Al的擴散。另一方面，比較例中，因為將成長基板的晶種層設為以往的單晶矽層，所以在晶種層(碳化矽層)內觀察到Al擴散的情況。此外，實施例在晶種層(碳化矽層)內也沒有發現Ga的擴散。
GaN磊晶層的晶性 實行XRD測定，基於GaN(0002)面的繞射峰的半高寬值來評價GaN磊晶層的晶性。將結果顯示於第3圖。
如同第3圖所示，觀察到比起被磊晶成長於比較例的以往的單晶矽層上的GaN，被磊晶成長於實施例的成長基板表層的碳化矽層上的GaN的半高寬值較窄而晶性良好。
反應痕跡的個數 製作10片相同的樣品，並針對分別的晶圓調查發生在面內的反應痕跡的個數。將結果顯示於第4圖。
如第4圖所示，確認到下述情況：在比較例的表層單晶矽層的成長基板上的GaN產生了大量的反應痕跡，但是在實施例的表層碳化矽層的成長基板上的GaN並未產生反應痕跡。
如以上所述可知，只要是本發明的氮化物半導體基板及其製造方法，即可成為一種氮化物半導體基板及其製造方法，該氮化物半導體基板能夠抑制Al往成長基板的晶種層中的擴散，並且能夠防止成長基板上的氮化物半導體薄膜的晶性的惡化。
再者，本發明不限於上述實施形態。上述實施形態為例示，與本發明的發明申請專利範圍所記載的技術思想具有實質性相同的構成並發揮相同的作用效果者，全部皆包含在本發明的技術範圍中。
1:多晶陶瓷芯 2:第一黏著層 3:導電層 4:第二黏著層 5:阻障層 6:平坦化層 7:晶種層 8:氮化物半導體薄膜 100:成長基板 200:複合基板 300:氮化物半導體基板
第1圖是顯示本發明的氮化物半導體基板的一例的示意圖。 第2圖是顯示具備了實施例的氮化物半導體基板的碳化矽層之成長基板、及具備了比較例的氮化物半導體基板的一般的單晶矽層之成長基板中的晶背SIMS的結果的圖表。 第3圖是顯示在實施例及比較例中的表層單晶矽層的成長基板與表層碳化矽層的成長基板上進行磊晶成長而成的GaN在XRD測定時的GaN(0002)面的繞射峰的半高寬值的圖表。 第4圖是顯示發生於實施例及比較例中的表層單晶矽層的成長基板與表層碳化矽層的成長基板上進行磊晶成長而成的GaN的表面的反應痕跡的個數的圖表。 第5圖是顯示用於本發明的成長基板的另一例的示意圖。 第6圖是顯示用於本發明的成長基板的再另一例的示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無
1:多晶陶瓷芯
2:第一黏著層
3:導電層
4:第二黏著層
5:阻障層
6:平坦化層
7:晶種層
8:氮化物半導體薄膜
100:成長基板
200:複合基板
300:氮化物半導體基板

Claims (19)

  1. 一種氮化物半導體基板，其特徵在於具備成長基板、與在被成膜於該成長基板的晶種層上的氮化物半導體薄膜，該成長基板是在積層有複數層之複合基板上隔著平坦化層接合有前述晶種層者； 前述複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於整個該第一黏著層的第二黏著層及被積層於整個該第二黏著層的阻障層；並且， 前述晶種層是碳化矽層。
  2. 如請求項1所述之氮化物半導體基板，其中，前述複合基板在前述第一黏著層與前述第二黏著層之間具有導電層，該導電層被積層於整個前述第一黏著層或前述第一黏著層的其中一側。
  3. 一種氮化物半導體基板，其特徵在於具備成長基板、與在被成膜於該成長基板的晶種層上的氮化物半導體薄膜，該成長基板是在積層有複數層之複合基板上隔著平坦化層接合有前述晶種層者； 前述複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於整個該第一黏著層的阻障層、被積層於該阻障層的背面的第二黏著層及被積層於該第二黏著層的背面的導電層；並且， 前述晶種層是碳化矽層。
  4. 一種氮化物半導體基板，其特徵在於具備成長基板、與在被成膜於該成長基板的晶種層上的氮化物半導體薄膜，該成長基板是在積層有複數層之複合基板上隔著平坦化層接合有前述晶種層者； 前述複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於該第一黏著層的背面的導電層、被積層於該導電層的背面的第二黏著層及阻障層，該阻障層被積層於前述第一黏著層的正面及側面、前述導電層的側面以及前述第二黏著層的側面及背面；並且， 前述晶種層是碳化矽層。
  5. 如請求項2～4中任一項所述之氮化物半導體基板，其中，前述導電層包含多晶矽層。
  6. 如請求項1～4中任一項所述之氮化物半導體基板，其中，前述氮化物半導體薄膜包含GaN、AlN及AlGaN中的一種以上。
  7. 如請求項1～4中任一項所述之氮化物半導體基板，其中，前述碳化矽層具有100～500 nm的厚度，並且前述氮化物半導體薄膜的總膜厚為2 μm以上且10 μm以下。
  8. 如請求項1～4中任一項所述之氮化物半導體基板，其中，前述多晶陶瓷芯包含氮化鋁。
  9. 如請求項1～4中任一項所述之氮化物半導體基板，其中，前述第一黏著層及前述第二黏著層包含四乙酸矽氧烷(TEOS)層或氧化矽(SiO 2)層，並且前述阻障層包含氮化矽。
  10. 如請求項1～4中任一項所述之氮化物半導體基板，其中，前述平坦化層包含四乙酸矽氧烷(TEOS)或氧化矽(SiO 2)且具有500～3000 nm的厚度。
  11. 一種氮化物半導體基板的製造方法，該氮化物半導體基板具備成長基板、與被成膜於該成長基板上的氮化物半導體薄膜， 該製造方法的特徵在於包含下述步驟： 步驟(1)，其準備一成長基板，該成長基板是實行下述步驟(1-1)～(1-5)，在積層有複數層之複合基板上，隔著平坦化層接合有碳化矽層作為晶種層而成， 步驟(1-1)，其準備一複合基板，該複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於整個該第一黏著層的第二黏著層及被積層於整個該第二黏著層的阻障層， 步驟(1-2)，其將平坦化層積層於前述複合基板的僅其中一面， 步驟(1-3)，其準備一單晶矽基板作為施予基板，該單晶矽基板具備有碳化矽薄膜， 步驟(1-4)，其使前述施予基板的前述碳化矽薄膜貼合於前述平坦化層， 步驟(1-5)，其將前述施予基板的前述單晶矽基板去除，並進一步以使前述施予基板的前述碳化矽薄膜成為期望的厚度的方式進行加工，來形成前述碳化矽層，該碳化矽層成為100～500 nm的晶種層；及， 步驟(2)，其使前述氮化物半導體薄膜磊晶成長於前述成長基板的晶種層也就是前述碳化矽層上，來製造氮化物半導體基板。
  12. 如請求項11所述之氮化物半導體基板的製造方法，其中，在前述步驟(1-1)中，使前述複合基板在前述第一黏著層與前述第二黏著層之間具有導電層，該導電層被積層於整個前述第一黏著層或前述第一黏著層的其中一側。
  13. 一種氮化物半導體基板的製造方法，該氮化物半導體基板具備成長基板、與被成膜於該成長基板上的氮化物半導體薄膜， 該製造方法的特徵在於包含下述步驟： 步驟(1)，其準備一成長基板，該成長基板是實行下述步驟(1-1)～(1-5)，在積層有複數層之複合基板上，隔著平坦化層接合有碳化矽層作為晶種層而成， 步驟(1-1)，其準備一複合基板，該複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於整個該第一黏著層的阻障層、被積層於該阻障層的背面的第二黏著層及被積層於該第二黏著層的背面的導電層， 步驟(1-2)，其將平坦化層積層於前述複合基板的前述阻障層的正面， 步驟(1-3)，其準備一單晶矽基板作為施予基板，該單晶矽基板具備有碳化矽薄膜， 步驟(1-4)，其使前述施予基板的前述碳化矽薄膜貼合於前述平坦化層， 步驟(1-5)，其將前述施予基板的前述單晶矽基板去除，並進一步以使前述施予基板的前述碳化矽薄膜成為期望的厚度的方式進行加工，來形成前述碳化矽層，該碳化矽層成為100～500 nm的晶種層；及， 步驟(2)，其使前述氮化物半導體薄膜磊晶成長於前述成長基板的晶種層也就是前述碳化矽層上，來製造氮化物半導體基板。
  14. 一種氮化物半導體基板的製造方法，該氮化物半導體基板具備成長基板、與被成膜於該成長基板上的氮化物半導體薄膜， 該製造方法的特徵在於包含下述步驟： 步驟(1)，其準備一成長基板，該成長基板是實行下述步驟(1-1)～(1-5)，在積層有複數層之複合基板上，隔著平坦化層接合有碳化矽層作為晶種層而成， 步驟(1-1)，其準備一複合基板，該複合基板包含多晶陶瓷芯、被積層於整個該多晶陶瓷芯的第一黏著層、被積層於該第一黏著層的背面的導電層、被積層於該導電層的背面的第二黏著層及阻障層，該阻障層被積層於前述第一黏著層的正面及側面、前述導電層的側面以及前述第二黏著層的側面及背面， 步驟(1-2)，其將平坦化層積層於前述複合基板的前述阻障層的正面， 步驟(1-3)，其準備一單晶矽基板作為施予基板，該單晶矽基板具備有碳化矽薄膜， 步驟(1-4)，其使前述施予基板的前述碳化矽薄膜貼合於前述平坦化層， 步驟(1-5)，其將前述施予基板的前述單晶矽基板去除，並進一步以使前述施予基板的前述碳化矽薄膜成為期望的厚度的方式進行加工，來形成前述碳化矽層，該碳化矽層成為100～500 nm的晶種層；及， 步驟(2)，其使前述氮化物半導體薄膜磊晶成長於前述成長基板的晶種層也就是前述碳化矽層上，來製造氮化物半導體基板。
  15. 如請求項12～14中任一項所述之氮化物半導體基板的製造方法，其中，將前述導電層設為包含多晶矽層。
  16. 如請求項11～14中任一項所述之氮化物半導體基板的製造方法，其中，在前述步驟(1-3)中，藉由CVD法將前述碳化矽薄膜成膜於前述單晶矽基板上。
  17. 如請求項11～14中任一項所述之氮化物半導體基板的製造方法，其中，在前述步驟(2)中，將前述氮化物半導體薄膜設為包含GaN、AlN及AlGaN中的一種以上。
  18. 如請求項11～14中任一項所述之氮化物半導體基板的製造方法，其中，在前述步驟(1-1)中，將前述第一黏著層及前述第二黏著層設為包含四乙酸矽氧烷(TEOS)層或氧化矽(SiO 2)層，並且將前述阻障層設為包含氮化矽。
  19. 如請求項11～14中任一項所述之氮化物半導體基板的製造方法，其中，在前述步驟(1-2)中，將前述平坦化層設為包含四乙酸矽氧烷(TEOS)或氧化矽(SiO 2)且具有500～3000 nm的厚度。
TW111138581A 2021-10-15 2022-10-12 氮化物半導體基板及其製造方法 TW202331817A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-169906 2021-10-15
JP2021169906 2021-10-15

Publications (1)

Publication Number Publication Date
TW202331817A true TW202331817A (zh) 2023-08-01

Family

ID=85987755

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111138581A TW202331817A (zh) 2021-10-15 2022-10-12 氮化物半導體基板及其製造方法

Country Status (3)

Country Link
JP (1) JPWO2023063278A1 (zh)
TW (1) TW202331817A (zh)
WO (1) WO2023063278A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203666A (ja) * 2004-01-19 2005-07-28 Kansai Electric Power Co Inc:The 化合物半導体デバイスの製造方法
JP2007087992A (ja) * 2005-09-20 2007-04-05 Showa Denko Kk 半導体素子および半導体素子製造方法
US9012253B2 (en) * 2009-12-16 2015-04-21 Micron Technology, Inc. Gallium nitride wafer substrate for solid state lighting devices, and associated systems and methods
WO2017218536A1 (en) * 2016-06-14 2017-12-21 Quora Technology, Inc. Engineered substrate structure for power and rf applications
TWI692869B (zh) * 2019-05-03 2020-05-01 世界先進積體電路股份有限公司 基底及其製造方法

Also Published As

Publication number Publication date
WO2023063278A1 (ja) 2023-04-20
JPWO2023063278A1 (zh) 2023-04-20

Similar Documents

Publication Publication Date Title
US10355120B2 (en) Gallium nitride epitaxial structures for power devices
KR102559594B1 (ko) 가공된 기판에 통합된 무선 주파수 디바이스
CN109844184A (zh) 用于功率应用和射频应用的工程化衬底结构
CN110036485A (zh) 具有集成型钳位二极管的横向高电子迁移率的晶体管
TW201937535A (zh) 使用工程設計過的基板結構來實施的功率及rf設備
CN105190842A (zh) 成膜方法、半导体发光元件的制造方法、半导体发光元件和照明装置
CN107316805A (zh) 碳化硅外延晶片的制造方法、碳化硅半导体装置的制造方法及碳化硅外延晶片的制造装置
TWI762501B (zh) 使用熱匹配基板的磊晶氮化鎵材料的生長
KR101942528B1 (ko) 에피텍셜 기판 및 그 제조 방법
WO2023100540A1 (ja) 窒化物半導体基板及びその製造方法
WO2022181163A1 (ja) 窒化物半導体基板およびその製造方法
TW202331817A (zh) 氮化物半導體基板及其製造方法
WO2013187078A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
WO2023063046A1 (ja) 窒化物半導体基板及びその製造方法
JP7334869B2 (ja) 窒化物半導体基板及びその製造方法
WO2023047864A1 (ja) 窒化物半導体基板及びその製造方法
CN101958236B (zh) 一种半导体衬底及其制备方法
WO2023119916A1 (ja) 窒化物半導体基板および窒化物半導体基板の製造方法
JP7290182B2 (ja) 窒化物半導体基板及びその製造方法
WO2022168573A1 (ja) 窒化物半導体基板及びその製造方法
JP2023092416A (ja) 窒化物半導体基板および窒化物半導体基板の製造方法
US8026517B2 (en) Semiconductor structures
TW202410159A (zh) 氮化物半導體基板及其製造方法
TW202344725A (zh) 高特性磊晶成長用基板與其製造方法
CN117894770A (zh) 一种电卡制冷增强散热的氮化镓器件及制备方法