JP2013506981A - 熱電構造体の製造方法と熱電構造体 - Google Patents

熱電構造体の製造方法と熱電構造体 Download PDF

Info

Publication number
JP2013506981A
JP2013506981A JP2012531403A JP2012531403A JP2013506981A JP 2013506981 A JP2013506981 A JP 2013506981A JP 2012531403 A JP2012531403 A JP 2012531403A JP 2012531403 A JP2012531403 A JP 2012531403A JP 2013506981 A JP2013506981 A JP 2013506981A
Authority
JP
Japan
Prior art keywords
thermoelectric
layer
layers
initial
main group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012531403A
Other languages
English (en)
Other versions
JP2013506981A5 (ja
Inventor
ヌルヌス・ヨアヒム
ベトナー・ハラルト
シューベルト・アクセル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micropelt GmbH
Original Assignee
Micropelt GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micropelt GmbH filed Critical Micropelt GmbH
Publication of JP2013506981A publication Critical patent/JP2013506981A/ja
Publication of JP2013506981A5 publication Critical patent/JP2013506981A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80Constructional details
    • H10N10/85Thermoelectric active materials
    • H10N10/857Thermoelectric active materials comprising compositions changing continuously or discontinuously inside the material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Powder Metallurgy (AREA)
  • Silicon Compounds (AREA)

Abstract

【課題】可能な限り簡単な方法で、効率の良い熱電構造体を製造可能にする方法を提出し、さらに、可能な限り効率的で、かつ容易に製造可能な熱電構造体を提供することである。
【解決手段】複数の第一の熱電層を第一の熱電材料(20)で製造し、また複数の第二の熱電層を第二の熱電材料(30)で製造し、第一の熱電層と第二の熱電層を交互に配置する。第一の熱電層および/または第二の熱電層の製造は、少なくとも一つの第一初期層(2)の生成と、少なくとも一つの第二初期層(3,4)の生成を含む。本発明はさらに熱電構造体に関する。
【選択図】図1A

Description

複数の第一層を第一の熱電材料(20)で製造し、複数の第二層を第二の熱電材料(30)で製造し、第一層と第二層を交互に配置する。第一層および/または第二層の製造は、少なくとも一つの第一初期層(2)と少なくとも一つの第二初期層(3,4)から構成される。本発明はさらに熱電構造体に関する。
熱電構造体は、温度勾配により電圧を発生するもので、既知の技術である。特にUS6300150(特許文献1)では、層構造の熱電構造体について記述している。
US6300150
発明の基幹となる課題は、可能な限り簡単な方法で、効率の良い熱電構造体を製造可能にする方法を示すことである。さらに可能な限り効率的で、かつ容易に製造可能な熱電構造体を提供することである。
これらの問題は、請求項1による方法、請求項14による方法、および請求項22の熱電構造体により解決できる。発明の展開形態については、その他の従属請求項で述べる。
これらは、次のような工程による熱電構造体の製造方法を含む;
―第一の熱電材料から成る複数の第一の熱電層を生成する工程と、
―第二の熱電材料から成る複数の第二の熱電層の生成する工程とを備え、
―前記第一の熱電層と第二の熱電層は交互に配置されており、
―前記第一の熱電層および/または第二の熱電層を生成する工程が、それぞれ、少なくとも一つの第一初期層(Precursor Layer)と、少なくとも一つの第二初期層とを形成する。
特に、第一および第二の熱電層を、それらが規則格子構造(superlattice)を生成するように配列、生成することができる。このような規則格子構造(superlattice)は、例えば非積層構造の材料に比べて、比較的高い電気伝導率を持ちながら、熱伝導率が小さいと言う、際立った特徴がある。熱電層から成るこのような規則格子構造の熱伝導率が相対的に小さいため、熱電構造体の熱電効率が大きくなる。本発明の変形例において、熱電構造体は、全体の厚さが5μm以上、例えば18μm以上、特に5μm以上又は10μm以上の規則格子構造をもつ。第一および第二の熱電層の厚さは、例えば、それぞれ数nm(例えば、約10nm)の範囲である。
初期層はそれぞれ少なくとも数層の原子膜層の厚さを持ち、例えば1nmから10nmの範囲、典型的には少なくとも3nm、少なくとも5nmまたは少なくとも10nmの厚さを有する。
“熱電材料”は他の材料に比べて、高い熱電係数を持っており、負荷電圧(電流)により、相対的に高い温度差を発生し、また逆に温度差により他の材料に比べて高い電圧を発生することができる。例えば、ある熱電材料のゼーベック係数は50μV/K以上である。このような熱電材料の例について、さらに以下で論じる。
第一および第二の熱電層の形成によって特に、それらの間に第一および第二の熱電材料を含む中間層が生成されることとなる。このような中間層は、例えば、第一および第二の熱電層の焼き戻し(tempering:すなわち、熱処理)により、第一および第二初期層が生成されるときにできる。
構造体の生産の容易化を実現するために、第一と第二の熱電層間の相境界(phase boundary)が階段状に伸びないようにすべきとされている。反対に、中間層と共に、遷移領域を生成し、その中で第一の熱電材料の密度が第一の熱電層から隣り合う第二の熱電層に向かって、あるいは、第二の熱電材料の密度が第二の熱電層から隣り合う第一の熱電層に向かって、ほぼ一定の割合で漸減する。このようにして、ソフトな遷移が第一の熱電層と第二の熱電層の間に生成され、これにより、“ソフトな”規則格子が生成される。
このように、本発明の変形例においては、隣り合う熱電層の拡散を防ぐのではなく、容認することで、熱電規則格子構造の生成を容易にし、しかも、二つの層の均一な混合よりも低い熱伝導率と高い性能指数(通常ZまたはCOPで表され、熱伝導率、ゼーベック係数、および電気伝導率が考慮される)をもたせている。
焼き戻しにより、第一と第二初期層の材料が結合し、所望の(第一と第二の)熱電層を生成する。第一および第二の層の化学量を、例えば、それぞれの初期層の厚みによって調整することができる。焼き戻し処理の間に、初期層は、特に初期層の生成時よりも高い温度に曝され、その温度は、例えば100℃から500℃である。
複数の第一および第二の熱電層を製造するためには、生産する熱電層当たり少なくとも二つの初期層を生成し、これにより、複数の初期層を周期的に配置する。
本発明の他の方法では、第一初期層の材料が、周期構造の第6の主族内の元素であり、また第二初期層の材料が、周期構造の第5の主族内の元素である。例えば、第一の熱電層を生成するため、ビスマス(Bi)およびテルル(Te)を初期層の材料として用い、これにより、例えば焼き戻し工程後に、テルル化ビスマスの熱電層が生成される。
第二の熱電層を生成するために、アンチモン(Sb)またはアンチモン(Sb)とビスマス(Bi)の第一初期層を、一方第二初期層にテルル化物を選択して、例えば、焼き戻し後にテルル化アンチモン(またはテルル化アンチモン-ビスマス)の第二の熱電層を生成することができる。
本発明が、単に二つの異なった熱電材料を含む2層構造またはその製造方法に限定されるものでないことは言うまでもない。本発明は種々の熱電材料による3層以上の構造も含むものである。
第一および第二初期層は、例えばスパッタリングにより生成できる。特に、スパッタリングは、第一および第二初期層が付着される基材を、第一のスパッター・ターゲットの付着領域と第二のスパッター・ターゲットの付着領域との間で交互に移動させることにより実行される。“付着領域”とは、その中でスパッター・ターゲットから飛び出したスパッター材料を基材の上に付着することができる空間領域である。
特に、第一のスパッター・ターゲットが第一初期層の材料を、第二のスパッター・ターゲットが第二初期層の材料を含んでいる。三つ以上のターゲットを使うことも勿論可能である。例えば、(スパッター装置に固定した)ビスマス、テルル、アンチモン、またはセレンのターゲットが挙げられる。
更に、基材を(スパッター室の中で)回転させ、それを、第一のスパッター・ターゲットの付着領域と第二のスパッター・ターゲットの付着領域を通して交互に移動させることも考えられる。特に、基材の回転速度により、および/またはスパッター速度により、初期層の厚さを調整することができる。
更に、本発明が、初期層のスパッタリングによる生成に限定されるのではなく、当然他の付着方法、例えば蒸着またはMBE(分子線エピタキシー法)を使うことができる。上記のように、初期層の生成、すなわち、スパッタリング処理の後で、初期層の焼き戻しを行うこともできる。特に、この焼き戻しは別の焼き戻し装置で実施できる。
本発明の他の構成は、先行する請求項に基づく、次の工程による熱電構造体の製造方法に関連している;
-第一の熱電材料から成る複数の第一の熱電層を生成する工程と、
-第二の熱電材料から成る複数の第二の熱電層を生成する工程とを備え、
-前記第一の熱電層と第二の熱電層とが交互に配置されることで、第一の熱電層と第二の熱電層の間に、第一と第二の熱電材料を含む中間層が生成されており、
-前記第一および/または第二の熱電材料が、周期律表の第5の主族内の少なくとも一つの元素と第6の主族内の少なくとも一つの元素との化合物であるか、または周期律表の第4の主族の少なくとも一つの元素と第6の主族の少なくとも一つの元素との化合物である。
従って、初期層は第一および第二の熱電層の生成に、必ず必要ということではない。むしろ、熱電層を直接生成することも可能である。例えば、第一および第二の熱電層を、特に混合ターゲットを使ったスパッタリングで生成できる。(下記参照)
既に第一の発明内容として説明したように、基材を第一のスパッター・ターゲットの付着領域および第二のスパッター・ターゲットの付着領域を交互に通して移動(例えば、回転)させ、第一および第二の熱電層を基材の上に生成することが可能である。
とりわけ、第一および第二のスパッター・ターゲットに関し、それぞれの混合ターゲットが重要であり、例えば、第一のスパッター・ターゲットは、周期律表の第5の主族内の少なくとも一つと、周期構造の第6の主族内の少なくとも一つとの化合物を含み、第二のスパッター・ターゲットは、同様な化合物で、第一の化合物と異なるものである。特に、第一の化合物はテルル化ビスマスで、第二の化合物はテルル化アンチモンである。ターゲットは、特に、使用するスパッター条件(基材の温度、スパッター速度、等)を組み合わせて、希望する特性(例えば、組成)をもつ層を生成するよう(例えば組成を)最適化する。
また、第一と第二の熱電材料を同じにするということも考えられ、例えば、それぞれをテルル化ビスマスで構成する。ここでは、隣接する、例えばNi、Cr、NiCr、Ti、Pt、TiPtの熱電層の間に、遮断層(x)を作り、層構成順をBiTe-X−BiTeとする。BiTe-X−(Bi,Sb)(Te,Se)の層順も考えられる。
第一および第二の熱電層は、例えば20℃から300℃の間の温度で生成される。さらに第一および第二の熱電層は生成後に、特に500℃までの、例えば100℃以上、200℃以上、あるいは300℃以上に加熱するに焼き戻し工程を経る。
本発明の他の変形例によれば、第一の熱電材料はシリコン(Si)で、第二の材料はゲルマニュウム(Ge)であり、例えば、層の生成後、同様な焼き戻し工程があり、例えばその温度は500℃以上である。
本発明はまた次のような熱電構造体を含む:
―第一の熱電材料から成る複数の第一の熱電層を有し、
―第二の熱電材料から成る複数の第二の熱電層を有し、第一の熱電層と第二の熱電層とが交互に配置される。
第一と第二の熱電層の間に、第一および第二の熱電材料を含む中間層が生成される。
従って、本発明に基づく熱電構造体は、少なくとも二つの異なった熱電材料の周期的な層構造を有する。例えば隣接する(第二の)層に第一の熱電材料を付着させ、逆に、隣接する(第一の)層に第二の材料を付着させることにより、熱電的に活性な層間に生成される中間層(遷移層)を生成する。例えば、上述のような方法によって、熱電構造体の生産ができる。
中間層の厚さは、先に述べたとおり、例えば3nm以上または5nm以上である。第一および第二の熱電材料の濃度は、中間層の中で、厚み方向で変化する。特に第一と第二の熱電層の間の位置であって、第一および第二の熱電材料の濃度が対応する第一および第二の熱電層の濃度の1/4に下がった位置が、中間層の境界(これによりその厚さが定義される)とみなされる。
本発明の一変形例において、第一および/または第二熱電材料は、周期律表の第5の主族内の少なくとも一つの元素と周期律表の第6の主族内の少なくとも一つの元素との化合物である。例えば、第一の熱電材料はテルル化ビスマスまたはセレン化ビスマスで、第二の熱電材料がテルル化アンチモンまたはセレン化アンチモンである。勿論、BiTe/(Bi,Sb)(Te,Se)、またはSbTe/(Bi、Sb)Teのような他の(例えば、3あるいは4種の)組成物も考えられる。
更に、中間層を“第一および第二の熱電材料を含む”とする記述には、勿論、中間層において、第一および第二の熱電材料を(例えば3または4種)混合して化合物とすることも含む。例えば、テルル化ビスマスおよびテルル化アンチモンで熱電層を形成し、中間層をテルル化ビスマス-アンチモンで形成することができる。
本発明の他の変形例において、第一および/または第二の材料が、周期律表の第4の主族の内の少なくとも一つの元素と、周期律表の第6の主族内の少なくとも一つの元素との化合物、例えばテルル化鉛またはセレン化鉛である。
更に他の実施形態では、第一の材料がシリコン(Si)で第二の材料がゲルマニュウム(Ge)である。
層構造の製造工程の一例を示す図である。 層構造の製造工程の一例を示す図である。 層構造の製造工程の一例を示す図である。
本発明について、図を参照しながら、以下に実施形態に基づいて、詳しく説明する:
図1Aは基材1を示し、その上に複数の初期層2から4が周期的に配置される。その初期層は熱電の規則格子構造の生成に役立つ。特に、第一初期層2とこれに隣接する第二初期層3があり、これは第一初期層材料から成る第一の熱電層の生成に使われる。示された例では、第一初期層2はテルルで、第二初期層3はアンチモンで生成される。勿論、例えば、テルルの代わりにセレンというように、これらの初期層に、他の材料を使用することも可能である。
第一初期層2の幾つかは、同時に、それらが、隣接する初期層3と反対側の側面で、追加の(第二の)初期層4と接するように、つまり、初期層3と初期層4の間に初期層2が存在するように配置され、第二の熱電層の生成に寄与する。この例では、初期層4はビスマスにより構成される。
図1Aに示す層構造を、例えば、蒸着またはスパッタリングで製造後、この層構造を一回、または複数回の焼き戻し工程にかける。初期層の間の境界面を出発点として、第一初期層2の材料(元素)と第二初期層3または4の材料との化合物20,30が生成される。化合物の生成は、隣接する初期層の境界面から初期層の中へ入り込み、初期層の材料(元素)は、既に生成済みの化合物を通して拡散される。これは、初期層の基本材料が反応し、第一および第二の熱電層が生成されるまで続く。この過程は図1Bに示す。示された例では、第一の熱電層はテルル化アンチモンで、第二の熱電層はテルル化ビスマスで生成される。
第二初期層3および4の層厚さと第一初期層2の厚さの比、すなわちテルル層2の厚さに対するアンチモン層またはビスマス層3,4の厚さの比で、生成される第一および第二の熱電材料層の化学量が定まる。この例では、層の厚さは、第一の熱電層がSbTeで、第二の熱電層がBiTeで構成されるように選択される。
反応の終了、すなわち焼き戻しの終了後、層構造ができ、第一の熱電材料20(SbTe)から成る複数の第一の熱電層と第二の熱電材料30(BiTe)から成る複数の第二の熱電層とができ、これらが交互に配置される。図1C参照。焼き戻し工程(図1B)において、第二初期層3,4(アンチモンおよびビスマス)の成分が逆方向に拡散して、材料20、30からそれぞれ成る第一と第二の熱電層の間に、(Bi,Sb)Te、すなわちSbTeとBiTeの両方を含む、中間層50が生成される。
こうして、この実施形態では、焼き戻しにより第一と第二の熱電層のみでなく、同時に中間層も生成される。
したがって、図1Cに示す層構造は第一と第二の熱電層の間に、急激な層偏移を生ずることなく、むしろ、それぞれに(緩やかな)遷移領域を生じ、その中では、第一の熱電層から隣接する第二の熱電層に向かい材料20の割合が、また第二の熱電層から隣接する第一の熱電層に向かい材料30の割合が、それぞれ漸減する。
とりわけ、第一と第二の熱電層の間に中間層を生成するこの方法において、他の初期層、例えばテルル層の代わりにセレン層を使用して中間層を生成することもできる。
1 基材
2 第一初期層
3、4 第二初期層
20 第一の材料
30 第二の材料
50 中間層

Claims (31)

  1. 熱電構造体を製造する方法であって、
    -第一の熱電材料(20)から成る複数の第一の熱電層の生成
    -第二の熱電材料(30)から成る複数の第二の熱電層の生成
    -第一と第二の熱電層を交互に配置し、
    -それぞれが、少なくとも一つの第一初期層(2)と少なくとも一つの第二初期層(3,4)を含む第一および/または第二の熱電層を形成する、熱電構造体の製造方法。
  2. 請求項1において、前記第一および/または第二の熱電層を生成する際に、第一と第二の熱電層の間に、第一および第二の熱電材料(20,30)を含む中間層(50)を生成することを特徴とする方法。
  3. 請求項1または2において、前記第一および第二初期層(2,3,4)の生成が、50℃から250℃の温度でなされることを特徴とする方法。
  4. 請求項1から3のいずれか一項において、前記第一および/または第二の熱電層の生成が第一及び第二初期層(2,3,4)の焼き戻しを含み、前記初期層は100℃以上、特に200℃以上、または100℃から500℃の間、特に200℃から500℃の温度にさらされることを特徴とする方法。
  5. 請求項4において、前記焼き戻しより、第一及び第二の熱電層の間に、同時に中間層(50)を生成することを特徴とする方法。
  6. 先行する請求項のいずれか一項において、前記第一初期層(2)が周期律表の第6の主族内の少なくとも一つの元素から成り、第二初期層(3,4)が周期律表の第5の主族内の少なくとも一つの元素から成ることを特徴とする方法。
  7. 請求項6において、前記第一の熱電層の一つを生成するために、第5の主族の元素がビスマス、第6の主族の元素がテルル(Te)であり、第一の熱電層がテルル化ビスマスにより生成されることを特徴とする方法。
  8. 請求項6または7において、前記第二の熱電層の一つを生成するために、第5の主族の元素がアンチモン(Sb)またはアンチモンとビスマス(Bi)であり、第6の主族の元素がテルル(Te)であり、第一の熱電層がテルル化アンチモン-ビスマスにより生成されることを特徴とする方法。
  9. 先行する請求項のいずれか一項において、第一および第二初期層(2,3,4)がスパッタリング、蒸着または分子線エピタキシャル成長により生成することを特徴とする方法。
  10. 請求項9において、基材を第一のスパッター・ターゲットの付着領域と第二のスパッター・ターゲットの付着領域との間で交互に移動させて、前記第一および第二初期層(2,3,4)を基材の上に生成することを特徴とする方法。
  11. 請求項10において、前記第一スパッター・ターゲットが第一初期層の材料、前記第二スパッター・ターゲットが第二初期層の材料あることを特徴とする方法。
  12. 請求項10または11において、前記基材を回転させ、第一のスパッター・ターゲットの付着領域と第二のスパッター・ターゲットの付着領域を交互に通過させること特徴とする方法。
  13. 先行する請求項のいずれか一項において、前記第一と第二初期層の厚さがそれぞれ、3nm以上、5nm以上または10nm以上であることを特徴とする方法。
  14. 熱電構造体を製造する方法、特に、先行する請求項に基づく製造方法であって、
    -第一の熱電材料(20)から成る複数の第一の熱電層を生成する工程と、
    -第二の熱電材料(30)から成る複数の第二の熱電層を生成する工程を備え、
    -前記第一の熱電層と第二の熱電層とが交互に配置されことで、
    -第一と第二の熱電材料(20,30)から成る中間層(50)を第一の熱電層と第二の熱電層の間に生成し
    -この第一および/または第二の熱電材料(20,30)は、周期律表の第5の主族内の元素の少なくとも一つと、第6の主族内の元素の少なくとも一つとの化合物、または第4の主族の元素の少なくとも一つと、第6の主族内の元素の少なくとも一つとの化合物である。
  15. 請求項14において、前記第一と第二の熱電層をスパッタリングで生成することを特徴とする方法。
  16. 請求項15において、基材を前記第一のスパッター・ターゲットの付着領域と第二のスパッター・ターゲットの付着領域とに交互に移動させることにより、前記第一と第二の熱電層を基材の上に生成することを特徴とする方法。
  17. 請求項16おいて、前記第一と第二のスパッター・ターゲットが混合ターゲットであり、第一のスパッター・ターゲットが、周期律表の第5の主族内の少なくとも一つの元素と第6の主族内の少なくとも一つの元素とからなる第一の化合物を含み、第二のスパッター・ターゲットが前記第一の化合物と異なる成分の第二の化合物を含むことを特徴とする方法。
  18. 請求項17において、前記第一の化合物がテルル化ビスマス、第二の化合物がテルル化アンチモンまたはテルル化アンチモン-ビスマスであることを特徴とする方法。
  19. 請求項14から18のいずれか一項において、前記第一と第二の熱電層の生成を20℃から300℃の間で行うことを特徴とする方法。
  20. 請求項14から19のいずれか一項において、前記第一と第二の熱電層を、生成後に焼き戻し工程、特に100℃以上、200℃以上または300℃以上に加熱した焼き戻し工程にかける方法。
  21. 請求項14から20のいずれか一項において、前記第一の熱電材料(20)がシリコン(Si)で、第二の熱電材料(30)がゲルマニウム(Ge)であることを特徴とする方法。
  22. 次のような層構造を持つ熱電構造体 :
    -第一の熱電材料(20)から成る複数の第一の熱電層と、
    -第二の熱電材料(30)から成る複数の第二の熱電層とを備え、
    -前記第一の熱電層と第二の熱電層が交互に配置され、かつ
    -第一と第二の熱電層の間に、第一と第二の熱電材料(20,30)から成る中間層(50)を生成する。
  23. 請求項22おいて、前記第一と第二の熱電層が規則格子を生成することを特徴とする熱電構造体。
  24. 請求項22または23において、前記中間層の厚みが3nm以上である熱電構造体。
  25. 請求項22から24のいずれか一項において、前記第一および/または第二の熱電材料(20,30)が、周期律表の第5の主族内の少なくとも一つの元素と周期律表の第6の主族内の少なくとも一つの元素との化合物であることを特徴とする熱電構造体。
  26. 請求項25において、前記第一の材料(20)がテルル化ビスマスであることを特徴とする熱電構造体。
  27. 請求項25または26において、前記第二の材料(30)が、テルル化アンチモンまたはテルル化アンチモン-ビスマスであることを特徴とする熱電構造体。
  28. 請求項22から24のいずれか一項において、前記第一および/または第二の熱電材料(20,30)が、周期律表の第4の主族内の少なくとも一つの元素と周期律表の第6の主族内の少なくとも一つの元素との化合物であることを特徴とする熱電構造体。
  29. 請求項28において、前記第一の材料(20)がシリコン(Si)であり、第二の材料(30)がゲルマニウム(Ge)であることを特徴とする熱電構造体。
  30. 請求項22から29のいずれか一項において、前記第一の熱電層と第二の熱電層が互いに隣接し、第一の熱電層の第一の材料が、隣接する第二の熱電層に拡散、あるいは、逆に第二の熱電層の第二の材料が、隣接する第一の熱電層に拡散することを特徴とする熱電構造体。
  31. 請求項22から30のいずれか一項において、前記第一および第二の熱電層は、全体の厚さが約5−20μmの層構造体であることを特徴とする熱電構造体。
JP2012531403A 2009-09-30 2010-09-29 熱電構造体の製造方法と熱電構造体 Pending JP2013506981A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102009045208A DE102009045208A1 (de) 2009-09-30 2009-09-30 Thermoelektrisches Bauelement und Verfahren zum Herstellen eines thermoelektrischen Bauelementes
DE102009045208.7 2009-09-30
PCT/EP2010/064433 WO2011039240A2 (de) 2009-09-30 2010-09-29 Verfahren zum herstellen eines thermoelektrischen bauelementes und thermoelektrisches bauelement

Publications (2)

Publication Number Publication Date
JP2013506981A true JP2013506981A (ja) 2013-02-28
JP2013506981A5 JP2013506981A5 (ja) 2013-11-14

Family

ID=43630009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012531403A Pending JP2013506981A (ja) 2009-09-30 2010-09-29 熱電構造体の製造方法と熱電構造体

Country Status (5)

Country Link
US (1) US20130068274A1 (ja)
EP (1) EP2483940A2 (ja)
JP (1) JP2013506981A (ja)
DE (1) DE102009045208A1 (ja)
WO (1) WO2011039240A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018010932A (ja) * 2016-07-12 2018-01-18 富士通株式会社 熱電変換材料及び熱電変換装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2790474B1 (en) 2013-04-09 2016-03-16 Harman Becker Automotive Systems GmbH Thermoelectric cooler/heater integrated in printed circuit board
EP2887409B1 (en) 2013-12-17 2016-06-15 Airbus Defence and Space GmbH Micromachined energy harvester with a thermoelectric generator and method for manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032354A (ja) * 1996-07-16 1998-02-03 Honda Motor Co Ltd 熱電材料
WO2000076006A1 (en) * 1999-06-02 2000-12-14 Asahi Kasei Kabushiki Kaisha Thermoelectric material and method for manufacturing the same
JP2002530874A (ja) * 1998-11-13 2002-09-17 エイチアイ−ゼット・テクノロジー・インク 極薄基板上の量子井戸熱電材料

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE41801E1 (en) 1997-03-31 2010-10-05 Nextreme Thermal Solutions, Inc. Thin-film thermoelectric device and fabrication method of same
US6060657A (en) * 1998-06-24 2000-05-09 Massachusetts Institute Of Technology Lead-chalcogenide superlattice structures
US6096964A (en) * 1998-11-13 2000-08-01 Hi-Z Technology, Inc. Quantum well thermoelectric material on thin flexible substrate
EP1495498B1 (en) * 2002-04-15 2013-04-10 Nextreme Thermal Solutions, Inc. Thermoelectric device utilizing double-sided peltier junctions
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US20070028956A1 (en) * 2005-04-12 2007-02-08 Rama Venkatasubramanian Methods of forming thermoelectric devices including superlattice structures of alternating layers with heterogeneous periods and related devices
US7514726B2 (en) * 2006-03-21 2009-04-07 The United States Of America As Represented By The Aministrator Of The National Aeronautics And Space Administration Graded index silicon geranium on lattice matched silicon geranium semiconductor alloy

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032354A (ja) * 1996-07-16 1998-02-03 Honda Motor Co Ltd 熱電材料
JP2002530874A (ja) * 1998-11-13 2002-09-17 エイチアイ−ゼット・テクノロジー・インク 極薄基板上の量子井戸熱電材料
WO2000076006A1 (en) * 1999-06-02 2000-12-14 Asahi Kasei Kabushiki Kaisha Thermoelectric material and method for manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018010932A (ja) * 2016-07-12 2018-01-18 富士通株式会社 熱電変換材料及び熱電変換装置

Also Published As

Publication number Publication date
WO2011039240A3 (de) 2011-08-11
US20130068274A1 (en) 2013-03-21
WO2011039240A2 (de) 2011-04-07
EP2483940A2 (de) 2012-08-08
DE102009045208A1 (de) 2011-04-14

Similar Documents

Publication Publication Date Title
KR101500944B1 (ko) 칼코겐 화합물의 2차원 대면적 성장 방법, cmos형 구조체의 제조 방법, 칼코겐 화합물의 막, 칼코겐 화합물의 막을 포함하는 전자 소자 및 cmos형 구조체
KR100688532B1 (ko) 텔루르 전구체, 이를 이용하여 제조된 Te-함유 칼코게나이드(chalcogenide) 박막, 상기 박막의 제조방법 및 상변화 메모리 소자
JP5148063B2 (ja) ゲルマニウム前駆体、これを利用して形成されたgst薄膜、前記薄膜の製造方法及び相変化メモリ素子
JPS63107016A (ja) 結晶の形成方法
TW201002851A (en) Synthesis and use of precursors for ALD of tellurium and selenium thin films
KR20060074236A (ko) 게르마늄 전구체, 이를 이용하여 형성된 gst 박막,상기 박막의 제조 방법 및 상변화 메모리 소자
TW200825201A (en) Metal precursors for low temperature deposition and methods of forming a metal thin layer and manufacturing a phase-change memory device using the metal precursors
JP5160086B2 (ja) フラーレン層を具備した相変化メモリ素子の製造方法
You et al. Growth and thermoelectric properties of Bi2Te3 films deposited by modified MOCVD
Abrutis et al. Hot-wire chemical vapor deposition of chalcogenide materials for phase change memory applications
JP2019537275A (ja) 多層薄膜およびその調製
JP2018520510A5 (ja) 多層構造体の製造方法
CN112292758B (zh) 积层构造体及积层构造体的制造方法以及半导体装置
Giri et al. Surface Diffusion and Epitaxial Self‐Planarization for Wafer‐Scale Single‐Grain Metal Chalcogenide Thin Films
JP2009141369A (ja) 相変化物質を用いた電子素子及び相変化メモリ素子並びにその製造方法
US20110180905A1 (en) GeSbTe MATERIAL INCLUDING SUPERFLOW LAYER(S), AND USE OF Ge TO PREVENT INTERACTION OF Te FROM SbXTeY AND GeXTeY RESULTING IN HIGH Te CONTENT AND FILM CRYSTALLINITY
JP2013506981A (ja) 熱電構造体の製造方法と熱電構造体
JP2011523791A (ja) 多結晶層の製造方法
US11887849B2 (en) Method of forming transition metal dichalcogenidethin film and method of manufacturing electronic device including the same
US20120156851A1 (en) Phase change memory device and fabrication method thereof
JP2013506981A5 (ja)
JPH1070315A (ja) 熱電材料の製造方法
CN110534644B (zh) 一种双向生长的超晶格相变单元的制备方法及相变存储器
JP2017045974A (ja) ゲルマニウム層の製造方法、ゲルマニウム層、ゲルマニウム層付き基板、ゲルマニウムナノドット、ゲルマニウムナノワイヤ付き基板、積層体、薄膜トランジスタおよび半導体素子
JP4508761B2 (ja) 半導体デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150630