JP2017045974A - ゲルマニウム層の製造方法、ゲルマニウム層、ゲルマニウム層付き基板、ゲルマニウムナノドット、ゲルマニウムナノワイヤ付き基板、積層体、薄膜トランジスタおよび半導体素子 - Google Patents

ゲルマニウム層の製造方法、ゲルマニウム層、ゲルマニウム層付き基板、ゲルマニウムナノドット、ゲルマニウムナノワイヤ付き基板、積層体、薄膜トランジスタおよび半導体素子 Download PDF

Info

Publication number
JP2017045974A
JP2017045974A JP2016013906A JP2016013906A JP2017045974A JP 2017045974 A JP2017045974 A JP 2017045974A JP 2016013906 A JP2016013906 A JP 2016013906A JP 2016013906 A JP2016013906 A JP 2016013906A JP 2017045974 A JP2017045974 A JP 2017045974A
Authority
JP
Japan
Prior art keywords
substrate
germanium layer
thin film
germanium
layer according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016013906A
Other languages
English (en)
Inventor
健太郎 弓野
Kentaro KYUNO
健太郎 弓野
大石　知司
Tomoji Oishi
知司 大石
直也 三芝
Naoya Mishiba
直也 三芝
貴俊 杉山
Takatoshi Sugiyama
貴俊 杉山
浩子 原
Hiroko Hara
浩子 原
竜也 鈴木
Tatsuya Suzuki
竜也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shibaura Institute of Technology
Original Assignee
Shibaura Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shibaura Institute of Technology filed Critical Shibaura Institute of Technology
Publication of JP2017045974A publication Critical patent/JP2017045974A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】結晶化率が高く、高いキャリア移動度が得られるゲルマニウム層を、基板の温度を低く抑えて短時間に製造できるゲルマニウム層の製造方法、および高温の活性化処理を行わなくともｎ型の電気伝導性を発現させることができ、また、ｎ型ドーパントを高濃度に添加することができるゲルマニウム層の製造方法を提供する。
【解決手段】ゲルマニウム層の製造方法は、基板の温度を基板の軟化点以下にして、基板上に、ドライプロセスによりＧｅおよびＡｕを含む原料を供給して薄膜２を形成する成膜工程と、薄膜２に含まれるＡｕ４の一部を、ヨウ素化合物によりエッチングして除去するエッチング工程と、エッチングを行った薄膜５を、成膜工程での基板の温度よりも高い温度でアニールするアニール工程と、を有する。また、ゲルマニウム層の他の製造方法は、成膜工程で用いる原料が、さらにｎ型ドーパントを含み、成膜工程の後にエッチング工程を行う。
【選択図】図１

Description

本発明は、結晶化率が高く、高いキャリア移動度が得られるゲルマニウム層の製造方法、ゲルマニウム層、ゲルマニウム層付き基板、ゲルマニウムナノドット、ゲルマニウムナノワイヤ付き基板、積層体、薄膜トランジスタおよび半導体素子に関する。
現在、スマートフォン等に用いられている高精細の中小型液晶ディスプレイには１００ｃｍ2／Ｖｓ付近のキャリア移動度をもつ多結晶シリコン（ポリシリコン）膜が液晶駆動用の薄膜トランジスタのチャネル層として用いられている。しかし、ポリシリコン薄膜を作るためのプロセス温度は５００℃付近であり、プラスチックフィルム等のフレキシブル基板上に成膜するにはプロセス温度が高過ぎてしまう。フレキシブル基板の熱変形を抑えて薄膜を成膜するには、プロセス温度を３００℃以下に下げることが要求される。
一方、ゲルマニウムはシリコンよりも高いキャリア移動度を有することから次世代の最先端ＬＳＩのチャネル層の材料として盛んに研究が行われている。ゲルマニウムは、キャリア移動度が高い上に、結晶化温度もシリコンより低く、フレキシブルデバイス用のチャネル層の材料としても期待できる。結晶ゲルマニウム薄膜を作製する方法としては、これまで酸化濃縮法（Oxidation-Induced Condensation法）、固相結晶化法（Solid-Phase Crystallization法）、フラッシュランプアニール法（Flash Lamp Annealing法）、金属誘起結晶化法（Metal-Induced Crystallization法）が知られている。
酸化濃縮法は、シリコンとゲルマニウムの合金を酸化させるとシリコンのみが酸化されて酸化シリコン層と結晶ゲルマニウム層に分離する現象を利用して結晶ゲルマニウム薄膜を得る方法である。この方法により得られた結晶ゲルマニウム薄膜は、キャリア移動度が４００ｃｍ2／Ｖｓを超える高品質な結晶であることが報告されている（例えば、非特許文献１参照）。
固相結晶化法は、非晶質（アモルファス）のゲルマニウム薄膜をアニールすることで結晶化させる方法である。非晶質ゲルマニウム薄膜を４２５〜５００℃の温度で数時間のアニールをすることにより、１４０ｃｍ2／Ｖｓのキャリア移動度と５ｘ１０17／ｃｍ3のホール密度が得られる結晶ゲルマニウム薄膜に転換されることが報告されている（例えば、非特許文献２参照）。
フラッシュランプアニール法は、非晶質ゲルマニウム薄膜を、フラッシュランプを用いて加熱することにより結晶化させる方法である。フラッシュランプを用いて、非晶質ゲルマニウム薄膜を４００℃の温度で加熱すると、２００〜２５０ｃｍ2／Ｖｓのキャリア移動度と２ｘ１０18／ｃｍ3のホール密度が得られる結晶ゲルマニウム薄膜に転換されることが報告されている（例えば、非特許文献３参照）。
金属誘起結晶化法は、結晶化の触媒として作用する金の薄膜と非晶質ゲルマニウム薄膜の２層膜を作製し、２５０℃で１５０時間のアニールをすることでゲルマニウムの結晶化を行う方法である。この方法により得られた結晶ゲルマニウム薄膜は、１６０ｃｍ2／Ｖｓのキャリア移動度と２．２ｘ１０17／ｃｍ3のホール密度が得られることが報告されている（例えば、非特許文献４参照）。
また、この他の結晶ゲルマニウム薄膜を得る技術として、Ａｕ触媒層が形成された基板を２００〜３５０℃で加熱しながら、ドライプロセスによりＡｕ触媒層上にＧｅを成膜して結晶ゲルマニウム薄膜を得る方法（特許文献１参照）や、基板を２４０℃に加熱しながら、ドライプロセスにより基板上にＡｕとＧｅを同時に堆積して結晶ゲルマニウム薄膜を得る方法（非特許文献５参照）が報告されている。
また、これらの方法で形成された結晶ゲルマニウム薄膜は、結晶粒界等の結晶欠陥が正孔の発生源となってｐ型の電気伝導性を示すため、ｎ型の電気伝導性を発現させるには、リン等のｎ型ドーパントを添加することが必要になる。ｎ型の結晶ゲルマニウム薄膜も実現できれば、ｐｎ接合の形成によりダイオード、太陽電池へと結晶ゲルマニウム薄膜の応用範囲が広がる。さらに最小線幅が７ｎｍ程度の最先端ＬＳＩのチャネル層を、結晶ゲルマニウム薄膜で置き換えることも可能になる。現在、ｎチャネルのＧｅ−ＭＯＳＦＥＴにおけるコンタクト抵抗を減らすことが実用化に向けての課題となっており、ソース、ドレイン領域でのドーパント濃度を増やすための研究開発が進められている。ドーパントの添加方法としては、イオン注入によるものが一般的であるが、最近、低圧条件のＣＶＤ法により形成したリン添加ゲルマニウム薄膜において、７ｘ１０19ｃｍ-3のキャリア密度（伝導電子密度）が得られたことが報告されている（例えば、非特許文献６参照）。
国際公開第２０１２／０９６３６４号パンフレット
T. Maeda et al, Thin Solid Films 508,346(2006) K. Toko et al, Solid-State Electron. 53, 1159(2009) K. Usada et al, Appl. Phys. Express7, 056501(2014) J. -H. Park et al, Appl. Phys. Lett. 104, 252110(2014) 第61回応用物理学会春季学術講演会 講演予稿集 19ｐ-PG3-19 Y. Moriyama et al, Appl. Phys. Express, 7, 106501 (2014)
しかしながら、上記の各方法には以下のような問題があった。
まず、酸化濃縮法は、シリコンとゲルマニウムの合金を酸化させるための熱処理温度が１１００℃以上と高いため、この方法によりプラスチック基板上に結晶ゲルマニウム薄膜を形成することは不可能である。また、固相結晶化法やフラッシュランプアニール法は、キャリア移動度に優れた結晶ゲルマニウム薄膜が得られるものの、４００℃以上の高温で熱処理を行うため、やはりプラスチック基板上に結晶ゲルマニウム薄膜を形成することは難しい。金属誘起結晶化法は、比較的プロセス温度が低いためプラスチック基板上での成膜が可能であり、キャリア移動度およびキャリア密度も十分に高い結晶ゲルマニウム薄膜を得ることができる。しかし、金属誘起結晶化法では、十分な結晶化のために１５０時間程度のアニール処理を要し、また、高いキャリア移動度は単一の結晶粒の中でしか得られないため、産業レベルでの製造工程に導入するには実用性に欠ける。
一方、基板を加熱しながらゲルマニウム薄膜を形成する方法（特許文献１、非特許文献５に記載の方法）は、基板温度を３００℃以下に抑えて短時間に結晶ゲルマニウム薄膜を形成できる利点がある。しかし、これらの方法で得られるゲルマニウム薄膜について本発明者らが実際に評価を行ったところ、特許文献１に記載の方法では、ゲルマニウムを全体的に結晶化させることができず、ゲルマニウム薄膜の結晶化率が低いことが判明した。また、非特許文献５に記載の方法で得られる結晶ゲルマニウム薄膜のキャリア移動度は２０ｃｍ2／Ｖｓ程度であり、トランジスタのチャネル層としては不十分であることが判明した。
また、これらの方法で製造された結晶ゲルマニウム薄膜に、ｎ型電気伝導性を発現させるには、リン等のｎ型ドーパントを注入した後に、６００℃程度の高温で活性化処理を行う必要がある。このため、ゲルマニウム薄膜のｎ型半導体としての利用を考慮した場合、プラスチック基板の採用がさらに困難になる。しかも、従来の方法で製造された結晶ゲルマニウム薄膜は、ｎ型ドーパントを高濃度に注入することも難しく、得られる伝導電子密度に限界がある。Ｇｅをチャネル層に用いたＧｅ−ＭＯＳＦＥＴは次世代ＬＳＩへの利用が期待されているが、現在、ｎチャネルのＧｅ−ＭＯＳＦＥＴにおけるコンタクト抵抗を減らすことが実用化に向けての課題となっており、ソース、ドレイン領域でのドーパント濃度を増やすための研究開発が進められている。例えば、上記の非特許文献６に記載のＣＶＤ法を用いたとしても、形成されたリン添加ゲルマニウム薄膜のキャリア密度は７ｘ１０19ｃｍ-3程度であり、最先端ＬＳＩのｎ型チャネル層としてはさらに大きな値が望ましい。
そこで本発明者らは、結晶化率が高く、高いキャリア移動度が得られるゲルマニウム層を、基板の温度を低く抑えて短時間に製造することができるゲルマニウム層の製造方法を提供することを目的として検討を進めた。さらに、高温の活性化処理を行わなくともｎ型の電気伝導性を発現させることができ、また、ｎ型ドーパントをゲルマニウム層に高濃度に添加することができるゲルマニウム層の製造方法を提供することを目的として検討を進めた。また、高いキャリア移動度が得られるゲルマニウム層、ゲルマニウムナノドット、ゲルマニウムナノワイヤ付き基板、積層体、薄膜トランジスタ、および半導体素子を提供することも目的として検討を進めた。
上記の課題を解決するために鋭意検討を行った結果、本発明者らは、基板温度を基板の軟化点以下に保持しながら、ドライプロセスによりＧｅとＡｕを含む原料を基板上に供給して薄膜を形成した後、薄膜に含まれるＡｕの一部をエッチングにより除去し、その後、薄膜をアニールすることにより、結晶化率が高く、高いキャリア移動度が得られるゲルマニウム層を、基板の温度を低く抑えて短時間に製造することができることを見出した。さらに、ドライプロセスにより薄膜を形成する際、ＧｅおよびＡｕと同時にｎ型ドーパントを基板上に供給すると、ｎ型ドーパントとＡｕを含有する結晶化率が高いゲルマニウムの薄膜が得られ、そのＡｕの一部をエッチングにより除去して得たゲルマニウム層は、高温の活性化処理を行わなくともｎ型の電気伝導性を示し、また、上記の薄膜の形成工程で、ｎ型ドーパントを高濃度に含有させることができることを見出した。
具体的に、本発明は、以下の構成を有する。
［１］ 基板の温度を基板の軟化点以下にして、前記基板上に、ドライプロセスによりＧｅおよびＡｕを含む原料を供給して薄膜を形成する成膜工程と、前記薄膜に含まれるＡｕの一部を、ヨウ素化合物によりエッチングして除去するエッチング工程と、エッチングを行った前記薄膜を、前記成膜工程での前記基板の温度よりも高い温度でアニールするアニール工程と、を有することを特徴とするゲルマニウム層の製造方法。
［２］ 前記基板として樹脂基板を用いることを特徴とする［１］に記載のゲルマニウム層の製造方法。
［３］ 前記成膜工程で、前記基板の温度を１９０℃以下にして薄膜を形成することを特徴とする［１］または［２］に記載のゲルマニウム層の製造方法。
［４］ 前記成膜工程で形成された薄膜が、Ａｕを１５〜３５原子％含むことを特徴とする［１］〜［３］のいずれか１項に記載のゲルマニウム層の製造方法。
［５］ 前記ゲルマニウム層が、ＧｅあるいはＡｕを含むＧｅの多結晶膜であることを特徴とする［１］〜［４］のいずれか１項に記載のゲルマニウム層の製造方法。
［６］ 前記ゲルマニウム層のＧｅ結晶粒の粒界に、Ａｕが偏在することを特徴とする［５］に記載のゲルマニウム層の製造方法。
［７］ 偏在するＡｕの濃度が、６原子％以下であることを特徴とする［６］に記載のゲルマニウム層の製造方法。
［８］ 前記アニール工程で行うアニールの温度が、１６０℃〜３５０℃であることを特徴とする［１］〜［７］のいずれか１項に記載のゲルマニウム層の製造方法
［９］ ［１］〜［８］のいずれか１項に記載のゲルマニウム層の製造方法を用いて製造されたことを特徴とするゲルマニウム層。
［１０］ 少なくともＡｕを含むＧｅ多結晶薄膜であって、薄膜のＧｅあるいはＡｕを含むＧｅの結晶粒の粒界に、Ａｕが偏在することを特徴とするゲルマニウム層。
［１１］ Ａｕの濃度が、６原子％以下であることを特徴とする［１０］に記載のゲルマニウム層。
［１２］ ホール移動度が４０ｃｍ2／Ｖ・ｓ以上であることを特徴とする［９］〜［１１］のいずれか１項に記載のゲルマニウム層。
［１３］ 少なくともＧｅとＡｕを含み、Ａｕの濃度が６原子％以下であり、ホール移動度が４０ｃｍ2／Ｖ・ｓ以上であることを特徴とするゲルマニウム層。
［１４］ 結晶粒の大きさが１０μｍ以下であることを特徴とする［９］〜［１３］のいずれか１項に記載のゲルマニウム層。
［１５］ Ｇｅの結晶化率が９０％以上であることを特徴とする［９］〜［１４］のいずれか１項に記載のゲルマニウム層。
［１６］ 表面に高さの差が１０〜２００ｎｍの複数の凹凸を有することを特徴とする［９］〜［１５］のいずれか１項に記載のゲルマニウム層。
［１７］ 基板の温度を基板の軟化点以下にして、前記基板上に、ドライプロセスによりＧｅ、Ａｕおよびｎ型ドーパントを含む原料を供給して薄膜を形成する成膜工程と、前記薄膜に含まれるＡｕの少なくとも一部を、ヨウ素化合物によりエッチングして除去するエッチング工程と、を有することを特徴とするゲルマニウム層の製造方法。
［１８］ 前記ｎ型ドーパントがリンである［１７］に記載のゲルマニウム層の製造方法。
［１９］ 前記基板として樹脂基板を用いることを特徴とする［１７］または［１８］に記載のゲルマニウム層の製造方法。
［２０］ 前記成膜工程で、前記基板の温度を１００〜３５０℃にして薄膜を形成することを特徴とする［１７］〜［１９］のいずれか１項に記載のゲルマニウム層の製造方法。
［２１］ 前記製造されたゲルマニウム層が、Ａｕとｎ型ドーパントを含むＧｅの多結晶膜であることを特徴とする［１７］〜［２０］のいずれか１項に記載のゲルマニウム層の製造方法。
［２２］ ［１７］〜［２１］のいずれか１項に記載のゲルマニウム層の製造方法を用いて製造されたことを特徴とするゲルマニウム層。
［２３］ 前記ｎ型ドーパントの濃度が、３〜５８原子％であることを特徴とする［２２］に記載のゲルマニウム層。
［２４］ Ａｕの濃度が、６〜３５原子％であることを特徴とする［２２］または［２３］に記載のゲルマニウム層。
［２５］ 膜厚が７〜６６ｎｍであることを特徴とする［２２］〜［２４］のいずれか１項に記載のゲルマニウム層。
［２６］ 伝導電子密度が１ｘ１０19〜４ｘ１０21／ｃｍ3であることを特徴とする［２２］〜［２５］のいずれか１項に記載のゲルマニウム層。
［２７］ 抵抗率が０．１〜９９Ωｃｍであることを特徴とする［２２］〜［２６］のいずれか１項に記載のゲルマニウム層。
［２８］ ［９］〜［１６］、［２２］〜［２７］のいずれか１項に記載のゲルマニウム層と樹脂基板を有することを特徴とするゲルマニウム層付き基板。
［２９］ ［９］〜［１６］、［２２］〜［２７］のいずれか１項に記載のゲルマニウム層を含むことを特徴とする薄膜トランジスタ。
［３０］ ［９］〜［１６］のいずれか１項に記載のゲルマニウム層からなるｐ型半導体と、［２２］〜［２７］のいずれか１項に記載のゲルマニウム層からなるｎ型半導体とを接合したｐｎ接合部を有することを特徴とする半導体素子。
［３１］ 基板の温度を基板の軟化点以下にして、前記基板上に、ドライプロセスによりＧｅおよびＡｕを含む原料を供給して薄膜を形成する成膜工程と、前記薄膜に含まれるＡｕの一部を、ヨウ素化合物によりエッチングして除去するエッチング工程と、を有することを特徴とするナノドットまたはナノワイヤ付き基板の製造方法。
［３２］ 前記成膜工程において、基板の温度を１００℃以下にして薄膜を形成することを特徴とする［１９］に記載のナノドットまたはナノワイヤ付き基板の製造方法。
［３３］ ［３１］または［３２］に記載の製造方法を用いて製造されたことを特徴とするナノドットまたはナノワイヤ付き基板。
［３４］ ナノドットまたはナノワイヤ付き基板であって、
前記ナノドットまたはナノワイヤがＧｅまたはＡｕを含むＧｅの単結晶であって、前記単結晶の（１１１）面が前記基板に平行であることを特徴とするナノドットまたはナノワイヤ付き基板。
［３５］ ナノドットまたはナノワイヤ付き基板であって、前記基板の軟化点が２３０℃以下であり、前記ナノドットまたはナノワイヤがＧｅまたはＡｕを含むＧｅの単結晶であって、前記単結晶の（１１１）面が前記基板に平行であることを特徴とするナノドットまたはナノワイヤ付き基板。
［３６］ 基板が樹脂基板であることを特徴とする［３３］〜［３５］のいずれか１項に記載のナノドットまたはナノワイヤ付き基板。
［３７］ ゲルマニウム結晶基板と、該ゲルマニウム結晶基板の上に積層されたｎ型ゲルマニウム層を有する積層体の製造方法であって、前記ゲルマニウム結晶基板の上に、［１７］〜［２１］のいずれか１項に記載のゲルマニウム層の製造方法を用いて前記ｎ型ゲルマニウム層を形成する工程を有することを特徴とする積層体の製造方法。
［３８］ ［３７］に記載の積層体の製造方法を用いて製造されたことを特徴とする積層体。
本発明のゲルマニウム層の製造方法によれば、結晶化率が高く、高いキャリア移動度が得られるゲルマニウム層を、基板の温度を低く抑えて短時間に製造することができる。また、本発明のゲルマニウム層の他の製造方法によれば、高温の活性化処理を行わなくとも、ｎ型の電気伝導性が発現したゲルマニウム層を得ることができ、さらに、ゲルマニウム層にｎ型ドーパントを高濃度に含有させることができる。また、本発明のゲルマニウム層の製造方法をアレンジすることにより、表面に複数の凹凸を有するゲルマニウム層、ゲルマニウムナノドットまたはゲルマニウムナノワイヤ付き基板を短時間に製造することもできる。
本発明のゲルマニウム層の第１製造方法を工程順に示す模式図である。 実施例１の成膜工程で形成した薄膜の断面を、走査型電子顕微鏡を用いて撮影した写真である。 実施例１の成膜工程で形成した薄膜のＸ線回折プロファイルである。 実施例１の成膜工程で形成した薄膜について、膜面内方向を散乱ベクトルとして測定したＸ線回折プロファイルである。 実施例１の成膜工程で形成した薄膜のＸ線光電子分光スペクトルから求めたＧｅ濃度の膜厚方向のプロファイルである。 実施例１の成膜工程で形成した薄膜のラマンスペクトルである。 Ｇｅ（１１１）面の回析ピーク強度のＡｕ濃度依存性を示すグラフである。 実施例１の成膜工程で形成した薄膜の表面とエッチング工程後の薄膜の表面を、走査型電子顕微鏡を用いて撮影した写真である。 実施例３のエッチング工程後の薄膜の表面を、走査型電子顕微鏡を用いて撮影した写真である。 実施例１で製造したゲルマニウム層のアニール温度とホール移動度の関係を示すグラフである。 実施例２で作成したゲルマニウム薄膜の写真である。 実施例４で作製したナノドット付き基板を、原子間力顕微鏡を用いて撮影した写真である。 実施例４で作製したナノドット付き基板を、原子間力顕微鏡を用いて撮影した写真である。 実施例６のリンをドープしたゲルマニウム層を用いて作製したｎ型薄膜トランジスタの入出力特性を示すグラフである。 実施例７のリンをドープしたゲルマニウム層を用いて作製したｎ型薄膜トランジスタのリン濃度と伝導電子密度の関係を示すグラフである。
以下において、本発明について詳細に説明する。以下に記載する構成要件の説明は、代表的な実施形態や具体例に基づいてなされることがあるが、本発明はそのような実施形態に限定されるものではない。なお、本明細書において「〜」を用いて表される数値範囲は「〜」前後に記載される数値を下限値及び上限値として含む範囲を意味する。
［ゲルマニウム層の第１製造方法］
本発明のゲルマニウム層の第１製造方法は、基板の温度を基板の軟化点以下にして、基板上に、ドライプロセスによりＧｅおよびＡｕを含む原料を供給して薄膜を形成する成膜工程と、薄膜に含まれるＡｕの一部を、ヨウ素化合物によりエッチングして除去するエッチング工程と、エッチングを行った薄膜を、成膜工程での基板の温度よりも高い温度でアニールするアニール工程とを有する。
このゲルマニウム層の第１製造方法では、成膜工程において、ドライプロセスによりＧｅおよびＡｕを含む原料を基板上に供給して薄膜を形成するため、Ａｕが、Ｇｅと同時に膜の成長面上に均一に供給され、Ｇｅの結晶化を促進する触媒として効果的に作用する。このため、高い結晶化率を有する多結晶ゲルマニウム薄膜を得ることができる。さらに、薄膜に含まれるＡｕの一部をエッチングして除去した後にアニールを行うことにより、Ｇｅ結晶粒の粒界に残留するＡｕがＧｅ結晶粒の界面を修飾するものと考えられる。こうして得られたゲルマニウム層は、結晶化率が高く、優れたキャリア移動度を得ることができる。
また、このゲルマニウム層の第１製造方法では、いずれの工程も比較的低い温度で短時間に行うことができるため、ガラス転移点Ｔｇや軟化点が低いプラスチック基板を用いた場合でも、基板の熱変形を抑えて効率よくゲルマニウム層を形成することができる。
以下において、本発明のゲルマニウム層の第１製造方法の各工程を、図１を参照しながら詳細に説明する。図１において、１は基板、２はＧｅおよびＡｕを含む薄膜、３はＧｅ多結晶膜、４はＧｅ多結晶膜の表面に偏析したＡｕまたはＡｕＧｅ合金、５はゲルマニウム前駆層、６はゲルマニウム層、７はゲルマニウム層の表面に形成された凹凸を表す。
［Ａ１］成膜工程
この工程では、基板の温度を基板の軟化点以下にして、基板上にドライプロセスによりＧｅおよびＡｕを含む原料を供給し、ＧｅおよびＡｕを含む薄膜を形成する。
本発明でいう「軟化点」とは、ＤＳＣ装置またはＴＧ−ＤＴＡ装置を用いた測定で吸熱反応が現れる温度、あるいはＴＭＡ装置を用いた測定で膨張係数が増加する温度を意味する。
本発明でいう「ドライプロセス」とは、ＧｅおよびＡｕを含む原料を高真空中に飛散させて基板上に供給することを意味する。ここで、「ＧｅおよびＡｕを含む原料」は、原料源から飛散させた複数の粒子、あるいはＧｅおよびＡｕを含む分子からなる。この原料は、原料全体で少なくともＧｅおよびＡｕを含んでいればよく、それぞれの粒子はＧｅまたはＡｕのみから構成されていてもよいし、ＧｅとＡｕを含んでいてもよい。また、各粒子は、原子、分子またはイオンの単体であってもよいし、これらの複数が凝集したものであってもよい。また、原料は、ＧｅおよびＡｕ以外の成分を含有する粒子を含んでいてもよい。他の成分としては、Ｇｅ2Ｈ6等を挙げることができる。
このような供給を実現する方法は、特に制限されない。例えば、真空蒸着、スパッタリング、イオンプレーティングなどのＰＶＤ法；プラズマ重合などのＣＶＤ法、プラズマ照射やイオンビーム照射などによる化学構造変化法などを挙げることができる。例えばスパッタリングによれば、化学的気相蒸着法のような表面での化学反応を含まない点で有利である。
以下において、ドライプロセスとしてスパッタリングを用いる場合を例にして、この成膜工程を説明する。
ＧｅおよびＡｕを含む薄膜をスパッタリングにより成膜するには、薄膜を成膜する基板と、ＧｅおよびＡｕを含むターゲット（原料源）と、これらを収容する成膜チャンバーを用意する。
成膜チャンバーは、内部の気密を保持し得る耐圧容器であり、スパッタガス供給手段に接続されたガス供給口と減圧手段に接続されたガス排気口が設けられている。また、成膜チャンバー内の上部には、基板を保持する基板保持部が設置されている。基板保持部は、ターゲットとともに基板とターゲット間にグロー放電を生じさせる電極としても機能する。スパッタガス供給手段により成膜チャンバー内に供給するスパッタガスとしては、Ａｒ等の不活性ガスを用いることができる。
薄膜を成膜する基板は、特に限定されず、用途などに応じて適宜その種類やサイズを選択することができる。本発明の第１製造方法では、各工程を低い温度条件で短時間に行うことができるため、軟化点やガラス転移点Ｔｇが比較的低いプラスチック基板も採用することが可能である。例えば、フレキシブルデバイスやウェアラブルデバイスに用いる場合、可撓性を有する基板が好ましく、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ポリエーテルスルホン（ＰＥＳ）、芳香族ポリエステル（液晶ポリマー）、ポリイミド（ＰＩ）等で構成されるプラスチック基板（樹脂基板）を挙げることができる。また、太陽電池に用いる場合、透光性を有する基板が好ましく、上記のプラスチック基板の他、透明ガラス基板、石英基板等を挙げることができる。基板のサイズは特に制限されず、比較的大きなサイズの基板であっても本発明を適用することが可能である。また、基板表面には、用途に応じて例えばＩＴＯ（Indium Tin Oxide）膜、ＳｉＯ2膜、ＳｉＮ膜、等が形成されていてもよい。
ターゲットとしては、ＧｅにＡｕをドープした複合ターゲットを用いてもよいし、ＧｅからなるＧｅターゲットとＡｕからなるＡｕターゲットを組み合わせて使用してもよい。ＧｅターゲットとＡｕターゲットを組み合わせて使用する場合、ＧｅターゲットとＡｕターゲットは互いに離間した位置に配置してもよいし、Ｇｅターゲットの上にチップ状のＡｕターゲットを配置するなど、ＧｅターゲットとＡｕターゲットを積層して配置してもよい。このうち、ターゲットの調製や装置構成が簡単であることから、Ｇｅターゲットの上にチップ状のＡｕターゲットを配置したターゲットを用いることが好ましい。なお、各ターゲットは、純度が高いことが好ましいが、不可避的不純物が混入していてもよい。「不可避的不純物」とは、意図的に添加していない元素であって、ターゲット全量に対する含有率が０．０１質量％以下の元素のことをいう。
次に、基板を成膜チャンバー内の基板保持部の下面上に配置し、ターゲットを基板の被成膜面と対峙するように配置した後、成膜チャンバー内を減圧状態にする。成膜チャンバー内の圧力は、５ｘ１０-1Ｐａ以下であることが好ましく、１ｘ１０-2Ｐａ以下であることがより好ましい。これにより、純度が高く結晶性に優れた薄膜を形成することができる。
次に、基板の温度を基板の軟化点以下に保持しながら、基板とターゲットの間にスパッタガスを導入し、基板保持部とターゲットの間に電圧を印加する。これにより、基板とターゲットの間にグロー放電が発生し、ターゲットの上方にプラズマが発生する。このプラズマ中の不活性ガスのイオンがターゲットに衝突することでターゲットから複数のスパッタ粒子（ＧｅとＡｕを含む原料）が弾き出されて基板上に供給され、基板表面に付着、堆積することでＧｅおよびＡｕを含む薄膜が成膜される。
Ｇｅは、それ単独で、通常のドライプロセスの条件で堆積させるとアモルファス状の膜として成膜される。これに対して、本発明の成膜工程では、ＧｅおよびＡｕを含む原料を基板上に供給して薄膜を形成するため、Ａｕが、Ｇｅと同時に膜の成長面上に均一に供給され、Ｇｅの結晶化を促進する触媒として効果的に作用する。このため、高い結晶化率を有する多結晶ゲルマニウム薄膜を得ることができる。ＡｕによりＧｅの結晶化が促進されるのは、次のメカニズムによるものと推測している。
すなわち、ＡｕとＧｅは共晶型の状態図を示すため、ＡｕとＧｅを共存させると、それぞれを単独で存在させるのに比べて融点が降下する。また、気相成長している膜の表面では、Gibbs-Thomson効果が働き、結晶成長が大きな速度で、かつ均一に進行するように融点が部分的に降下するものと推測される。このため、ＧｅとＡｕを同時に供給すると、膜の表面にはＧｅとＡｕを含む液相が形成され、ＡｕがＧｅの結晶化を促進する触媒として均一に働く。このため、液相中のＧｅの濃度が飽和濃度に達するとＧｅが容易に結晶化して基板側に排出される。そして、基板上に原料が供給されている間、この液相におけるＧｅの飽和と結晶化、基板側への結晶の排出が繰り返されることにより、Ｇｅの結晶膜が成長し、高い結晶化率で結晶化した多結晶ゲルマニウム薄膜が得られるものと推定される。
図１（ａ）、（ｂ）に、以上の成膜工程で形成される薄膜の具体例を模式的に示す。このうち、図１（ａ）は５０ｎｍ程度の比較的薄い膜厚で形成した薄膜２を示し、図１（ｂ）は３００ｎｍ程度の比較的厚い膜厚に形成した薄膜２を示す。図１（ａ）、（ｂ）に示すように、この成膜工程で形成された薄膜２は、Ｇｅ多結晶膜３の表面にＡｕやＡｕＧｅ合金４がドット状に点在した構造をなしており、厚い膜厚で形成した薄膜２の方が、ＡｕやＡｕＧｅ合金４がＧｅ結晶膜３側に深く侵入した形になっている。こうした薄膜２の構造は、走査型電子顕微鏡を用いた観察により確認することができる。また、ＡｕはＧｅ多結晶膜３の内部にも微量存在することが確認されており、Ｇｅ多結晶膜内部のＡｕはＧｅ結晶粒の粒界に偏析しているものと推測される。なお、成膜工程で形成される薄膜の構造は、図１（ａ）、（ｂ）に示すものに限定されるものではなく、基板の温度や薄膜の膜厚、その他の成膜条件を選定することにより所望の構造に制御することができる。
本発明では、こうして基板上にドライプロセスにより原料を供給している間、基板の温度を基板の軟化点以下に保持する。これにより、基板としてプラスチック基板を用いた場合でも、その熱変形を抑えて良好に薄膜を形成することができる。また、本発明の成膜工程では、上記のように、ＡｕがＧｅの結晶化を促進する触媒として効果的に作用するため、基板の温度が低い温度条件で薄膜を形成しても、結晶化率が高い薄膜を形成することができる。ドライプロセスに際する基板の温度は、１００〜３００℃であることが好ましく、１３０〜２４０℃であることがより好ましく、１４０〜１９０℃であることがさらに好ましく、１５５〜１８５℃であることがさらにより好ましく、１６５〜１７５℃であることが特に好ましい。基板の温度を上記の温度範囲にしてドライプロセスを行うことにより、基板の熱変形を抑えつつ、より高度に結晶化した薄膜を形成することができる。また、基板としてプラスチック基板を用いた場合には、原料を供給している間、その軟化点未満の温度に基板温度を保持することが好ましい。具体的には、ポリエチレンナフタレートやポリカーボネートからなる基板では１５０℃以下、ポリエチレンテレフタレートからなる基板では１００℃以下の温度に基板温度を保持することが好ましい。
また、この成膜工程では、さらに基板の温度を選定することにより、最終的に得られるゲルマニウム層の形状を制御することができる。例えば、基板上に原料を供給している間、基板の温度を１４０〜１９０℃に保持した場合、図１（ａ）、（ｂ）に示すように、ＡｕやＡｕＧｅ合金がＧｅ結晶膜の表面付近にドット状をなして偏在した構造を有する薄膜を形成することができる。これを次工程でエッチングすると、ドット状のＡｕやＡｕＧｅ合金に対応する部分がえぐれ、表面に多数の凹凸を有するゲルマニウム層が得られる。また、成膜条件をアレンジすれば部分的に結晶化した構造を得ることができるが、これを次工程でエッチングすると、結晶化した部分のみが残留し、ナノドット、ナノワイヤを得ることができる。
基板の温度は、原料を基板上に供給している間は常に一定に維持しておいてもよいし、意図的に温度を変化させることによって、形成される薄膜の状態を制御してもよい。
原料を基板上に供給する速度は、基板の温度や目的とするゲルマニウム層の組成比や形状によっても異なるが、例えば１〜１００ｎｍ／分の速度で薄膜が成長するように原料の供給速度を制御することができる。原料の供給速度が遅すぎると時間効率が悪くなり、原料の供給速度が速すぎると薄膜の結晶の成長を制御し難くなるおそれがある。
基板保持部とターゲットに印加する電圧は（ＤＣ電圧であってもＲＦ電圧であってもよいが）導電性の低いターゲットに対してはＲＦ電圧であることが好ましい。また、ターゲットの裏側に磁石を配置してターゲット付近にプラズマを封じ込めるマグネトロンスパッタ方式を採用してもよい。これにより、結晶の成長速度を高めることができる。
成膜工程で形成された薄膜のＡｕの濃度は、薄膜を構成する全原子数に対して１５〜３５原子％であることが好ましく、２０〜３４原子％であることがより好ましく、２４〜３３原子％であることがさらに好ましい。薄膜のＡｕの濃度が上記の範囲であることにより、ＡｕによるＧｅの結晶化を促進する作用を効果的に得ることができる。また、最終的に得られるゲルマニウム層において、Ｇｅ結晶粒の粒界面がＡｕにより適度に修飾された状態になり、これが結晶粒間の接続をなめらかにし、ホールの散乱を抑制するという効果を得ることができる。
薄膜のＧｅの濃度については、原料がＧｅとＡｕのみを含む場合、上記のＡｕの濃度を差し引いた残部がＧｅの濃度の好ましい範囲に相当する。すなわち、薄膜のＧｅの濃度は、薄膜を構成する全原子数に対して６５〜８５原料％であることが好ましく、６６〜８０原子％であることがより好ましく、６７〜７６原子％であることがさらに好ましい。薄膜がＧｅおよびＡｕ以外の成分を含む場合、Ｇｅの濃度は、６０〜８０原子％であることが好ましく、６１〜７５原子％であることがより好ましく、６５〜７１原子％であることがさらに好ましい。
本明細書中において、成膜工程で形成された薄膜の成分の濃度は、蛍光Ｘ線分析等により測定される濃度（原子％）のことをいう。
薄膜の組成比は、ＧｅにＡｕをドープした複合（合金）ターゲットの場合には、複合ターゲットにおけるＧｅとＡｕの組成比によって制御することができる。この場合、複合ターゲットにおける組成比をほぼ反映した組成比で薄膜を成膜することができる。また、Ｇｅターゲットの上にチップ状のＡｕターゲットを配置する場合には、基板と対峙する側の面における、Ａｕターゲットの面積と、ＧｅターゲットのＡｕターゲットが配置されていない領域の面積との比率やＧｅとＡｕのスパッタリングイールドによって薄膜の組成比を制御することができる。ＧｅターゲットとＡｕターゲットを離間した位置に配置する場合には、基板と対峙する側の面におけるＡｕターゲットの面積とＧｅターゲットの面積の比率や各ターゲットと基板保持部間に印加する電圧によって薄膜の組成比を制御することができる。
形成する薄膜の膜厚は、ゲルマニウム層の用途に応じて適宜選択することができ、例えばトランジスタのチャネル層や反射防止層として用いる場合には１０ｎｍ〜数１０ｎｍが適当であり、用途によっては、それ以上の膜厚（例えば３００ｎｍ程度）で形成しても差し支えない。
薄膜を形成した基板は、成膜後一定時間、薄膜の形成時と同じ温度に保持して静置しておくことが好ましい。これにより、薄膜を形成した後、直ちにエッチングを行う場合に比べて、最終的に得られるゲルマニウム層のキャリア移動度を高めることができる。形成された薄膜を比較的高い温度で静置していると、その間に薄膜中に取り込まれたＡｕが表面に出てくることが予想され、このことがゲルマニウム層のキャリア移動度の向上に寄与するものと推測される。基板を薄膜の形成時と同じ温度に保持する時間は、特に制限されず、少なくとも１時間程度であれば十分である。
［Ａ２］エッチング工程
この工程では、上記の工程［Ａ１］で得られた薄膜に含まれるＡｕの一部を、ヨウ素化合物によりエッチングして除去する。上記工程［Ａ１］で得られた薄膜は、例えばＡｕを微量含有するＧｅ多結晶膜の表面にＡｕやＡｕＧｅ合金の析出物がドット状に点在した構造になっている。こうした薄膜に対してヨウ素化合物によるエッチングを行うと、薄膜表面のＡｕが選択的に除去されてＡｕに対応する部分がえぐれた形状のＧｅ結晶膜が顕れる。すなわち、図１（ｃ）、（ｄ）に示すように、表面に多数の凹凸７を有し、表面付近が多孔質状をなしたゲルマニウム層５が得られる。また、上記工程[Ａ１]において、結晶化が部分的にしか進行していない場合には、エッチングを行うことにより、結晶化した部分のみが残留し、基板表面から立ち上がる複数のナノドット、ナノワイヤを得ることができる。
なお、Ｇｅ結晶粒の粒界等、Ｇｅ結晶膜の内部に存在するＡｕは、エッチング液に曝されないため、そのほとんどがＧｅ結晶膜の内部に残留するものと推測される。
ここで、本明細書中では、このエッチング工程を経たアニール工程前の薄膜を「ゲルマニウム前駆層５」ということがある。また、Ａｕを「エッチングして除去する」とは、この工程で得られるゲルマニウム前駆層５において、Ａｕの濃度が該ゲルマニウム前駆層５を構成する全原子数に対して６原子％以下になるようにＡｕを除去することをいう。ゲルマニウム前駆層におけるＡｕの濃度は、５〜１原子％であることが好ましく、４〜２原子％であることがより好ましい。
エッチング工程は、例えば、ヨウ素化合物を含有するエッチング液に、工程［Ａ１］で得られた薄膜を基板ごと浸漬することにより行うことができる。
ヨウ素化合物としては、ヨウ化カリウム、ヨウ化ナトリウム等のヨウ化アルカリ、ヨウ化アンモニウム等を挙げることができる。エッチング液には、これらのヨウ素化合物とヨウ素を溶解させた溶液を用いることができる。エッチング液の溶媒としては、ヨウ素化合物やヨウ素を溶解し、且つ薄膜や基板に悪影響を与えないものの中から適宜選択することができ、水やエタノール等の極性溶媒を用いることができる。
エッチング液におけるヨウ素化合物の濃度は、５〜２５質量％あることが好ましく、ヨウ素の濃度は１〜２０質量％であることが好ましい。
エッチングに際するエッチング液の温度は、５〜３５℃であることが好ましく、１０〜３０℃であることがより好ましく、１５〜２５℃であることがさらに好ましい。
エッチング液による処理時間（浸漬時間）は、エッチング液の濃度や温度によっても異なるが、１０秒以内であることが好ましく、１〜１０秒であることがより好ましく、３〜１０秒であることがさらに好ましい。エッチング中での浸漬時間が長すぎると、ＧｅまでエッチングされてＧｅの収量が小さくなるおそれがある。上記の浸漬時間でエッチング処理を行うことにより、Ａｕを十分に除去しつつ、Ｇｅ結晶膜を確実に残存させることができる。
［Ａ３］アニール工程
この工程では、エッチングを行ったゲルマニウム前駆層を、成膜工程での基板の温度よりも高い温度でアニールしてゲルマニウム層を得る。これにより、図１（ｅ）、（ｆ）に示すように、アニール前の外形を保持しつつ、Ｇｅ結晶粒の粒界に偏析しているＡｕがＧｅ結晶粒の界面を修飾するものと考えられ、アニール前に比べてキャリア移動度を飛躍的に向上させることができる。アニールによりキャリア移動度が向上するのは、次のメカニズムによるものと推測している。
すなわち、アニール前のゲルマニウム前駆層では、Ｇｅ結晶粒の粒界にＡｕや空隙が存在するため、ホールが結晶粒界を通過する際、このＡｕや空隙の存在によりポテンシャルが急激に変化し、大きな散乱を受けるものと考えられる。これに対して、ゲルマニウム前駆層をアニールすると、粒界に偏析しているＡｕがＧｅ結晶粒中に固溶し、Ｇｅ結晶粒の界面に低温においても流動性を有するＡｕＧｅ合金層が形成され、結晶粒がスムーズに連結されるものと推測される。こうして粒界面にＡｕＧｅ合金層が形成されたゲルマニウム層では、ホールが粒界を通過する際のポテンシャルの変化が緩やかになるため、ホールの散乱が抑えられ、高いキャリア移動度が得られるものと推測される。
アニール温度は、成膜工程での基板の温度よりも１０℃以上高い温度であることが好ましく、２０℃以上高い温度であることがより好ましく、３０℃以上高い温度であることがさらに好ましい。これにより、ゲルマニウム層のキャリア移動度を十分に高めることができる。また、アニール温度は、３５０℃以下であることが好ましく、３００℃以下であることがより好ましい。３５０℃を超える温度でアニールを行うと、Ｇｅ／Ａｕ共晶融解点が３６０℃であるため、ＧｅとＡｕが共存する領域が液相になり、結晶性が損なわれる可能性がある。また、基板としてプラスチック基板を用いた場合には、そのガラス転移点Ｔｇ未満の範囲からアニール温度を選択することが好ましい。具体的には、ポリエチレンナフタレートやポリカーボネートからなる基板では１５０℃以下、ポリエチレンテレフタレートからなる基板では８０℃以下の範囲からアニール温度を選択することが好ましい。
アニール時間は、アニール温度によっても異なるが、１〜２０分であることが好ましく、３〜１７分であることがより好ましく、５〜１５分であることがさらに好ましい。このように本発明では、比較的低温のアニールを短時間行うことにより、キャリア移動度が高いゲルマニウム層を得ることができる。
アニール工程は、窒素等の不活性ガスで置換された雰囲気等の、酸素濃度が低い雰囲気で行うことが好ましい、これにより、Ｇｅの酸化が抑えられ、特性に優れたゲルマニウム層を得ることができる。
［ゲルマニウム層の第１実施形態］
次に、本発明のゲルマニウム層の第１実施形態について説明する。
第１実施形態のゲルマニウム層は、少なくともＡｕを含むＧｅ多結晶薄膜であって、薄膜のＧｅあるいはＡｕを含むＧｅの結晶粒の粒界に、Ａｕが偏在するものであることが好ましい。また、第１実施形態のゲルマニウム層は、少なくともＧｅおよびＡｕを含み、Ａｕの濃度が６原子％以下であり、ホール移動度が４０ｃｍ2／Ｖ・ｓ以上であるものであることが好ましい。このゲルマニウム層は、本発明のゲルマニウム層の第１製造方法により製造することができる。本発明のゲルマニウム層の第１製造方法を用いることにより、基板の温度を低く抑えて各工程を行うことができるため、基板としてポリエチレンテレフタレート等の軟化点、ガラス転移点Ｔｇが低いプラスチック基板も採用することができ、ゲルマニウム層を広い分野で用いることが可能になる。
（組成）
本発明の第１実施形態においてゲルマニウム層における成分の濃度は、蛍光Ｘ線分析等により測定される濃度（原子％）のことをいう。
本発明のゲルマニウム層のＡｕの濃度は、ゲルマニウム層を構成する全原子数に対して６原子％以下であることが好ましい。Ａｕの濃度は、５原子％〜１原子％であることがより好ましく、２原子％以上４原子％未満であることがさらに好ましい。
また、ゲルマニウム層のＧｅの濃度は、ゲルマニウム層がＧｅとＡｕのみを含む場合、上記のＡｕの濃度を差し引いた残部がＧｅの濃度になる。すなわち、ゲルマニウム層のＧｅの濃度は、ゲルマニウム層を構成する全原子数に対して９４〜９９．９原子％であることが好ましく、９５〜９９原子％であることがより好ましく、９６〜９８原子％であることがさらに好ましい。
ゲルマニウム層は、ＧｅおよびＡｕのみから構成されていてもよいし、その他の成分を含んでいてもよい。ゲルマニウム層に含まれる他の成分としてはＳｉ，Ｓｎ等を挙げることができる。また、ゲルマニウム層は、純度が高いことが好ましいが、不可避的不純物が混入していてもよい。「不可避的不純物」とは、意図的に添加していない元素であって、ターゲット全量に対する含有率が１質量％以下の元素のことをいう。
ゲルマニウム層がＧｅおよびＡｕ以外の成分を含む場合、ゲルマニウム層におけるＧｅの濃度は、ゲルマニウム層を構成する全原子数に対して６０〜８０原子％であることが好ましく、６１〜７５原子％であることがより好ましく、６５〜７１原子％であることがさらに好ましい。
（ホール移動度）
本発明において「ホール移動度」とは、van der Pauw法を用いて３０００Ｇの磁場の印加により測定されたホール移動度（ｃｍ2／Ｖ・ｓ）のことをいう。
本発明のゲルマニウム層のホール移動度は４０ｃｍ2／Ｖ・ｓ以上である。これにより、このゲルマニウム層を、薄膜トランジスタのチャネル層として好適に用いることができる。ゲルマニウム層のホール移動度は、４０ｃｍ2／Ｖ・ｓ以上であることが好ましく、８０ｃｍ2／Ｖ・ｓ以上であることがより好ましく、２００ｃｍ2／Ｖ・ｓ以上であることがさらに好ましく、３００ｃｍ2／Ｖ・ｓ以上であることが特に好ましい。
（Ｇｅの結晶構造）
第１実施形態のゲルマニウム層に含まれるＧｅは多結晶構造を有することが好ましく、その結晶化率が９０％以上であることが好ましく、９３％以上であることがより好ましく、９５％以上であることがさらに好ましい。ゲルマニウム層は、高い結晶化率を有する多結晶構造を有することにより、高いホール移動度を得ることができる。多結晶構造のＧｅ結晶粒の粒径は例えば１０μｍ以下にすることができ、２０〜１０００ｎｍであることが好ましく、２０〜５００ｎｍであることがより好ましく、２０〜１００ｎｍであることがさらに好ましい。また、ゲルマニウム層の多結晶構造では、Ｇｅ結晶の（１１１）面が、基板表面に対する平行方向に配向していることが好ましい。
ゲルマニウム層の結晶化率は、ラマンスペクトルの結晶成分と非晶質成分により求めることができる。
また、ゲルマニウム層の配向性は、Ｘ線回折プロファイルのＧｅ層からのブラッグ反射により測定することができる。
（Ａｕの分布状態）
Ａｕは、Ｇｅ結晶粒の粒界に存在していることが好ましく、Ｇｅ結晶粒中に固溶してＡｕ高濃度領域を形成していることが好ましい。ここで、「Ａｕ高濃度領域」とは、Ａｕの濃度が６原子％以上である領域のことをいう。ＡｕがＧｅ結晶粒の粒界に存在し、より好ましくはＧｅ結晶粒の中に固溶してＡｕ高濃度領域を形成していることにより、高いホール移動度を得ることができる。
Ａｕの分布状態は、透過電子顕微鏡、Ｘ線光電子分光等により確認することができる。
（ゲルマニウム層の表面形状）
第１実施形態のゲルマニウム層は、その表面に、高さの差が１０〜２００ｎｍの微細な凹凸が複数存在することが好ましい。凹凸の高さの差は１０〜１５０ｎｍであることがより好ましく、１０〜１００ｎｍであることがさらに好ましい。また、ゲルマニウム層の表面における凹凸の密度は、１０8〜１０12個／ｃｍ2であることが好ましく、１０8〜１０11個／ｃｍ2であることがより好ましく、１０8〜１０10個／ｃｍ2であることがさらに好ましい。
ここで、本明細書中において凹凸の高さの差と凹凸の密度は走査電子顕微鏡により測定された値である。
（基板）
ゲルマニウム層は、基板上に支持されていることが好ましい。基板についての説明は、上記の［ゲルマニウム層の第１製造方法］で用いる基板についての説明を参照することができる。
［ゲルマニウム層の第２製造方法］
本発明のゲルマニウム層の第２製造方法は、基板の温度を基板の軟化点以下にして、基板上に、ドライプロセスによりＧｅ、Ａｕおよびｎ型ドーパントを含む原料を供給して薄膜を形成する成膜工程と、薄膜に含まれるＡｕの少なくとも一部を、ヨウ素化合物によりエッチングして除去するエッチング工程とを有する。
このゲルマニウム層の第２製造方法では、成膜工程において、基板の温度を基板の軟化点以下にして、基板上にドライプロセスによりＧｅ、Ａｕおよびｎ型ドーパントを含む原料を供給して薄膜を形成するため、Ａｕとｎ型ドーパントが、Ｇｅと同時に膜の成長面上に均一に供給される。このうち、ＡｕはＧｅの結晶化を促進する触媒として効果的に作用する。また、ｎ型ドーパントは、Ｇｅ成長面の擬似的な液体層に供給されることにより、Ｇｅの結晶格子に効率よく組み込まれると考えられる。そして、得られた多結晶ゲルマニウム薄膜にヨウ素化合物を接触させると、Ａｕが選択的にエッチングされ、薄膜表面の余分なＡｕが除去される。以上の工程により得られたゲルマニウム層は、高い結晶化率を有するとともに、高温の活性化処理を行わなくともｎ型の電気伝導性を示し、各種半導体素子のｎ型半導体として好適に用いることができる。
また、このゲルマニウム層の第２製造方法では、上記の成膜工程の成膜条件を制御することにより、ｎ型ドーパントをゲルマニウム層に高濃度に含有させることができる。これにより、最終的に得られたゲルマニウム層において、高い伝導電子密度を得ることができ、例えば１０21／ｃｍ3台という、従来の方法で得られたゲルマニウム層の伝導電子密度（１０19／ｃｍ3台）を遥かに凌ぐ、高い伝導電子密度も達成することができる。
さらに、ゲルマニウム層の第２製造方法では、いずれの工程も比較的低い温度で短時間に行うことができ、また、製造されたゲルマニウム層は既にｎ型の電気伝導性を有するため、その後に高温の活性化処理を行う必要がない。このため、ガラス転移点Ｔｇや軟化点が低いプラスチック基板を用いた場合でも、基板の熱変形を抑えて効率よくｎ型のゲルマニウム層を形成することができる。
以下において、本発明のゲルマニウム層の第２製造方法を、第１製造方法との相違点を中心に説明し、同様の事項については、その説明を省略する。
［Ｂ１］成膜工程
この工程では、基板の温度を基板の軟化点以下にして、基板上にドライプロセスによりＧｅ、Ａｕおよびｎ型ドーパントを含む原料を供給し、Ｇｅ、Ａｕおよびｎ型ドーパントを含む薄膜を形成する。
「軟化点」および「ドライプロセス」の定義、原料の供給方法の説明と具体例については、上記工程［Ａ１］の欄の対応する内容を参照することができる。
「Ｇｅ、Ａｕおよびｎ型ドーパントを含む原料」は、原料源から飛散させた複数の粒子、あるいはＧｅ、Ａｕおよびｎ型ドーパントを含む分子からなる。この原料は、原料全体で少なくともＧｅ、Ａｕおよびｎ型ドーパントを含んでいればよく、それぞれの粒子はＧｅ、Ａｕまたはｎ型ドーパントのみから構成されていてもよいし、Ｇｅ、Ａｕおよびｎ型ドーパントの少なくとも２種を含んでいてもよい。また、各粒子は、原子、分子またはイオンの単体であってもよいし、これらの複数が凝集したものであってもよい。
ｎ型ドーパントの具体例として、リン（Ｐ）、アンチモン（Ｓｂ）、ヒ素（Ａｓ）等の５価元素等を用いることができ、このうちリン（Ｐ）を用いることが好ましい。
また、原料は、Ｇｅ、Ａｕおよびｎ型ドーパント以外の成分を含有する粒子を含んでいてもよい。他の成分としては、Ｇｅ2Ｈ6等を挙げることができる。
以下において、ドライプロセスとしてスパッタリングを用いる場合を例にして、この成膜工程を説明する。成膜チャンバー、基板保持部、スパッタガス、薄膜を成膜する基板、成膜条件（成膜チャンバー内の圧力、基板の温度、原料の供給速度、印加電圧、形成する薄膜の膜厚）についての説明、好ましい範囲および具体例については、上記工程［Ａ１］の欄に対応する内容を参照することができる。
Ｇｅ、Ａｕおよびｎ型ドーパントを含む薄膜をスパッタリングにより成膜するには、薄膜を成膜する基板と、Ｇｅ、Ａｕおよびｎ型ドーパントを含むターゲット（原料源）を用意する。
ターゲットとしては、ＧｅにＡｕおよびｎ型ドーパントをドープした複合ターゲットを用いてもよいし、ＧｅにＡｕまたはｎ型ドーパントをドープした複合ターゲット、ＧｅからなるＧｅターゲット、ＡｕからなるＡｕターゲットおよびｎ型ドーパントからなるｎ型ドーパントターゲットを組み合わせて使用してもよい。その組み合せとしては、例えば、ＧｅにＡｕをドープした複合ターゲットとｎ型ドーパントターゲットの組み合わせ、Ｇｅにｎ型ドーパントをドープした複合ターゲットとＡｕターゲットの組み合わせ、ＧｅターゲットとＡｕターゲットとｎ型ドーパントターゲットの組み合わせを挙げることができる。これらのターゲットの組み合わせにおいて、各ターゲットは互いに離間した位置に配置してもよいし、Ｇｅターゲットの上にチップ状のＡｕターゲットおよび小片状のｎ型ドーパントターゲットを配置するなど、Ｇｅターゲット、Ａｕターゲットおよびｎ型ドーパントターゲットを積層して配置してもよい。このうち、ターゲットの調製や装置構成が簡単であることから、Ｇｅターゲットの上にチップ状のＡｕターゲットおよび小片状のｎ型ドーパントターゲットを配置したターゲットを用いることが好ましい。なお、各ターゲットは、純度が高いことが好ましいが、不可避的不純物が混入していてもよい。「不可避的不純物」とは、意図的に添加していない元素であって、ターゲット全量に対する含有率が０．０１質量％以下の元素のことをいう。
次に、基板を成膜チャンバー内の基板保持部の下面上に配置し、ターゲットを基板の被成膜面と対峙するように配置した後、成膜チャンバー内を減圧状態にする。そして、基板の温度を基板の軟化点以下に保持しながら、基板とターゲットの間にスパッタガスを導入し、基板保持部とターゲットの間に電圧を印加する。これにより、基板とターゲットの間にグロー放電が発生し、ターゲットの上方にプラズマが発生する。このプラズマ中の不活性ガスのイオンがターゲットに衝突することでターゲットから複数のスパッタ粒子（Ｇｅ、Ａｕおよびｎ型ドーパントを含む原料）が弾き出されて基板上に供給され、基板表面に付着、堆積することでＧｅ、Ａｕおよびｎ型ドーパントを含む薄膜が成膜される。
ここで、こうした成膜過程では、Ａｕおよびｎ型ドーパントが、Ｇｅと同時に膜の成長面上に均一に供給される。このうち、ＡｕはＧｅの結晶化を促進する触媒として効果的に作用する。また、ｎ型ドーパントは、Ｇｅ成長面付近の擬似的な液体層に供給されることで、Ｇｅの結晶格子に効率よく組み込まれると考えられる。これにより、ｎ型ドーパントとＡｕを含有する結晶化率が高い結晶ゲルマニウム薄膜が得られる。
本発明では、こうして基板上にドライプロセスにより原料を供給している間、基板の温度を基板の軟化点以下に保持する。これにより、基板としてプラスチック基板を用いた場合でも、その熱変形を抑えて良好に薄膜を形成することができる。また、本発明の成膜工程では、上記のように、ＡｕがＧｅの結晶化を促進する触媒として効果的に作用するため、基板の温度が低い温度条件で薄膜を形成しても、結晶化率が高い薄膜を形成することができる。ドライプロセスに際する基板の温度は、１００〜３５０℃であることが好ましく、１２０〜３２５℃であることがより好ましく、１３０〜３００℃であることがさらに好ましく、１４０〜２７５℃であることがさらにより好ましく、１５０〜２５０℃であることが特に好ましい。基板の温度を上記の温度範囲にしてドライプロセスを行うことにより、基板の熱変形を抑えつつ、より高度に結晶化し、且つｎ型ドーパントを十分に含有する薄膜を形成することができる。また、基板としてプラスチック基板を用いた場合には、原料を供給している間、その軟化点未満の温度に基板温度を保持することが好ましい。具体的には、ポリエチレンナフタレートやポリカーボネートからなる基板では１５０℃以下、ポリエチレンテレフタレートからなる基板では１００℃以下の温度に基板温度を保持することが好ましい。
また、この第２製造方法においても、第１製造方法で説明したように、さらに基板の温度を選定することにより、最終的に得られるゲルマニウム層の形状を制御してもよい。基板の温度の選定によりゲルマニウム層の形状が制御されるメカニズムについては、上記工程［Ａ１］の欄の対応する内容を参照することができる。
薄膜の組成比は、上記の基板の温度の他、ＧｅにＡｕおよびｎ型ドーパントをドープした複合（合金）ターゲットの場合には、複合ターゲットにおけるＧｅとＡｕとｎ型ドーパントの組成比によって制御することができる。この場合、複合ターゲットにおける組成比をほぼ反映した組成比で薄膜を成膜することができる。また、Ｇｅターゲットの上にチップ状のＡｕターゲットと小片状のｎ型ドーパントターゲットを配置する場合には、基板と対峙する側の面における、Ａｕターゲットの面積とｎ型ドーパントターゲットの面積とＧｅターゲットの各ターゲットが配置されていない領域の面積との比率やＧｅ、Ａｕおよびｎ型ドーパントのスパッタリングイールドによって薄膜の組成比を制御することができる。ＧｅターゲットとＡｕターゲットとｎ型ドーパントターゲットを離間した位置に配置する場合には、基板と対峙する側の面におけるＡｕターゲットの面積とｎ型ドーパントターゲットの面積とＧｅターゲットの面積との比率や各ターゲットと基板保持部間に印加する電圧によって薄膜の組成比を制御することができる。
薄膜を形成した基板は、成膜後一定時間、薄膜の形成時と同じ温度に保持して静置しておくことが好ましい。これにより、薄膜を形成した後、直ちにエッチングを行う場合に比べて、最終的に得られるゲルマニウム層のキャリア移動度を高めることができる。形成された薄膜を比較的高い温度で静置していると、その間に薄膜中に取り込まれたＡｕが表面に出てくることが予想され、このことがゲルマニウム層のキャリア移動度の向上に寄与するものと推測される。基板を薄膜の形成時と同じ温度に保持する時間は、特に制限されず、少なくとも１時間程度であれば十分である。
［Ｂ２］エッチング工程
この工程では、上記の工程［Ｂ１］で得られた薄膜に含まれるＡｕの少なくとも一部を、ヨウ素化合物によりエッチングして除去する。これにより、薄膜表面の余分なＡｕが除去されて所望のｎ型半導体特性を有するゲルマニウム層を得ることができる。また、上記工程［Ｂ１］で得られた薄膜は、例えばＡｕおよびｎ型ドーパントを含有するＧｅ多結晶膜の表面にＡｕやＡｕＧｅ合金の析出物がドット状に点在した構造になっている。こうした薄膜に対してヨウ素化合物によるエッチングを行うと、薄膜表面のＡｕが選択的に除去されてＡｕに対応する部分がえぐれた形状のＧｅ結晶膜が顕れる。また、上記工程[Ｂ１]において、結晶化が部分的にしか進行していない場合には、エッチングを行うことにより、結晶化した部分のみが残留する。なお、Ｇｅ結晶粒の粒界等、Ｇｅ結晶膜の内部に存在するＡｕは、エッチング液に曝されないため、そのほとんどがＧｅ結晶膜の内部に残留するものと推測される。
エッチング工程は、例えば、ヨウ素化合物を含有するエッチング液に、「工程Ｂ１」で得られた薄膜を基板ごと浸漬することにより行うことができる。
エッチング工程で用いるヨウ素化合物、ヨウ素化合物を溶解する溶媒およびエッチング条件（要素化合物の濃度、処理温度および処理時間）の説明、好ましい範囲および具体例については、上記工程［Ａ２］の欄を参照することができる。
エッチング工程を経て得られたゲルマニウム層のＡｕの濃度は、ゲルマニウム層を構成する全原子数に対して６〜３５原子％であることが好ましく、６〜１５原子％であることがより好ましい。ゲルマニウム層のＡｕの濃度を上記の範囲に設定することにより、成膜工程［Ｂ１］でＡｕによるＧｅの結晶化を促進する作用を効果的に得ることができる。
ゲルマニウム層のｎ型ドーパントの濃度は、ゲルマニウム層を構成する全原子数に対して３〜５８原子％であることが好ましく、３〜２０原子％であることがより好ましい。ゲルマニウム層のｎ型ドーパントの濃度が上記の範囲であることにより、このゲルマニウム層を各種半導体素子のｎ型半導体として好適に用いることができる。また、第２製造方法では、上記の成膜工程において、ＡｕによりＧｅの結晶化を促進しつつ、その結晶成長面にｎ型ドーパントを供給していることにより、ｎ型ドーパントがＧｅの結晶格子に効率よく取り込まれると考えられる。このため、ｎ型ドーパントを高い濃度で含有するゲルマニウム層を得ることが可能である。
ゲルマニウム層のＧｅの濃度については、ゲルマニウム層がＧｅとＡｕとｎ型ドーパントのみを含む場合、上記のＡｕとｎ型ドーパントの濃度を差し引いた残部がＧｅの濃度の好ましい範囲に相当する。すなわち、ゲルマニウム層のＧｅの濃度は、ゲルマニウム層を構成する全原子数に対して６５〜９１原子％であることが好ましい。ゲルマニウム層がＧｅ、Ａｕおよびｎ型ドーパント以外の成分を含む場合、Ｇｅの濃度は、６０〜９１原子％であることが好ましい。
本明細書中において、ゲルマニウム層の成分の濃度は、蛍光Ｘ線分析等により測定される濃度（原子％）のことをいう。
［ゲルマニウム層の第２実施形態］
次に、本発明のゲルマニウム層の第２実施形態について説明する。
第２実施形態のゲルマニウム層は、本発明のゲルマニウム層の第２製造方法により製造されたものである。このゲルマニウム層は、製品として以下のような構成を有する。
（組成）
本発明の第２実施形態においてゲルマニウム層における成分の濃度は、蛍光Ｘ線分析等により測定される濃度（原子％）のことをいう。
本発明のゲルマニウム層のＡｕの濃度は、ゲルマニウム層を構成する全原子数に対して６〜３５原子％であることが好ましく、６〜１５原子％であることがより好ましい。
本発明のゲルマニウム層のｎ型ドーパントの濃度は、用途に応じて適宜選択できるが、具体的にはゲルマニウム層を構成する全原子数に対して３〜５８原子％であることが好ましく、３〜２０原子％であることがより好ましい。また、本発明のゲルマニウム層を最小線幅が７ｎｍ以下の最先端ＬＳＩのチャネル層に用いる場合には、ｎ型ドーパント濃度は、ゲルマニウム層を構成する全原子数に対して３原子％以上であることが好ましく、１０原子％以上であることがより好ましい。
また、ゲルマニウム層のＧｅの濃度は、ゲルマニウム層がＧｅとＡｕとｎ型ドーパントのみを含む場合、上記のＡｕとｎ型ドーパントの濃度を差し引いた残部がＧｅの濃度になる。すなわち、ゲルマニウム層のＧｅの濃度は、ゲルマニウム層を構成する全原子数に対して６５〜９１原子％であることが好ましい。
ゲルマニウム層は、Ｇｅ、Ａｕおよびｎ型ドーパントのみから構成されていてもよいし、その他の成分を含んでいてもよい。ゲルマニウム層に含まれる他の成分としてはＳｉ，Ｓｎ等を挙げることができる。また、ゲルマニウム層は、純度が高いことが好ましいが、不可避的不純物が混入していてもよい。「不可避的不純物」とは、意図的に添加していない元素であって、ターゲット全量に対する含有率が１質量％以下の元素のことをいう。
ゲルマニウム層がＧｅ、Ａｕおよびｎ型ドーパント以外の成分を含む場合、ゲルマニウム層におけるＧｅの濃度は、ゲルマニウム層を構成する全原子数に対して６０〜９１原子％であることが好ましい。
（伝導電子密度）
本発明において「伝導電子密度」とは、トランジスタ特性の測定、ホール効果測定等を用いて測定される伝導電子密度（／ｃｍ3）のことをいう。
第２実施形態のゲルマニウム層の伝導電子密度（キャリア密度）は、１ｘ１０19〜４ｘ１０21／ｃｍ3であることが好ましく、１ｘ１０20〜４ｘ１０21／ｃｍ3であることがより好ましく、１ｘ１０21〜４ｘ１０21／ｃｍ3であることがさらに好ましい。
（抵抗率）
本発明において「抵抗率」とは、二端子測定法を用いて測定される抵抗率（Ωｃｍ）のことをいう。
第２実施形態のゲルマニウム層の抵抗率は、０．１〜９９Ωｃｍであることが好ましく、０．１〜１０Ωｃｍであることがより好ましく、０．１〜１Ωｃｍであることがさらに好ましい。
（膜厚）
本発明において「膜厚」とは、蛍光Ｘ線分析法を用いて測定される膜厚（ｎｍ）のことをいう。
第２実施形態のゲルマニウム層の膜厚は、７〜６６ｎｍであることが好ましく、７〜４０ｎｍであることがより好ましく、７〜２０ｎｍであることがさらに好ましい。
Ｇｅの結晶構造、Ａｕの分布状態、ゲルマニウム層の表面形状の説明と好ましい範囲について、［ゲルマニウム層の第１実施形態］の欄の対応する内容を参照することができる。なお、「ホール移動度」は「電子移動度」に読み替えることとする。
［ゲルマニウム層の用途］
本発明の第１実施形態および第２実施形態のゲルマニウム層は、キャリア移動度が高いため、各種半導体素子に好適に用いることができる。具体的な用途としては、例えば、薄膜トランジスタのチャネル層、太陽電池の光電変換層（特にタンデム型太陽電池のボトム層）、ＣＰＵや集積回路の各種電子部品、光および放射光検出器等が挙げられる。また、特に表面に複数の凹凸を有するゲルマニウム層は、太陽電池等の反射防止膜として好適に用いることができ、さらに、溶液や気体との接触面積が広いため、色素増感型の太陽電池、燃料電池電極、人工光合成の電極用の多孔質半導体薄膜として利用することができる。また、第２実施形態のゲルマニウム層は、従来のｎ型ゲルマニウム層に比べて格段に高い伝導電子密度（＞１ｘ１０21／ｃｍ3）が得られる。そのため、次世代のＬＳＩへの利用が期待されるＧｅＣＭＯＳ（Ｇｅ-Complementary Metal Oxide Semiconductor）におけるｎチャネルＭＯＳＦＥＴのソース、ドレイン部へのハイドープによるコンタクト抵抗の低減が可能となり、線幅が７ｎｍ以下の最先端ＬＳＩの実用化に貢献しうる。また、第１実施形態のゲルマニウム層をｐ型半導体、第２実施形態のゲルマニウム層をｎ型半導体として組み合わせたｐｎ接合体は、ダイオードおよび太陽電池、フレキシブル基板上に形成されたこれら素子（例えばフレキシブルダンデム太陽電池）に利用することができる
特に、本発明のゲルマニウム層の製造方法を用いて製造する場合には、ポリエチレンテレフタレート等のプラスチック基板も用いることができるため、これらの素子にフレキシブル性やウェアラブル性を付与することができる。
［ナノドットまたはナノワイヤ付き基板］
次に、本発明のナノドットまたはナノワイヤ付き基板について説明する。
本発明のナノドットまたはナノワイヤ付き基板は、基板と、該基板の表面から立ち上がる複数のナノドットまたはナノワイヤを有している。ナノドットまたはナノワイヤは、少なくともＧｅおよびＡｕを含み、Ａｕの濃度は１〜６原子％であることが好ましい。
このナノドットまたはナノワイヤ付き基板は、本発明のゲルマニウム層の第１製造方法や第２製造方法をアレンジすることにより製造することができる。具体的には、本発明のゲルマニウム層の第１製造方法および第２製造方法における成膜工程での基板の温度を１００℃以下、好ましくは７０℃以下に選定して、アニール工程をスキップするだけで、ナノドットまたはナノワイヤ付き基板を簡単に得ることができる。従来のナノドットまたはナノワイヤの製造方法では高温によるプロセスが必須であるところ、１００℃以下の温度でナノドットまたはナノワイヤ付き基板を得られることは極めて画期的である。すなわち、従来の製造方法では２４０℃以上の高温にて成膜することが不可欠であったため、軟化点が高い基板上にナノドットやナノワイヤを形成することができなかったが、本発明によれば、軟化点が２３０℃以下の基板を幅広く選択してナノドットやナノワイヤを形成することができる。このため、Ｓｉ基板やガラス基板等の従来から用いられている基板の他に、ポリエチレンテレフタレート等のガラス転移点Ｔｇが低いプラスチック基板も採用することが可能になり、ナノドットまたはナノワイヤを広い分野で用いることが可能になる。
ナノドットまたはナノワイヤの組成、Ｇｅの結晶構造については、上記のゲルマニウム層の組成、Ｇｅの結晶構造についての説明をそれぞれ参照することができ、基板についての説明は、上記の［ゲルマニウム層の第１製造方法］で用いる基板についての説明を参照することができる。
（ナノドットまたはナノワイヤの向き、寸法、密度）
本発明のナノドットまたはナノワイヤ付き基板におけるナノドットまたはナノワイヤは、その長軸方向と基板表面に対する垂直方向とのなす角度が７５〜９０°であることが好ましく、８０〜９０°であることがより好ましく、８５〜９０°であることがさらに好ましい。また、ナノドットまたはナノワイヤの（１１１）面が基板と平行であることが好ましい。ここでいう「平行」とは、基板とのなす角度が０〜１５°の範囲内であることを意味し、その角度は０〜１０°の範囲内であることが好ましく、０〜５°の範囲内であることがより好ましい。
ナノドットまたはナノワイヤの長軸方向の長さは特に制限されず、ミクロンオーダーの長さにしてもよい。一般には、１〜５０ｎｍであることが好ましく、１〜１０ｎｍであることがより好ましく、１〜５ｎｍであることがさらに好ましい。また、ナノドットまたはナノワイヤを長軸方向と直交する方向に切った断面の長軸長さ（太さ）は、１〜５０ｎｍであることが好ましく、１〜１０ｎｍであることがより好ましく、１〜５ｎｍであることがさらに好ましい。
ナノドットまたはナノワイヤ付き基板は、こうしたナノドットまたはナノワイヤを複数本有する。基板表面におけるナノドットまたはナノワイヤの密度は、１０8〜１０11本／ｃｍ2であることが好ましく、１０9〜１０11本／ｃｍ2であることがより好ましく、１０10〜１０11本／ｃｍ2であることがさらに好ましい。
（ナノドットまたはナノワイヤ付き基板の用途）
本発明のナノドットまたはナノワイヤ付き基板は、発光ダイオード、レーザーダイオード、超小型共振器、化学バイオセンサ、高感度顕微鏡用探針等として好適に用いることができる。特に、本発明のゲルマニウム層の第１製造方法や第２製造方法を用いて製造する場合には、プラスチック基板を用いることができるため、これらの素子にフレキシブル性やウェアラブル性を付与することができる。
以下に実施例と比較例を挙げて本発明の特徴をさらに具体的に説明する。以下の実施例に示す材料、使用量、割合、処理内容、処理手順等は、本発明の趣旨を逸脱しない限り適宜変更することができる。したがって、本発明の範囲は以下に示す具体例により限定的に解釈されるべきものではない。
［実施例１］
（成膜工程）
Ｓｉウェハーの表面を熱酸化した基板を用意し、ＲＦマグネトロンスパッタにより、基板表面にＧｅと２１原子％のＡｕを含む薄膜を５０ｎｍの厚さに成膜した。ターゲットには、Ｇｅターゲットの表面にＡｕチップターゲット（５ｍｍ×５ｍｍ×０．５ｍｍ）を４枚配置したものを使用した。また、ＲＦマグネトロンスパッタにより薄膜を形成する際、基板温度は１７１℃に保持し、真空度：２．０×１０-5Ｔｏｒｒ、Ａｒガス圧：５×１０-3Ｔｏｒｒ、ＲＦ出力：４０Ｗ、成膜時間：１８９秒の条件で薄膜を形成した。
形成した薄膜の断面を、走査型電子顕微鏡（ＳＥＭ）を用いて撮影した写真を図２に示す。また、形成した薄膜について、法線方向を散乱ベクトルとしたときのＸ線回折プロファイル（ＸＲＤプロファイル）を測定した結果を図３に示し、膜面内方向を散乱ベクトルとしたときのＸ線回折プロファイルを図４に示し、Ｘ線光電子分光スペクトル（ＸＰＳ）から求めたＧｅ濃度の膜厚方向のプロファイルを図５に示し、ラマンスペクトルを図６に示す。
また、ＲＦマグネトロンスパッタにより薄膜を形成する際、基板温度を１５８℃、１６５℃、１７８℃または１８５℃に保持したこと以外は、上記と同様にして形成した薄膜について、Ｘ線回折プロファイルを測定した結果も図３に併せて示す。
さらに、薄膜のＡｕ濃度を１５〜３５原子％の範囲で変えたこと以外は、上記と同様に基板温度を１７１℃に保持して薄膜を形成し、Ｇｅ（１１１）面回析ピーク強度のＡｕ濃度依存性を調べた。その結果を図７に示す。
図３から、形成された薄膜は、Ｇｅ（１１１）面が基板面に平行に配向した結晶構造を有することが確認された。また、図４のＧｅ（１１１）面回折ピークのピーク幅から、膜面内方向における結晶粒のサイズは１００ｎｍ付近であることが確認された。
図５を見ると、薄膜のＧｅの濃度は、表面付近で小さく、深い位置になる程大きくなり、中間位置より基板側の領域では９５％程度になっている。このことから、Ａｕは薄膜の表面付近に偏在しており、中間位置より基板側の領域ではＡｕの濃度が５％程度であることがわかった。
図６のラマンスペクトルから、微結晶の成分も含めると９５％のＧｅが結晶化していることが確認された。
ここで、平衡状態におけるＧｅ内でのＡｕの濃度は１×１０-9％であるため、Ａｕは事実上、Ｇｅ結晶粒内には存在できず、ほとんどすべてＧｅ結晶粒の粒界に偏析しているものと考えられる。膜面内方向の結晶粒の大きさを１００ｎｍ程度とすると、粒界に厚さ１ｎｍ程度の厚さに相当するＡｕが存在しているものと推測される。
図７に示すように、Ｇｅ結晶の（１１１）面回析ピークは、Ａｕの濃度が１５〜３５ａｔ％であるときに出現し、Ａｕの濃度が２１〜３３原子％であるときに比較的大きなピーク強度になった。このことから、薄膜のＡｕの濃度は１５〜３５原子％であることが好ましく、２１〜３３原子％であることがより好ましいことがわかった。
（エッチング工程）
次に、水１００ｍＬにヨウ化カリウム（ＫＩ）２０ｇとヨウ素（Ｉ2）５ｇを溶解してエッチング液を調製した。このエッチング液中に薄膜が形成された基板を１０秒間浸漬することでＡｕを選択的にエッチングし、ゲルマニウム前駆層を得た。エッチング前の薄膜表面（成膜直後）について走査型電子顕微鏡（ＳＥＭ）を用いて撮影した写真を図８（ａ）に示し、エッチング後の薄膜表面（ゲルマニウム前駆層の表面）についてＳＥＭを用いて撮影した写真を図８（ｂ）に示す。図８（ａ）において、白く見えるのが薄膜表面にドット状に偏析したＡｕあるいはＡｕＧｅ合金であり、エッチング後の写真（図８（ｂ））では、このドット状のＡｕあるいはＡｕＧｅ合金が消失していた。このことから、エッチングにより、薄膜表面に偏析したＡｕが選択的に除去されたことを確認することができた。
（アニール工程）
次に、形成されたゲルマニウム前駆層に温度を変えてアニール処理を１０分間行い、ゲルマニウム層を製造した。図１０は、前記条件で作成したゲルマニウム層を用いた薄膜トランジスタから求めたホール移動度と、アニール温度依存性を示した図である。図１０に示すように、１０分という極めて短時間で４０ｃｍ2／Ｖｓという性能を実現できることを確認した。
［実施例２］
次に、成膜時間を９４５秒とし、基板にはＳｉＯ2膜で被覆したポリイミド基板を用い、上記と同様にしてゲルマニウム層を製造した。実際に作成したゲルマニウム薄膜の写真を図１１に示す。
図１１に示すように、本発明においてはポリイミド基板上にも１０分という短時間でゲルマニウム層が成膜し、図１０に準ずる特性を備えることを確認した。
［実施例３］
ガラス基板を用い、成膜時間を９４５秒としたこと以外は、実施例１と同様にしてゲルマニウム層を製造した。
エッチング後のゲルマニウム前駆層について、走査型電子顕微鏡を用いたエネルギー分散型Ｘ線分析（ＥＤＳ分析）により組成比を測定したところ、Ｇｅの濃度が９８．２原子％、Ａｕの濃度が１．８％であった。エッチング後の薄膜表面（ゲルマニウム前駆層の表面）を、走査型電子顕微鏡を用いて撮影した写真を図９に示す。図９から、エッチングにより膜表面に大きな凹凸が多数形成され、多孔質状になっていることが確認された。膜厚を厚くしたことにより、ＡｕまたはＡｕＧｅ合金の微粒子も成長するため、これを除去した跡の凹凸も大きくなったものと推測される。
［実施例４］
ＲＦマグネトロンスパッタにより薄膜を形成する際、基板温度を６５℃（基板温度の校正を行いました。）に保持したこと以外は、実施例１と同様の工程を行うことでナノドット付き基板を作製した。得られたナノドット付き基板について、原子間力顕微鏡（ＡＦＭ）を用いて撮影した写真を１２に示す。
［実施例５］
ＲＦマグネトロンスパッタにより薄膜を形成する際、基板にＳｉＯ2膜で被覆したＰＥＴ基板を用いたこと以外は、実施例４と同様の工程を行うことでナノドット付き基板を作製した。得られたナノドット付き基板について、原子間力顕微鏡（ＡＦＭ）を用いて撮影した写真を図１３に示す。
［実施例６］
（ゲルマニウム層の製造工程）
成膜工程において、Ｇｅターゲットの表面にＡｕチップターゲット（５ｍｍｘ５ｍｍｘ０．５ｍｍ）を６枚、Ｐの小片を１ｍ（ミリ）ｇ配置したものをターゲットに使用し、ＲＦマグネトロンスパッタを行う際の基板温度を１８５℃に変更し、アニール工程を行わなかったこと以外は、実施例１と同様の工程（成膜工程およびエッチング工程）を行い、リン（Ｐ）がドープされたゲルマニウム層（膜厚４３ｎｍ）を製造した。成膜工程で得られた薄膜（エッチング前の薄膜）の膜厚は５０ｎｍ、Ａｕの濃度は２８原子％であった。また、製造したゲルマニウム層について蛍光Ｘ線分析により組成比を測定したところ、Ｇｅの濃度が３３原子％、Ａｕの濃度が９原子％、Ｐの濃度が５８原子％であり、抵抗率は８Ωｃｍであった。
（薄膜トランジスタの作製工程）
製造したゲルマニウム層の上に金電極を蒸着し、薄膜トランジスタ（ＴＦＴ）を作製した。
作製した薄膜トランジスタの入出力特性を図１４に示す。図１４中、「Ｖｄ」はドレイン電圧、「Ｉｄ」はドレイン電流、「Ｖｇ」はゲート電圧、「μ」は電子移動度、「ｎ」は電子密度をそれぞれ表す。図１４から、ゲートバイアスの増加に伴い電気伝導度が増加しており、ｎ型の挙動を示していることがわかる。
［実施例７］
成膜工程において、Ａｕチップターゲットの枚数を４枚に変更し、Ｐの小片ターゲットの量を１〜４ｍｇの範囲で変更し、ＲＦマグネトロンスパッタを行う際の基板温度を２４５℃に変更したこと以外は、実施例６と同様にして薄膜トランジスタを作製した。成膜工程で得られた薄膜（エッチング前の薄膜）の膜厚は５０ｎｍ、Ａｕの濃度は２０原子％であった。
リン濃度と伝導電子密度との関係を図１５に示す。ここで、伝導電子密度は薄膜トランジスタの入出力特性により測定した。図１５中、点線は活性化効率（ドープされたリン原子のうち伝導電子を供給しているものの割合）が理想的（１００％）である場合、すなわち、リン原子１つで１キャリアを移動できる場合の関係を示す。図１５から、この薄膜トランジスタは、リン原子の濃度が１０21／ｃｍ3レベルでも５０％程度の活性化効率が確保できていることがわかる。従来のｎ型ゲルマニウム層では、リン原子の濃度が１０19／ｃｍ3を超えると、活性化効率が落ちることが知られており、１０19／ｃｍ3を超える伝導電子密度を得ることは不可能であった。これに対して、本発明の薄膜トランジスタでは、リン原子の濃度が１０21／ｃｍ3レベルであっても５０％の高い活性化効率が得られており、従来のｎ型ゲルマニウム層を遥かに凌ぐ、顕著に優れたｎ型半導体性能を実現することができた。
本発明によれば、結晶化率が高く、高いキャリア移動度が得られるゲルマニウム層を、基板の温度を低く抑えて短時間に製造することができる。このため、本発明のゲルマニウム層の製造方法を用いれば、キャリア移動度が高いゲルマニウム層がプラスチック基板に設けられた半導体素子を実現することが可能になり、フレキシブルデバイスやウェアラブルデバイスの開発に大きく貢献することができる。したがって、本発明は産業上の利用性が高い。
１ 基板
２ 薄膜
３ Ｇｅの多結晶膜
４ Ｇｅの多結晶膜の表面に偏析したＡｕまたはＡｕＧｅ合金
５ ゲルマニウム前駆層
６ ゲルマニウム層
７ ゲルマニウム層の表面に形成された凹凸

Claims (38)

  1. 基板の温度を基板の軟化点以下にして、前記基板上に、ドライプロセスによりＧｅおよびＡｕを含む原料を供給して薄膜を形成する成膜工程と、
    前記薄膜に含まれるＡｕの一部を、ヨウ素化合物によりエッチングして除去するエッチング工程と、
    エッチングを行った前記薄膜を、前記成膜工程での前記基板の温度よりも高い温度でアニールするアニール工程と、を有することを特徴とするゲルマニウム層の製造方法。
  2. 前記基板として樹脂基板を用いることを特徴とする請求項１に記載のゲルマニウム層の製造方法。
  3. 前記成膜工程で、前記基板の温度を１９０℃以下にして薄膜を形成することを特徴とする請求項１または２に記載のゲルマニウム層の製造方法。
  4. 前記成膜工程で形成された薄膜が、Ａｕを１５〜３５原子％含むことを特徴とする請求項１〜３のいずれか１項に記載のゲルマニウム層の製造方法。
  5. 前記ゲルマニウム層が、ＧｅあるいはＡｕを含むＧｅの多結晶膜であることを特徴とする請求項１〜４のいずれか１項に記載のゲルマニウム層の製造方法。
  6. 前記ゲルマニウム層のＧｅ結晶粒の粒界に、Ａｕが偏在することを特徴とする請求項５に記載のゲルマニウム層の製造方法。
  7. 偏在するＡｕの濃度が、６原子％以下であることを特徴とする請求項６に記載のゲルマニウム層の製造方法。
  8. 前記アニール工程で行うアニールの温度が、１６０℃〜３５０℃であることを特徴とする請求項１〜７のいずれか１項に記載のゲルマニウム層の製造方法。
  9. 請求項１〜８のいずれか１項に記載のゲルマニウム層の製造方法を用いて製造されたことを特徴とするゲルマニウム層。
  10. 少なくともＡｕを含むＧｅ多結晶薄膜であって、薄膜のＧｅあるいはＡｕを含むＧｅの結晶粒の粒界に、Ａｕが偏在することを特徴とするゲルマニウム層。
  11. Ａｕの濃度が、６原子％以下であることを特徴とする請求項１０に記載のゲルマニウム層。
  12. ホール移動度が４０ｃｍ2／Ｖ・ｓ以上であることを特徴とする請求項９〜１１のいずれか１項に記載のゲルマニウム層。
  13. 少なくともＧｅとＡｕを含み、Ａｕの濃度が６原子％以下であり、ホール移動度が４０ｃｍ2／Ｖ・ｓ以上であることを特徴とするゲルマニウム層。
  14. 結晶粒の大きさが１０μｍ以下であることを特徴とする請求項９〜１３のいずれか１項に記載のゲルマニウム層。
  15. Ｇｅの結晶化率が９０％以上であることを特徴とする請求項９〜１４のいずれか１項に記載のゲルマニウム層。
  16. 表面に高さの差が１０〜２００ｎｍの複数の凹凸を有することを特徴とする請求項９〜１５のいずれか１項に記載のゲルマニウム層。
  17. 基板の温度を基板の軟化点以下にして、前記基板上に、ドライプロセスによりＧｅ、Ａｕおよびｎ型ドーパントを含む原料を供給して薄膜を形成する成膜工程と、
    前記薄膜に含まれるＡｕの少なくとも一部を、ヨウ素化合物によりエッチングして除去するエッチング工程と、を有することを特徴とするゲルマニウム層の製造方法。
  18. 前記ｎ型ドーパントがリンである請求項１７に記載のゲルマニウム層の製造方法。
  19. 前記基板として樹脂基板を用いることを特徴とする請求項１７または１８に記載のゲルマニウム層の製造方法。
  20. 前記成膜工程で、前記基板の温度を１００〜３５０℃にして薄膜を形成することを特徴とする請求項１７〜１９のいずれか１項に記載のゲルマニウム層の製造方法。
  21. 前記製造されたゲルマニウム層が、Ａｕとｎ型ドーパントを含むＧｅの多結晶膜であることを特徴とする請求項１７〜２０のいずれか１項に記載のゲルマニウム層の製造方法。
  22. 請求項１７〜２１のいずれか１項に記載のゲルマニウム層の製造方法を用いて製造されたことを特徴とするゲルマニウム層。
  23. 前記ｎ型ドーパントの濃度が、３〜５８原子％であることを特徴とする請求項２２に記載のゲルマニウム層。
  24. Ａｕの濃度が、６〜３５原子％であることを特徴とする請求項２２または２３に記載のゲルマニウム層。
  25. 膜厚が７〜６６ｎｍであることを特徴とする請求項２２〜２４のいずれか１項に記載のゲルマニウム層。
  26. 伝導電子密度が１ｘ１０19〜４ｘ１０21／ｃｍ3であることを特徴とする請求項２２〜２５のいずれか１項に記載のゲルマニウム層。
  27. 抵抗率が０．１〜９９Ωｃｍであることを特徴とする請求項２２〜２６のいずれか１項に記載のゲルマニウム層。
  28. 請求項９〜１６、２２〜２７のいずれか１項に記載のゲルマニウム層と樹脂基板を有することを特徴とするゲルマニウム層付き基板。
  29. 請求項９〜１６、２２〜２７のいずれか１項に記載のゲルマニウム層を含むことを特徴とする薄膜トランジスタ。
  30. 請求項９〜１６のいずれか１項に記載のゲルマニウム層からなるｐ型半導体と、請求項２２〜２７のいずれか１項に記載のゲルマニウム層からなるｎ型半導体とを接合したｐｎ接合部を有することを特徴とする半導体素子。
  31. 基板の温度を基板の軟化点以下にして、前記基板上に、ドライプロセスによりＧｅおよびＡｕを含む原料を供給して薄膜を形成する成膜工程と、
    前記薄膜に含まれるＡｕの一部を、ヨウ素化合物によりエッチングして除去するエッチング工程と、を有することを特徴とするナノドットまたはナノワイヤ付き基板の製造方法。
  32. 前記成膜工程において、基板の温度を１００℃以下にして薄膜を形成することを特徴とする請求項３１に記載のナノドットまたはナノワイヤ付き基板の製造方法。
  33. 請求項３１または３２に記載の製造方法を用いて製造されたことを特徴とするナノドットまたはナノワイヤ付き基板。
  34. ナノドットまたはナノワイヤ付き基板であって、
    前記ナノドットまたはナノワイヤがＧｅまたはＡｕを含むＧｅの単結晶であって結晶粒の粒界面にＡｕが偏在することを特徴とするナノドットまたはナノワイヤ付き基板。
  35. ナノドットまたはナノワイヤ付き基板であって、
    前記基板の軟化点が２３０℃以下であり、
    前記ナノドットまたはナノワイヤがＧｅまたはＡｕを含むＧｅの単結晶であって、前記単結晶の（１１１）面が前記基板に平行であることを特徴とするナノドットまたはナノワイヤ付き基板。
  36. 基板が樹脂基板であることを特徴とする請求項３３〜３５のいずれか１項に記載のナノドットまたはナノワイヤ付き基板。
  37. ゲルマニウム結晶基板と、該ゲルマニウム結晶基板の上に積層されたｎ型ゲルマニウム層を有する積層体の製造方法であって、
    前記ゲルマニウム結晶基板の上に、請求項１７〜２１のいずれか１項に記載のゲルマニウム層の製造方法を用いて前記ｎ型ゲルマニウム層を形成する工程を有することを特徴とする積層体の製造方法。
  38. 請求項３７に記載の積層体の製造方法を用いて製造されたことを特徴とする積層体。
JP2016013906A 2015-01-29 2016-01-28 ゲルマニウム層の製造方法、ゲルマニウム層、ゲルマニウム層付き基板、ゲルマニウムナノドット、ゲルマニウムナノワイヤ付き基板、積層体、薄膜トランジスタおよび半導体素子 Pending JP2017045974A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015016009 2015-01-29
JP2015016009 2015-01-29
JP2015169569 2015-08-28
JP2015169569 2015-08-28

Publications (1)

Publication Number Publication Date
JP2017045974A true JP2017045974A (ja) 2017-03-02

Family

ID=58212259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016013906A Pending JP2017045974A (ja) 2015-01-29 2016-01-28 ゲルマニウム層の製造方法、ゲルマニウム層、ゲルマニウム層付き基板、ゲルマニウムナノドット、ゲルマニウムナノワイヤ付き基板、積層体、薄膜トランジスタおよび半導体素子

Country Status (1)

Country Link
JP (1) JP2017045974A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021061451A (ja) * 2017-02-28 2021-04-15 国立大学法人 筑波大学 半導体装置とその製造方法
CN114203851A (zh) * 2020-09-01 2022-03-18 嘉兴阿特斯技术研究院有限公司 异质结太阳能电池和制备异质结太阳能电池的方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021061451A (ja) * 2017-02-28 2021-04-15 国立大学法人 筑波大学 半導体装置とその製造方法
CN114203851A (zh) * 2020-09-01 2022-03-18 嘉兴阿特斯技术研究院有限公司 异质结太阳能电池和制备异质结太阳能电池的方法

Similar Documents

Publication Publication Date Title
Wang et al. Wafer-scale highly oriented monolayer MoS2 with large domain sizes
Lee et al. Thermodynamically stable synthesis of large‐scale and highly crystalline transition metal dichalcogenide monolayers and their unipolar n–n heterojunction devices
Zhao et al. Zn-doping for reduced hysteresis and improved performance of methylammonium lead iodide perovskite hybrid solar cells
Haque et al. Processing‐Performance Evolution of Perovskite Solar Cells: From Large Grain Polycrystalline Films to Single Crystals
Al-Jawhari A review of recent advances in transparent p-type Cu2O-based thin film transistors
Dou Emerging two-dimensional halide perovskite nanomaterials
Hoang et al. Large-area synthesis of transition metal dichalcogenides via CVD and solution-based approaches and their device applications
Kapadia et al. A direct thin-film path towards low-cost large-area III-V photovoltaics
Li et al. Low temperature growth of high crystallinity GeSn on amorphous layers for advanced optoelectronics
Wang et al. Monocrystalline perovskite wafers/thin films for photovoltaic and transistor applications
US20180013020A1 (en) Metal chalcogenide device and production method therefor
CN107653490A (zh) 晶体层叠结构体
Liang et al. Recent progress of deep ultraviolet photodetectors using amorphous gallium oxide thin films
JP2009278107A (ja) 薄膜トランジスタの製造方法
TWI539636B (zh) 形成多晶矽層之方法及包含該多晶矽層之薄膜電晶體與有機發光裝置
Wang et al. Toward wafer‐scale production of 2D transition metal chalcogenides
US20230114347A1 (en) Method of forming transition metal dichalcogenide thin film
KR101304286B1 (ko) 다결정층 제조방법
Zhang et al. Sb2Se3 films fabricated by thermal evaporation and post annealing
Pham et al. Effects of substrate temperature on characteristics of the p-type Ag-doped SnOx thin films prepared by reactive DC magnetron sputtering
Xi et al. The growth and expansive applications of amorphous Ga2O3: a review
JP2017045974A (ja) ゲルマニウム層の製造方法、ゲルマニウム層、ゲルマニウム層付き基板、ゲルマニウムナノドット、ゲルマニウムナノワイヤ付き基板、積層体、薄膜トランジスタおよび半導体素子
US11887849B2 (en) Method of forming transition metal dichalcogenidethin film and method of manufacturing electronic device including the same
KR102182163B1 (ko) 그래핀 및 금속 칼코게나이드의 이종 접합 박막의 제조 방법, 그 박막 및 이를 이용한 쇼트키 장벽 다이오드 및 그 제조 방법
Boeck et al. Growth of crystalline semiconductor structures on amorphous substrates for photovoltaic applications

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170313