KR101304286B1 - 다결정층 제조방법 - Google Patents

다결정층 제조방법 Download PDF

Info

Publication number
KR101304286B1
KR101304286B1 KR1020117000480A KR20117000480A KR101304286B1 KR 101304286 B1 KR101304286 B1 KR 101304286B1 KR 1020117000480 A KR1020117000480 A KR 1020117000480A KR 20117000480 A KR20117000480 A KR 20117000480A KR 101304286 B1 KR101304286 B1 KR 101304286B1
Authority
KR
South Korea
Prior art keywords
layer
activation
polycrystalline
substrate
amorphous
Prior art date
Application number
KR1020117000480A
Other languages
English (en)
Other versions
KR20110015054A (ko
Inventor
미카엘 숄츠
로버트 레흐너
마틴 슈쯔만
Original Assignee
드리테 파텐트포트폴리오 베타일리궁스게젤샤프트 엠베하 운트 코. 카게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 드리테 파텐트포트폴리오 베타일리궁스게젤샤프트 엠베하 운트 코. 카게 filed Critical 드리테 파텐트포트폴리오 베타일리궁스게젤샤프트 엠베하 운트 코. 카게
Publication of KR20110015054A publication Critical patent/KR20110015054A/ko
Application granted granted Critical
Publication of KR101304286B1 publication Critical patent/KR101304286B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

다결정층 제조방법이 소개된다.
이를 위해 본 발명은, 비결정 초기층(4, 10), 금속 활성화층(2, 11), 및 비결정 초기층(4, 10)과 활성화층(2, 11) 사이에 개재된 중간층(3)을 포함하는 일련의 층을 기재(1)상에 증착시키는 단계; 및 열처리를 하여 활성화층(2, 11) 위치에서 다결정 최종층(8, 15)이 제조되는 단계를 포함하는 다결정층 제조방법에 있어서, 중간층(3)의 성분에는 Ti이 포함되는 것을 특징으로 한다.

Description

다결정층 제조방법{A METHOD FOR PRODUCING POLYCRYSTALLINE LAYERS}
본 발명은 다결정층 제조방법에 관한 것이며, 비결정 초기층, 금속 활성화층, 및 비결정 초기층과 활성화층 사이에 개재된 중간층을 포함하는 일련의 층을 기재상에 증착시키는 단계, 및 열처리를 하여 활성화층 위치에서 다결정 최종층이 제조되는 단계를 포함한다.
이러한 방법은 문헌 [SCHNEIDER, Jens: Nucleation and growth during the formation of polycrystalline silicon thin films, Dissertation, TU Berlin, 2005]에 공지되어 있다. 공지된 방법에 따르면, 몰리브덴으로 제조된 중간층은 금속 유도 결정화 (metal induced crystallization (MIC)) 공정에 사용된다. 이 공정에서, 알루미늄층은 기재상에 증착되고 몰리브덴층에 의해 커버된다. 몰리브덴층을 알루미늄층 상에 증착시킨 후에, 비결정 규소층을 몰리브덴층 상에 형성시킨다. 일련의 층을 열처리한다. 열처리 동안, 비결정 규소층으로부터 규소 원자는 알루미늄층으로 확산된다. 포화 한계에 도달되면, 결정 규소 씨드가 확산 방지층으로 작용하는 중간층을 따라 활성화층에 형성된다. 이 확산 방지층은 반드시 열에 안정해야 한다. 특히, 중간층의 융점은 열처리 동안 공정 온도 보다 훨씬 높아야 한다. 이 조건은 몰리브덴의 용융 온도가 일반 공정 온도 보다 훨씬 높기 때문에 몰리브덴에 의해 충족될 수 있다. 추가의 요구조건은 중간층의 화학적 안정성이다. 그러나, 몰리브덴으로 제조된 중간층은 몰리브덴이 알루미늄 및 규소 둘 모두와 반응하기 때문에 일부 실험에서 불안정하다는 것이 판명되었다.
통상, 금속 유도 결정화 공정은 중간층으로서 산화물층을 사용한다. 문헌[GJUKIC, M.; BUSCHBECK, M.;
LECHNER, R.; STUTZMANN, M.; Appl. Phys. Lett. 85, 2134, 2004]에는 알루미늄 유도 층 교환 (aluminum induced layer exchange (ALILE))이 개시되는데, 다결정 반도체 재료가 비결정 반도체층의 증착 전에 그 표면이 산화된 알루미늄층 상에 증착된 비결정 반도체층으로부터 형성된다.
저렴한 기재, 예를 들면, 유리 상에 반도체 재료의 결정 박막을 제조하는 것이 공간적으로 확대된 전자회로 요소, 특히, 소위 박막 트랜지스터(thin film transistor (TFT)) 기술에 바탕을 두고 제조되는 태양전지 및 모니터에서 매우 중요하다. 이들 회로 요소의 기능성은 반도체 재료의 전기적 특성에 의해 결정된다. 이들 특성은 주로 미세 구조에 따른다. 이 문맥에서, 비결정, 나노결정, 미정질, 다결정 및 단결정 재료가 구분된다. 비결정 재료에서 단결정 재료로 결정성을 증가시키면, 전기적 특성이 향상된다. 예를 들면, 비결정 TFT-모니터의 스위칭 시간은 미정질 TFT-모니터의 스위칭 시간 보다 길고, 비결정 태양전지의 효율은 다결정 태양전지 효율 보다 낮다.
알루미늄 유도 층 교환에 의해 20 ㎛ 초과의 입자 크기를 갖는 조립의 다결정층이 얻어지는 경우, 500℃ 미만의 낮은 공정 온도가 통상 요구된다. 이는 수 시간 지속될 수 있는 매우 느린 공정이 된다.
문헌 [GJUKIC, M., "Metal induced crystallization of silicon- germanium alloys", in: Selected topics of semiconductor physics and technology, no. 86, 2007]에는 은 유도 층 교환 (silver-induced layer exchange (AgILE)) 공정이 개시되는데, 산업 조건 하에서 그 신뢰성이 문제가 된다. 기재상의 비결정 초기층과 외측 금속 활성화층으로 구성된 순서가 역전된 층들의 공정은 지금까지는 실행 불가능한 것으로 보인다. 그러나, 이러한 순서가 역전된 층 공정은 태양 전지 제조에 이로울 것이며, 이는 다결정 반도체층의 후면 상의 반사율이 높은 은 전도가 이 공정에 의해 얻어지기 때문이다.
이 관련 기술에 기인하여, 본 발명은 다결정 박막을 제조하는 신속하고 신뢰성 있는 방법을 제공하고자 한다.
다결정층 제조방법이 소개된다.
이를 위해 본 발명은, 비결정 초기층(4, 10), 금속 활성화층(2, 11), 및 비결정 초기층(4, 10)과 활성화층(2, 11) 사이에 개재된 중간층(3)을 포함하는 일련의 층을 기재(1)상에 증착시키는 단계; 및 열처리를 하여 활성화층(2, 11) 위치에서 다결정 최종층(8, 15)이 제조되는 단계를 포함하는 다결정층 제조방법에 있어서, 중간층(3)의 성분에는 Ti이 포함된다.
상기 중간층(3)은 산화티타늄을 더 포함하는 것을 특징으로 한다.
또한, 상기 중간층(3)은 두께가 1 nm 내지 10 nm인 것을 특징으로 한다.
비결정 초기층(4, 10)은 적어도 하나의 반도체 재료를 포함하는 것을 특징으로 한다.
비결정 초기층(4, 10)은 Si 및/또는 Ge을 포함하는 것을 특징으로 한다.
비결정 초기층(4, 10)은 두께가 10 nm 내지 600 nm 또는 100 nm 내지 300 nm인 것을 특징으로 한다.
활성화층(2, 11)의 성분에는 금속 또는 전이금속이 포함되어 제조되는 것을 특징으로 한다.
활성화층(2, 11)의 성분에는 Al, Sb 또는 Ag이 포함되어 제조되는 것을 특징으로 한다.
활성화층(2, 11)은 두께가 10 내지 600 nm 또는 100 내지 300 nm인 것을 특징으로 한다.
활성화층(2, 11)은 두께가 비결정 초기층(4, 10) 보다 작은 것을 특징으로 한다.
상기 열처리의 공정 온도는 비결정 초기층(4, 10) 및 활성화층(3)의 성분에 의해 형성된 재료 시스템의 공융 온도 미만에서 유지되는 것을 특징으로 한다.
층 면적의 99.5%의 커버율로 다결정 최종층(8, 15)을 형성하기 위한 열처리 시간은 다음 시간 보다 긴 것을 특징으로 한다.
t [h] = (△x [nm] /100 nm) * exp((2*10+4 /T[K])- 34.5)
상기 식에서 △x는 nm로 측정된 활성화층(2, 11) 두께이고 T는 열처리의 공정 온도이다.
상기 활성화층(2)은 기재(1)상에 증착되고, 다결정 최종층(8)은 기재(1)상에 형성되는 것을 특징으로 한다.
비결정 초기층(10)은 기재(1)상에 증착되고 다결정 최종층(15)은 기재(1)상의 금속 최종층(16)상에 형성되는 것을 특징으로 한다.
방사선을 전기 에너지로 전환시키는 제품에 있어서, 제 1 항의 방법에 의해 제조되는 것을 특징으로 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 추가 이점 및 특성이 다음 설명에서 개시되며, 본 발명의 예시적 실시 형태는 도면을 참조하여 상세히 설명된다:
도 1 내지 도 4는 기재상에 증착된 금속 활성화층 및 외측 비결정 초기층의 금속 유도 결정화 공정을 나타낸다.
도 5 내지 도 8은 기재상에 증착된 비결정 초기층 및 외측 금속 활성화층의 역전 금속 유도 결정화 공정을 나타낸다.
도 9 및 도 10은 종래 알루미늄 유도 층 교환 동안 공정 온도에 따른 다결정층의 시간적 전개를 나타낸다.
도 11 및 도 12는 티타늄으로 제조된 중간층을 갖는 알루미늄 유도 층 교환에서 공정 온도에 따른 다결정층의 시간적 전개를 나타낸다.
도 13은 다양한 공정에서 공정 시간의 공정 온도 의존성을 나타낸다.
도 14는 확산 방지층으로서 산화알루미늄을 사용하는 금속 유도 결정화 공정의 공정 시간에 대해 다결정 재료에 의한 커버율을 플롯화한 다이어그램이다.
도 15는 중간층으로 은을 사용하는 금속 유도 결정화 공정의 공정 시간에 대해 다결정 재료에 의한 커버율을 플롯화한 다이어그램이다.
도 16은 산화되지 않은 티타늄 중간층을 갖는 금속 유도 결정화 공정의 공정 시간에 대해 다결정 재료에 의한 커버율을 플롯화한 다이어그램이다.
도 17은 산화된 티타늄 중간층을 갖는 금속 유도 결정화 공정의 공정 시간에 대해 다결정 재료에 의한 커버율을 플롯화한 다이어그램을 나타낸다.
도 1 내지 도 4는 금속 유도 결정화 공정을 나타낸다. 공정에서, 비결정 또는 결정 구조를 가질 수 있는 기재(1)가 사용된다. 기재(1)는 예를 들면 유리, 규소, 또는 규소 웨이퍼일 수 있다. 기재(1)상에, 금속 활성화층(2)이 증착된다. 활성화층(2)은 통상 알루미늄으로 제조된다. 활성화층(2)은 두께가 10 nm 내지 600 nm이고 통상 두께는 약 200 nm이다. 알루미늄 대신에, 은 또는 임의의 다른 적절한 재료도 사용될 수 있다. 활성화층(2)은, 열 증착 공정, 전자빔 증착, 스퍼터링 또는 전기화학 증착 공정을 사용하여 형성된다.
증착 공정을 완료한 후에, 얇은 중간층(3)이 활성화층(2) 상에 형성된다. 중간층(3)은 티타늄을 주성분으로 하여 제조되고 통상 두께는 1 nm 내지 10 nm이다.
중간층(3) 표면상에, 비결정 초기층(4)이 형성된다. 비결정 초기층(4)은 반도체 재료, 예를 들면, 규소 및 게르마늄으로 구성된다. 비결정 초기층(4)은 열 증착, 전자빔 증착, 스퍼터링 또는 기상 증착에 의해 증착될 수 있다. 비결정 초기층(4) 두께는 활성화층(2) 두께와 유사해야 한다. 대부분의 경우, 활성화층(2) 두께는 비결정 초기층(4)의 0.6 내지 0.8이어야 한다. 다음에 기재(1) 및 기재(1)상에 증착된 일련의 층을 포함하는 프로브를 활성화층(2) 및 비결정 초기층(4)의 성분을 함유하는 재료 시스템의 공융 온도 미만인 공정 온도로 어닐링한다. 규소 및/또는 게르마늄이 비결정 초기층(4)에 사용되고 알루미늄 또는 은이 활성화층(2)에 사용되면, 공정 온도는 420℃ 내지 830℃일 수 있다. 예를 들면, 알루미늄과 게르마늄을 함유하는 이성분 재료 시스템의 공융 온도는 약 420℃이고, 규소와 알루미늄을 함유하는 이성분 재료 시스템의 공융 온도는 약 570℃이고, 규소와 은을 함유하는 이성분 시스템의 공융 온도는 약 830℃이다. 어닐링 공정 동안, 비결정 초기층(4)으로부터 활성화층(2)으로의 확산 공정(5)이 일어난다.
도 2에 나타낸 바와 같이, 비결정 초기층(4)을 형성하는 재료의 결정 씨드가 중간층(3)을 따라 활성화층(2)에서 형성된다. 결정 씨드(6)는 활성화층(2)으로 성장되고 그 수직 성장이 기재(1) 표면에 의해 최종 제한되는 결정자(7)가 된다. 이후에 결정자(7)는 연속 다결정 최종층(8)이 형성될 때까지 측방향으로 추가로 성장될 수 있다. 다결정 최종층(8)은 도 4에 나타낸 바와 같이 대부분 금속 최종층(9)에 의해 커버된다. 외측 비결정 최종층(9)은 통상 본래 활성화층(2)과 비결정 초기층(4) 성분으로 구성된다.
어닐링 공정이 완료된 후에, 비결정 최종층(9)은 습식-화학 공정에 의해, 예를 들면, 비결정 최종층(9)을 염산에 노출시켜 제거될 수 있다. 티타늄계 중간층(3)은 불화수소산에 의해 제거될 수 있다. 마지막으로, 기재(1)상에 형성된 다결정 규소-게르마늄층이 얻어진다. 다결정 결정자는 통상 최대 50 ㎛의 측방향 연장부를 갖는다.
중간층(3)을 증착한 후에, 중간층(3)을 산화물층을 갖는 중간층(3)을 제공하기 위해 공기나 산소 분위기에 노출시킬 수 있다는 것에 유의한다. 이 공정 단계는 강제적인 것은 아니나 얻어지는 다결정 최종층(8)의 표면 구조를 개선시킨다.
다결정 최종층(8)이 형성되는데 필요한 시간은 수 초 내지 수 십 시간으로 다양할 수 있다.
티타늄계 중간층(3)을 사용하면, 종래 방법의 온도와 유사한 공정 온도가 어닐링 공정에 사용된 경우 공정을 느리게 하지 않으면서 연장된 결정자가 되게 하는 새로운 결정자 형성을 위한 활성화 에너지를 증가시킨다.
중간층(3)에 티타늄을 사용하는 추가 이점으로는 기재(1)상의 일련의 층도 도 5 내지 도 8에 나타낸 바와 같이 역전될 수 있다는 것이다. 역전 금속 유도 결정화 공정에 따르면, 비결정 초기층(10)이 기재(1)상에 증착된다. 다음에 중간층(3)이 비결정 초기층(10) 상에 형성되고 외측 금속 활성화층(11)이 중간층(3) 상에 형성된다.
기재(1) 및 기재(1)상에 형성된 일련의 층으로 형성된 프로브를 어닐링함으로써, 비결정 초기층(10)으로부터 활성화층(11)으로의 확산 공정(12)이 일어나 중간층(3)을 따라 활성화층(11)으로 성장되는 씨드(13)가 얻어진다. 도 6에 나타낸 씨드(13)는 추가로 성장되고 도 7에 나타낸 바와 같이 결정자(14)가 된다.
마지막으로, 결정자(14)는, 다결정층(15)과 기재(1) 사이에 배치되고 다결정층(15) 접촉용 전기 컨택으로서 사용될 수 있는 금속 최종층(16) 상에 위치되는 연속 다결정 최종층(15)을 형성한다. 특히, 활성화층(11)이 은으로 제조되면, 최종 금속층(16)은, 다결정층(15)을 통해 투과된 방사선이 다결정층(15)으로 후면 반사될 수 있도록 다결정층(15)용 반사 코팅을 제공한다.
비결정 초기층(10)이 증착된 후에, 산화물층이 비결정 초기층(10) 상에 형성될 수 있다. 일반적으로 이러한 반도체 산화물층은, 특히 반도체 재료가 규소인 경우 효과적인 확산 방지층이다. 그러나, 중간층(3)을 티타늄으로 제조함으로써, 비결정 초기층 상의 산화물층은 티타늄의 전기 음성도가 규소의 전기 음성도 보다 낮기 때문에 탈산될 수 있다. 예를 들면, 규소의 전기 음성도는 폴링 척도 1.9인 반면에 티타늄의 전기 음성도는 1.54이다. 따라서, 티타늄은 산화물층을 탈산시킬 수 있을 것이다.
은의 전기 음성도는 폴링 척도 1.93인 것에 유의한다. 따라서, 비결정 초기층(10) 상의 산화물층은, 중간층이 생략되고 금속 활성화층(11)이 비결정 초기층 상에 바로 형성된다면 탈산되지 않을 것이다. 또한 실험 결과로서, 알루미늄의 전기 음성도가 폴링 척도 약 1.61이고 따라서 규소의 전기 음성도 보다 낮지만 알루미늄으로 제조된 중간층(3) 및 은으로 제조된 금속 활성화층(11)은 품질이 더 떨어진 다결정층(15)이 되게 한다.
다음에, 일부 추가 실험 결과로서 티타늄계 중간층(3) 사용과 관련된 이점을 나타낸다.
기재(1)가 투명하면, 기재(1)상에 바로 위치된 층의 반사율 변화는 활성화층(2)으로부터 다결정 최종층(8)으로의 전환 과정 척도로서 사용될 수 있는데, 이는 활성화층(2) 형성 재료가 통상 다결정 최종층(8) 형성 재료에 비해 다른 반사율을 갖기 때문이다. 특히, 알루미늄이 활성화층(2)에 사용되고 비결정 초기층(4)이 규소로 제조되면, 반사율은 연속적으로 감소되고 기재(1)에 인접한 층의 외관은 어둡게 된다.
도 9는 유리 기재(1)를 통해 보는 바와 같이 프로브의 반사율 변화를 나타낸다. 도 9는 특히 산화된 알루미늄층을 갖는 종래 알루미늄 유도 층 교환을 나타낸다. 프로브는 400℃의 공정 온도에서 어닐링되고 90분 후에 다결정 최종층(8)의 개선된 상태가 얻어진다.
그러나, 공정은 어닐링 온도를 400℃에서 500℃로 증가시킴으로써 촉진될 수 있다. 이 경우, 도 10에서 알 수 있는 바와 같이, 400℃의 온도에서 프로브를 어닐링할 때는 10분 후에도 아직 도달되지 않은 다결정 최종층(8)의 형성 상태가 210초 후에 도달된다.
도 11 및 도 12는 활성화층(2) 상의 산화물이 티타늄으로 제조된 중간층(3)으로 대체되는 공정에서 기재(1)에 인접한 층의 유사 사진을 나타낸다.
도 11은 500℃의 어닐링 온도에서 반사율 변화를 나타낸다. 도 10과 비교하면 어닐링 온도가 두 공정에서 동일하다면 중간층(3) 형성에 티타늄이 사용된 경우 전환시키는데 시간이 더 걸린다는 것을 알 수 있다.
그러나, 티타늄이 중간층(3)으로 사용된 경우 어닐링 온도 또한 증가될 수 있다. 도 12는 프로브를 550℃에서 어닐링한다면 80초 후에 상당량의 다결정자가 형성된다는 것을 나타낸다. 따라서, 결정화 공정은 티타늄을 중간층(3)으로 사용하여 상당히 촉진될 수 있다.
도 13은 다이어그램을 나타내고, 여기서 곡선(17)은 은이 중간층(3)에 사용된 금속 유도 결정화 공정에서 공정 시간과 공정 온도 관계를 나타낸다. 공정 시간은 면적의 99.5% 커버율을 달성하는데 필요한 공정 시간이다. 추가 곡선(18)은 티타늄이 중간층(3)에 사용된 금속 유도 결정화 공정의 공정 시간과 공정 온도 관계를 나타낸다. 두 곡선(17 및 18)을 비교하면 동일한 공정 온도가 사용된 경우 티타늄으로 제조된 중간층(3)이 공정 시간을 보다 길게 하는 것을 알 수 있다.
공정 시간은 아레니우스(Arrhenius) 방정식에 의해 기재된다. 곡선(17 및 18)은 특히 t99 .5 = exp((2*10+4 / T[K]) + B) [h]에 의해 기재되며, 여기서 곡선(17)에서는 B = -34.5이고 곡선(18)에서는 B = -28.5이다. 이 관계는 두께가 100 nm인 활성화층(2 또는 11)에 대해 유지된다는 것에 유의한다. 활성화층(2 또는 11)의 두께가 100 nm 미만이거나 초과하면, 공정 시간은 활성화층(2 또는 11)의 두께에 선형으로 비례한다.
도 14 내지 도 17은 다결정층(8)의 커버율 전개가 시간에 대해 플롯화된 다양한 다이어그램을 도시한다.
도 14는 산화알루미늄이 중간층(3)으로 사용된 종래 알루미늄 유도 층 교환 공정의 커버율 전개를 나타낸다. 공정 시간은 500℃의 공정 온도인 경우 100초에서 400℃의 공정 온도인 경우 1000초까지 변화된다.
도 15는 은 중간층(3)을 갖는 알루미늄 유도 층 교환에서 250℃ 내지 450℃의 온도에서 다결정 최종층(8)의 커버율 전개를 나타낸다. 공정 시간은 450℃의 공정 온도인 경우 50초에서 300℃의 온도인 경우 대략 3시간까지 변화된다.
도 16은 어떤 산화도 없는 중간층(3)으로 티타늄이 사용된 공정에서 커버율 전개를 나타낸다. 공정 시간은 550℃의 공정 온도인 경우 약 50초에서 300℃의 온도인 경우 6시간까지 변화된다.
티타늄 중간층(3)이 산화되면, 공정 시간은 550℃의 공정 온도인 경우 60초에서 300℃의 공정 온도인 경우 30 시간을 초과하는 범위에서 변화된다.
그러나, 다결정 최종층(8 및 15)의 품질은, 산화알루미늄 또는 별도의 은층이 확산 방지층으로서 사용된 금속 유도 결정화 공정에 비해 상당히 증가된 것에 유의해야 한다.
또한, 티타늄 공정을 사용하면, 은을 중간층(3)으로 사용함으로써 신뢰성 있게 수행될 수 없는 역전 금속 유도 결정화 공정이 가능해진다.
공정을 중간층에 티타늄을 사용하는 실시 형태에 관해 상세하게 설명하였지만, 공정은 산화된 전이 금속을 포함하는 중간층으로 통상 수행될 수 있으며, 산화된 전이 금속은 다른 부분 비산화된 층을 따라 형성된 별도의 부분 층 내로 한정될 수 있거나 중간층이 산화된 전이 금속을 주성분으로 하는 비층상 구조를 포함할 수 있다.
본 명세서의 기재 및 특허청구범위를 통해, 문맥에서 다르게 요구되지 않는 한 단일의 의미는 복수의 의미를 포함한다. 특히, 부정 관사가 사용되는 경우, 문맥에서 다르게 요구되지 않는 한 명세서는 단수 뿐만 아니라 복수의 의미로도 이해되어야 한다.
본 발명의 특정 태양, 실시 형태 또는 실시예와 관련하여 기재된 특징, 정수, 특성, 화합물 또는 그룹이 이와 비상용적이지 않는 한 본원에 기재된 임의의 다른 태양, 실시 형태 또는 실시예에 적용가능하다는 것을 이해해야 한다.
1: 기재
2, 11: 금속 활성화층
3: 중간층
4, 10: 비결정 초기층
7, 14: 결정자
8. 15: 다결정 최종층

Claims (15)

  1. 비결정 초기층(4, 10), 금속 활성화층(2, 11), 및 비결정 초기층(4, 10)과 활성화층(2, 11) 사이에 개재된 중간층(3)을 포함하는 일련의 층을 기재(1)상에 증착시키는 단계; 및
    열처리를 하여 활성화층(2, 11) 위치에서 다결정 최종층(8, 15)이 제조되는 단계를 포함하는 다결정층 제조방법에 있어서, 중간층(3)의 성분에는 Ti이 포함되는 것을 특징으로 하는 다결정층 제조방법.
  2. 제 1 항에 있어서, 중간층(3)은 산화티타늄을 더 포함하는 것을 특징으로 하는 다결정층 제조방법.
  3. 제 1항 또는 제 2항에 있어서, 중간층(3)은 두께가 1 nm 내지 10 nm인 것을 특징으로 하는 다결정층 제조방법.
  4. 제 1 항에 있어서, 비결정 초기층(4, 10)은 적어도 하나의 반도체 재료를 포함하는 것을 특징으로 하는 다결정층 제조방법.
  5. 제 1 항에 있어서, 비결정 초기층(4, 10)은 Si 및/또는 Ge을 포함하는 것을 특징으로 하는 다결정층 제조방법.
  6. 제 1 항에 있어서, 비결정 초기층(4, 10)은 두께가 10 nm 내지 600 nm 또는 100 nm 내지 300 nm인 것을 특징으로 하는 다결정층 제조방법.
  7. 제 1 항에 있어서, 활성화층(2, 11)의 성분에는 금속 또는 전이금속이 포함되어 제조되는 것을 특징으로 하는 다결정층 제조방법.
  8. 제 1 항에 있어서, 활성화층(2, 11)의 성분에는 Al, Sb 또는 Ag이 포함되어 제조되는 것을 특징으로 하는 다결정층 제조방법.
  9. 제 1 항에 있어서, 활성화층(2, 11)은 두께가 10 내지 600 nm 또는 100 내지 300 nm인 것을 특징으로 하는 다결정층 제조방법.
  10. 제 1 항에 있어서, 활성화층(2, 11)은 두께가 비결정 초기층(4, 10) 보다 작은 것을 특징으로 하는 다결정층 제조방법.
  11. 제 1 항에 있어서, 열처리의 공정 온도는 비결정 초기층(4, 10) 및 활성화층(3)의 성분에 의해 형성된 재료 시스템의 공융 온도 미만에서 유지되는 것을 특징으로 하는 다결정층 제조방법.
  12. 제 11 항에 있어서, 층 면적의 99.5%의 커버율로 다결정 최종층(8, 15)을 형성하기 위한 열처리 시간은 다음 시간 보다 긴 것을 특징으로 하는 다결정층 제조방법.
    t [h] = (△x [nm] /100 nm) * exp((2*10+4 /T[K])- 34.5)
    상기 식에서 △x는 nm로 측정된 활성화층(2, 11) 두께이고 T는 열처리의 공정 온도이다.
  13. 제 1 항에 있어서, 활성화층(2)은 기재(1)상에 증착되고, 다결정 최종층(8)은 기재(1)상에 형성되는 것을 특징으로 하는 다결정층 제조방법.
  14. 제 1 항에 있어서, 비결정 초기층(10)은 기재(1)상에 증착되고 다결정 최종층(15)은 기재(1)상의 금속 최종층(16)상에 형성되는 것을 특징으로 하는 다결정층제조방법.
  15. 방사선을 전기 에너지로 전환시키는 제품에 있어서, 제 1 항의 방법에 의해 제조되는 것을 특징으로 하는 제품.
KR1020117000480A 2008-06-09 2009-06-09 다결정층 제조방법 KR101304286B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08157885.8 2008-06-09
EP08157885.8A EP2133907B1 (de) 2008-06-09 2008-06-09 Polykristalline Silizium Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch
PCT/EP2009/057122 WO2009150159A1 (en) 2008-06-09 2009-06-09 A method for producing polycrystalline layers

Publications (2)

Publication Number Publication Date
KR20110015054A KR20110015054A (ko) 2011-02-14
KR101304286B1 true KR101304286B1 (ko) 2013-09-11

Family

ID=40011019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117000480A KR101304286B1 (ko) 2008-06-09 2009-06-09 다결정층 제조방법

Country Status (6)

Country Link
US (1) US20110223747A1 (ko)
EP (3) EP2477212A1 (ko)
JP (1) JP2011523791A (ko)
KR (1) KR101304286B1 (ko)
CN (1) CN102150235B (ko)
WO (1) WO2009150159A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2477212A1 (de) * 2008-06-09 2012-07-18 Dritte Patentportfolio Beteiligungsgesellschaft mbH & Co. KG Polykristalline Silizium-Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch
US8557688B2 (en) * 2009-12-07 2013-10-15 National Yunlin University Of Science And Technology Method for fabricating P-type polycrystalline silicon-germanium structure
DE102011002236A1 (de) 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
DE102017119346A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Bauteil mit Pufferschicht und Verfahren zur Herstellung eines Bauteils
JP7232499B2 (ja) * 2018-09-03 2023-03-03 国立大学法人 筑波大学 半導体装置とその製造方法および光電変換装置
US11189724B2 (en) * 2018-10-24 2021-11-30 International Business Machines Corporation Method of forming a top epitaxy source/drain structure for a vertical transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
US6241817B1 (en) * 1997-05-24 2001-06-05 Jin Jang Method for crystallizing amorphous layer
US20060030132A1 (en) * 2004-06-07 2006-02-09 Van Gestel Dries E V Method for manufacturing a crystalline silicon layer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338482A (en) * 1981-02-17 1982-07-06 Roy G. Gordon Photovoltaic cell
JP2002093701A (ja) * 2000-09-12 2002-03-29 Toyota Central Res & Dev Lab Inc 多結晶シリコン薄膜の製造方法
US6812491B2 (en) * 2002-03-22 2004-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
AU2002951838A0 (en) * 2002-10-08 2002-10-24 Unisearch Limited Method of preparation for polycrystalline semiconductor films
US7709360B2 (en) * 2004-06-07 2010-05-04 Imec Method for manufacturing a crystalline silicon layer
KR100839735B1 (ko) * 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
CN102593161B (zh) * 2007-03-20 2014-11-05 出光兴产株式会社 半导体器件
KR100901343B1 (ko) * 2007-07-23 2009-06-05 (주)실리콘화일 결정질 반도체 박막 제조 방법
WO2009068756A1 (fr) * 2007-11-28 2009-06-04 Commissariat A L'energie Atomique Procede de cristallisation
EP2477212A1 (de) * 2008-06-09 2012-07-18 Dritte Patentportfolio Beteiligungsgesellschaft mbH & Co. KG Polykristalline Silizium-Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
US6241817B1 (en) * 1997-05-24 2001-06-05 Jin Jang Method for crystallizing amorphous layer
US20060030132A1 (en) * 2004-06-07 2006-02-09 Van Gestel Dries E V Method for manufacturing a crystalline silicon layer

Also Published As

Publication number Publication date
KR20110015054A (ko) 2011-02-14
EP2304772A1 (en) 2011-04-06
WO2009150159A1 (en) 2009-12-17
JP2011523791A (ja) 2011-08-18
US20110223747A1 (en) 2011-09-15
EP2133907A1 (de) 2009-12-16
EP2133907B1 (de) 2014-06-18
CN102150235A (zh) 2011-08-10
CN102150235B (zh) 2013-09-25
EP2477212A1 (de) 2012-07-18

Similar Documents

Publication Publication Date Title
KR101304286B1 (ko) 다결정층 제조방법
US7288332B2 (en) Conductive layer for biaxially oriented semiconductor film growth
US5797999A (en) Solar cell and method for fabricating the same
KR100457501B1 (ko) (100)면의 실리콘 상의 에피텍시얼 니켈 실리사이드 또는 비결정 실리콘 상의 안정된 니켈 실리사이드를 포함하는 소자 및 그 제조방법
US7557375B2 (en) Method for fabricating crystalline silicon
US7202143B1 (en) Low temperature production of large-grain polycrystalline semiconductors
US20080090072A1 (en) Aligned crystalline semiconducting film on a glass substrate and method of making
Shy et al. Characterization of CuAlO2 thin film prepared by rapid thermal annealing of an Al2O3/Cu2O/sapphire structure
KR100450595B1 (ko) 결정실리콘 반도체장치 및 그 장치의 제조방법
KR20020032392A (ko) 폴리실리콘 막 및 그 형성 방법
KR20030017202A (ko) 결정 실리콘 박막 반도체 장치, 결정 실리콘 박막광기전력 소자 및 결정 실리콘 박막 반도체 장치의 제조방법
KR100422333B1 (ko) 단결정 거대 입자로 구성된 금속 박막 제조 방법 및 그 금속 박막
KR100870111B1 (ko) 반도체의 결정성장 방법
KR20190024575A (ko) 금속 칼코겐 화합물 박막의 제조 방법
JP2017045974A (ja) ゲルマニウム層の製造方法、ゲルマニウム層、ゲルマニウム層付き基板、ゲルマニウムナノドット、ゲルマニウムナノワイヤ付き基板、積層体、薄膜トランジスタおよび半導体素子
JP2000174306A (ja) 化合物半導体薄膜の製造方法
KR100578105B1 (ko) 알루미늄 할로겐 화합물과 이종 금속 화합물의 혼합분위기를 이용한 다결정 규소박막의 제조방법
JPH02191321A (ja) 結晶の形成方法
KR100786801B1 (ko) 실리콘 에피택시 층을 적용한 고품질의 다결정 실리콘박막의 제조방법 및 다결정 실리콘 박막을 포함하는전자소자
JP3069208B2 (ja) 薄膜多結晶Ｓｉ太陽電池の製造方法
JP3229749B2 (ja) 多結晶半導体薄膜の製造方法及び光起電力装置
KR100738659B1 (ko) 니켈 할로겐 화합물 분위기를 이용한 다결정 규소박막의제조방법
JP2022018715A (ja) 光電変換膜、光電変換膜の製造方法、光電変換素子
JPH04324680A (ja) カルコパイライト型化合物多結晶半導体の製造方法
WO2012096364A1 (ja) 基板上にＳｉおよび／またはＧｅの多結晶薄膜を形成する方法

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee