CN102150235B - 一种用于生产多晶层的方法 - Google Patents

一种用于生产多晶层的方法 Download PDF

Info

Publication number
CN102150235B
CN102150235B CN2009801291571A CN200980129157A CN102150235B CN 102150235 B CN102150235 B CN 102150235B CN 2009801291571 A CN2009801291571 A CN 2009801291571A CN 200980129157 A CN200980129157 A CN 200980129157A CN 102150235 B CN102150235 B CN 102150235B
Authority
CN
China
Prior art keywords
layer
active layer
initial layers
intermediate layer
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009801291571A
Other languages
English (en)
Other versions
CN102150235A (zh
Inventor
迈克尔·斯考兹
罗伯特·莱希纳
马丁·斯图兹曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dritte Patentportfolio Beteiligungs GmbH and Co KG
Original Assignee
Dritte Patentportfolio Beteiligungs GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dritte Patentportfolio Beteiligungs GmbH and Co KG filed Critical Dritte Patentportfolio Beteiligungs GmbH and Co KG
Publication of CN102150235A publication Critical patent/CN102150235A/zh
Application granted granted Critical
Publication of CN102150235B publication Critical patent/CN102150235B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02425Conductive materials, e.g. metallic silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Photovoltaic Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种生产多晶层的方法,其中一系列的层被沉积在基板(1)上,所述一系列的层包括:非晶起始层(4)、金属活性层(2)以及布置在所述非晶起始层(4)和所述活性层(2)之间的中间层(3)。所述中间层(3)基于钛产生。该一系列的层被热处理,以在所述活性层(2)的位置处产生多晶最终层。

Description

一种用于生产多晶层的方法
技术领域
本发明涉及生产多晶层的方法,所述方法包括:
将一系列的层沉积在基板上,所述一系列的层包括非晶起始层(amorphous initial layer)、金属活性层(metallic activation layer)以及布置在所述非晶起始层和所述活性层之间的中间层;以及
进行热处理以在所述活性层的位置处产生多晶最终层(polycrystalline final layer)。
背景技术
根据SCHNEIDER,Jens于2005年在柏林工业大学(TU Berlin)发表的论文《Nucleation and growth during the formation ofpolycrystalline silicon thin films》已知这样的方法。根据该已知的方法,由钼制成的中间层被用于金属诱导晶化(MIC,metal inducedcrystallization)过程。在该过程中,铝层被沉积在基板上并且由钼层覆盖。在钼层沉积在铝层上之后,在钼层上形成非晶硅层。该系列的层接受热处理。在热处理过程中,来自非晶硅层的硅原子扩散到铝层中。如果达到饱合极限(saturation limit),则沿着中间层在活性层中形成晶体硅种子(crystalline silicon seeds),所述中间层充当扩散屏障。该扩散屏障必须是热稳定的。特别地,所述中间层的熔点应比热处理过程中的处理温度高得多。该条件能够通过钼来满足,因为钼的熔化温度比一般的处理温度高得多。另外的要求是中间层的化学稳定性。但是,由钼制成的中间层在一些实验中表现出不稳定,因为钼与铝和硅反应。
通常,金属诱导晶化处理使用氧化物层作为中间层。在2004年的Appl.Phys.Lett.85,2134中GJUKIC,M.;BUSCHBECK,M.;LECHNER,R.;STUTZMANN,M公开了铝诱导层交换(=ALILE,aluminum inducedlayer exchange)处理,在铝诱导层交换该处理中,由沉积在铝层上的非晶半导体材料形成多晶导体材料,其中铝层的表面在沉积非晶半导体材料之前已经被氧化。
在比如玻璃等低成本的基板上生产出半导体材料的晶体薄膜层对于空间扩展(spatially extended)的电路元件,特别是基于所谓的薄膜晶体管(TFT)技术生产的太阳能电池和显示器是非常重要的。这些电路元件的功能性由半导体材料的电子特性决定。这些特性很大程度上取决于微观结构。在上下文中,要区别开非晶材料、纳米晶体材料、微晶材料、多晶材料和单晶材料。随着从非晶材料向单晶材料的结晶度的增加,电子特性正在改进。例如,非晶TFT显示器的开关时间要比微晶TFT显示器的开关时间长,并且非晶太阳能电池的效率要低于多晶太阳能电池的效率。
如果铝诱导层交换会产生粒度大于20μm的粗粒多晶层,则要求通常低于500℃的低的处理温度。这会导致非常慢的过程,所述过程可能会持续若干个小时。
在Selected topics of semiconductor physics and technology,no.86,2007中GJUKIC,M所发表的《Metal induced crystallization of silicaongermanium alloys》中公开了银诱导层交换(AgILE,silver induced layerexchange)处理,但该处理在工业生产条件下的该处理的可靠性存在问题。迄今,采用在基板上的非晶起始层及外部金属活性层的反向序列的层的处理看起来是不可行的。但是,这样的具有反向序列的层的处理对于生产太阳能电池是有利的,因为通过这样的处理能够在多晶半导体层的背侧获得高反射性的银导体。
发明内容
从该相关的技术继续发展,本发明寻求提供一种生产多晶薄膜的快速而可靠的方法。
该目标通过具有独立权利要求的特性的方法实现。在其从属权利要求中指出了优选实施方式和改进。
在该方法中,基于钛生产出中间层。由钛制成的中间层成为用作金属诱导晶化处理的化学稳定的和热稳定的扩散屏障。特别地,在比较短的处理时间段内获得了高品质的多晶层。
如果基于钛的中间层被氧化以产生附加的钛氧化物层,则该晶化处理的结果会更好。
另外还显示,中间层可以具有在1nm和10nm之间的厚度。因此,相对薄的中间层对于稳定该晶化过程是足够的。
非晶起始层通常包括至少一种半导体材料,例如硅或者锗。这些材料是用于比如太阳能电池和薄膜显示器的空间括展的电路元件的令人感兴趣的候选材料。
该活性层通常基于金属、基于过渡金属或者基于准金属(metalloid)生产的,所述金属例如是铝,所述过渡金属例如是银,所述准金属例如是锑。
活性层可以具有在10nm和600nm之间的厚度,优选地厚度在100nm和300nm之间。在大多数情况下,金属活性层的厚度会小于非晶起始层的厚度。因此,几乎整个非晶起始层能够被转换成为封闭的(closed)多晶材料膜。
热处理的处理温度有利地保持在由非晶起始层和活性层的组分形成的材料系统的共熔(eutectical)温度以下,从而在热处理期间不出现液相。
由于完成该处理所用的处理时间段依赖于该处理的活化能(activation energy),热处理的持续时间必须足够长以获得足够的覆盖率。对于覆盖起始序列层面积的99.5%的覆盖率,处理时间应长于:
t[h]=(Δx[nm]/100nm)*exp((2*10+4/T[K])-34.5)
其中Δx是活性层的厚度,单位为nm,T是所述热处理的处理温度,单位是卡尔文。
在一个特定实施方式中,活性层沉积在基板上,中间层形成在活性层上,非晶起始层沉积在中间层上。这样的方法产生了直接形成在基板上的多晶层。
在另外的实施方式中,非晶起始层沉积在基板上,中间层形成在非晶起始层上。最终,在中间层上沉积活性层。该过程产生了沉积在多晶层和基板之间的金属最终层。这样的布置特别地适用于将辐射转换成为电能的产品,因为所述金属最终层能够充当反射器并能够进一步用作电触点(electrical contact)。
在下面的说明中公开了本发明的其它的优点和特性,其中基于附图详细说明了本发明的示例性实施方式。
附图说明
图1至图4示出了对布置在基板上的金属活性层及外部非晶起始层的金属诱导晶化过程;
图5至图8示出了对于沉积在基板上的非晶起始层及外部金属活性层的反向(inverted)金属诱导晶化过程;
图9和图10示出了在传统的铝诱导层交换期间多晶层基于处理温度的时间演化;
图11和图12示出了在铝诱导层交换中多晶层基于处理温度的时间演化,其中具有由钛制成的中间层;
图13示出了用于各种处理的处理时间与过程温度的依赖关系;
图14是曲线图,其中绘出了多晶材料的覆盖率随使用铝氧化物作为扩散屏障的金属诱导晶化过程的处理时间段的变化;
图15是曲线图,其中绘出了多晶材料的覆盖率随使用银作为中间层的金属诱导晶化过程的处理时间段的变化;
图16是曲线图,其中绘出了多晶材料的覆盖率随具有非氧化的钛中间层的金属诱导晶化过程的处理时间段的变化;
图17是曲线图,其中绘出了多晶材料的覆盖率随具有氧化的钛中间层的金属诱导晶化过程的处理时间段的变化。
具体实施方式
图1至图4示出了金属诱导晶化过程。对于该过程,所使用的基板1可以具有非晶结构或者具有晶体结构。基板1例如可以是玻璃、硅或者硅晶圆。在基板1上,沉积有金属活性层2。金属活性层2通常由铝制成。活性层2具有10nm到600nm之间的厚度,并且具有大约200nm的通常厚度。作为铝的替代材料,还可以使用银或者其它适当的材料。通过使用热蒸发处理、电子束蒸发、溅射或者电化学沉积处理形成活性层2。
在完成沉积过程之后,在活性层2上形成薄的中间层3。中间层3基于钛产生并且具有在1nm至10nm之间的通常厚度。
在中间层3的表面上,形成非晶起始层4。非晶起始层4由例如硅和锗的半导体材料组成。可以通过热蒸发、电子束蒸发、溅射或者气相沉积来沉积形成非晶起始层4。非晶起始层4的厚度与活性层2的厚度相当。在大多数情况下,活性层2的厚度应该是非晶起始层4的厚度的0.6倍至0.8倍之间。接着,包括基板1及沉积在基板1上的一系列的层的试样(probe)通过低于包括活性层2和非晶起始层4的组分的材料系统的共熔温度的处理温度被退火。如果硅和/或锗被用于非晶起始层4,并且如果铝或者银被用于活性层2,则处理温度能够在420℃和830℃之间。例如,包括铝和锗的二元材料系统(binary materialsystem)的共熔温度大约是420℃,包括硅和铝的二元材料系统的共熔温度大约是570℃,而包括硅和银的二元材料系统的共熔温度大约是830℃。在退火过程中,发生从非晶起始层4到活性层2的扩散过程5。
如图2所示,形成非晶起始层4的材料的晶体种子沿着中间层3形成在活性层2中。晶体种子6生长到活性层2中,并且成为晶体7,其中晶体7的垂直生长最终被基板1的表面限制。晶体7然后沿横向进一步生长,直到形成连续的多晶最终层8。如图4所示,多晶最终层8被大部分的金属最终层9覆盖。外部非晶最终层9通常包括起始活性层2的组分和非晶起始层4的组分。
在完成退火过程后,非晶最终层9能够通过湿法化学处理被移除,例如通过使非晶最终层9暴露于盐酸而被移除。基于钛的中间层3能够由氢氟酸移除。最后,获得形成在基板1上的多晶硅-锗层。该多晶晶体通常具有可达50μm的横向延伸。
应注意到,在沉积中间层3后,中间层3可以暴露于空气或者暴露于氧气氛围以为中间层3提供氧化层。该处理步骤并非强制性的,但改进了最终生成的多晶最终层8的表面结构。
形成多晶最终层8所需要的时间在数秒至数十小时的范围内变化。
如果退火过程所用的处理温度与传统方法的温度是相当的,使用基于钛的中间层3提高了用于形成新的晶体的活性能而没有延缓该过程,该新的晶体导致产生了延伸的晶体。
使用钛形成中间层3的另一个优点在于基板1上的一系列的层也能够如图5至图8所示地反向。根据反向的金属诱导晶化过程,非晶起始层10沉积在基板1上。然后中间层3形成在非晶起始层10上,外部金属活性层11形成在中间层3上。
通过对由基板1和形成在基板1上的所述序列的层形成的试样进行退火,发生从非晶起始层10到活性层11的扩散过程12,并产生沿中间层3生长到活性层11中的晶体种子13。图6中所示的晶体种子13进一步生长并且成为如图7中所示的晶体14。
最后,晶体14形成位于金属最终层16上方的连续的多晶最终层15,其中所述金属最终层16形成在多晶层15和基板1之间并且能够用作接触多晶层15的电触点。特别地,如果活性层11由银制成,则最终金属层16为多晶层15提供了反射涂层,使得通过多晶层15传输的辐射能够被反射回到多晶层15中。
在已经沉积了非晶起始层10之后,可以在非晶起始层10上形成氧化层。这样的半导体氧化层通常是一种有效的扩散屏障,特别是在半导体材料是硅的情况下。但是,通过从钛产生中间层3,非晶起始层上的氧化层可能被还原,因为钛的电负性(electronegativity)低于硅的电负性。例如,根据鲍林标度(Pauling scale),硅的电负性是1.9,而钛的电负性是1.54。由此,钛能够使氧化层还原。
应注意到,根据鲍林标度,银的电负性是1.93。因此,如果省略中间层,并且如果金属活性层11直接形成在非晶起始层上,则非晶起始层10上的氧化层不会被还原。实验进一步显示,虽然根据鲍林标度铝的电负性为大约1.61并且因此也低于硅的电负性,但是由铝制成的中间层3和由银制成的金属活性层11使多晶层15的品质降低。
下文中,示出了若干进一步的实验结果,用于显示与使用基于钛的中间层3相关联的优点。
如果基板1是透明的,则直接位于基板1上的层的反射性的变化能够用于测量从活性层2到多晶最终层8的转换的进展,因为形成活性层2的材料通常具有不同于形成多晶最终层8的材料的反射性的另一反射性。特别地,如果铝被用于活性层2并且如果非晶起始层4由硅制成,所述反射性连续地减小并且邻近于基板1的层的外观变暗。
图9示出了透过玻璃基板1观察的试样的反射性的变化。图9特别地示出了具有氧化铝层的传统的铝诱导层交换。试样以400℃的处理温度被退火,在90分钟之后获得多晶最终层8的改进(advanced)状态。
然而,能够通过将退火温度从400℃提高到500℃而加速该过程。在该情况中,如根据图10能够识别出的,多晶最终层8的形成在210秒后达到了一种状态,而在400℃的处理温度下对试样进行退火在10分钟之后仍未达到该状态。
图11和图12示出了针对某一处理中的邻近基板1的层的类似的图片,在该处理中,活性层2上的氧化物被由钛制成的中间层3替代。
图11示出了在500℃的退火温度下的反射性的变化。通过与图10的比较显示,如果在两个处理中使用相同的退火温度,且如果使用钛形成中间层3,则所述转换花费了更多的时间。
但是,如果使用钛作为中间层3,则还能够提高退火温度。图12示出,如果试样在550℃下退火,则80秒后形成相当多的量的多晶体。由此,使用钛作为中间层3能够更为相当大程度地加速该晶化过程。
图13示出了曲线图,其中曲线17示出了金属诱导晶化过程的处理时间段与处理温度之间的关系,其中银被用作中间层3。处理时间段是实现面积的99.5%的覆盖率所需要的处理时间。另一个曲线18示出了金属诱导晶化过程的处理时间段与处理温度之间的关系,其中钛被用于中间层3。比较曲线17和曲线18显示,如果使用相同的处理温度,由钛制成的中间层3需要更长的处理时间段。
通过阿伦纽斯方程(Arrhenius equation)来描述处理时间段。特别地,通过t99.5=exp((2*10+4/T[K])+B)[h]来描述曲线17和曲线18,其中对于曲线17,B=-34.5,对于曲线18,B=-28.5。应注意到,该关系是针对于厚度为100nm的活性层2或者活性层11。如果活性层2或者活性层11的厚度低于或者高于100nm,则处理时间段随活性层2或者活性层11的厚度线性地按比例变化。
图14至图17示出了不同的曲线图,其中绘出了多晶层8的覆盖率随时间的进展。
图14示出了传统的铝诱导层交换过程的覆盖率的进展,其中铝氧化物被用作中间层3。处理时间段从500℃的处理温度时的100秒变化至400℃的处理温度时的1000秒。
图15示出了对于铝诱导层交换过程的在250℃和450℃之间的温度时的多晶最终层8的覆盖率的进展,其中银被用作中间层3。处理时间段从450℃的处理温度时的50秒变化至300℃的处理温度时的大略3小时。
图16示出了对于钛被用作中间层3而没有任何氧化的过程的覆盖率的进展。处理时间段从550℃的处理温度时的50秒变化至300℃的处理温度时的6小时。
如果钛中间层3被氧化,则处理时间段在550℃的处理温度时的60秒至300℃的处理温度时的大于30小时之间变化。
但是,必须注意到,与铝氧化物或者单独的银层被用作扩散屏障的金属诱导晶化过程相比,极大地提高了多晶最终层8和15的品质。
另外,使用钛的过程还允许反向的金属诱导晶化过程,而通过使用银作为中间层3进行该反向的过程是不可靠的。
尽管已经参考实施方式详细说明了将钛用作中间层的该过程,但该过程通常可以用包括氧化的过渡金属的中间层来执行,其中氧化的过渡金属可以限制在沿另一局部未氧化层所形成的单独的局部层内,或者其中该中间层可以包括基于氧化的过渡金属的未层化(unlayered)结构。
在本申请的整个说明书和权利要求书中,除非上下文中另外要求,单数涵盖多个。特别地,在使用不定冠词的情况中,除非上下文另外要求,本申请应被理解为意图指多个及单个。
除非与此不兼容,结合本发明的特定方面、实施方式或者示例所描述的特征、整体、特性、部件或者组件应理解为可应用于这里所说明的其它任何方面、实施方式或者示例。

Claims (14)

1.一种生产多晶层的方法,包括:
将一系列的层沉积在基板(1)上,所述一系列的层包括非晶起始层(4、10)、金属活性层(2、11)以及布置在所述起始层(4、10)和所述活性层(2、11)之间的中间层(3);以及
进行热处理以在所述活性层(2、11)的位置处产生多晶最终层(8、15),
其特征在于,所述中间层(3)基于Ti产生且包括钛氧化物。
2.根据权利要求1所述的方法,其特征在于,所述中间层(3)具有的厚度在1nm和10nm之间。
3.根据权利要求1至2中的任一项所述的方法,其特征在于,所述非晶起始层(4、10)包括至少一种半导体材料。
4.根据权利要求1所述的方法,其特征在于,所述非晶起始层(4、10)包括Si和/或Ge。
5.根据权利要求1所述的方法,其特征在于,所述非晶起始层(4、10)具有的厚度在10nm和600nm之间。
6.根据权利要求1所述的方法,其特征在于,所述活性层(2、11)基于过渡金属产生。
7.根据权利要求1所述的方法,其特征在于,所述活性层(2、11)基于Al、Sb或者Ag产生。
8.根据权利要求1所述方法,其特征在于,所述活性层(2、11)具有的厚度在10nm和600nm之间。
9.根据权利要求1所述的方法,其特征在于,所述活性层(2、11)的厚度小于所述非晶起始层(4、10)的厚度。
10.根据权利要求1所述的方法,其特征在于,所述热处理的处理温度被保持在由所述非晶起始层(4、10)和所述活性层(3)的组分所形成的材料系统的共熔温度以下。
11.根据权利要求10所述的方法,其特征在于,以覆盖99.5%的层面积的方式形成多晶最终层(8、15)的热处理的持续时间大于:
t=(Δx/100)*exp((2*10+4/T)-28.5)
其中Δx是所述活性层(2、11)的厚度,单位为nm,T是所述热处理的处理温度。
12.根据权利要求1所述的方法,其特征在于,所述活性层(2)沉积在所述基板(1)上,并且其中所述多晶最终层(8)形成在所述基板(1)上。
13.根据权利要求1所述的方法,其特征在于,所述非晶起始层(10)沉积在所述基板(1)上,并且其中所述多晶最终层(15)形成在所述基板(1)上的金属最终层(16)上。
14.一种将辐射转换成为电能的产品,其特征在于,所述产品利用根据权利要求1至13中的任一项所述的方法制成。
CN2009801291571A 2008-06-09 2009-06-09 一种用于生产多晶层的方法 Expired - Fee Related CN102150235B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP08157885.8A EP2133907B1 (de) 2008-06-09 2008-06-09 Polykristalline Silizium Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch
EP08157885.8 2008-06-09
PCT/EP2009/057122 WO2009150159A1 (en) 2008-06-09 2009-06-09 A method for producing polycrystalline layers

Publications (2)

Publication Number Publication Date
CN102150235A CN102150235A (zh) 2011-08-10
CN102150235B true CN102150235B (zh) 2013-09-25

Family

ID=40011019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801291571A Expired - Fee Related CN102150235B (zh) 2008-06-09 2009-06-09 一种用于生产多晶层的方法

Country Status (6)

Country Link
US (1) US20110223747A1 (zh)
EP (3) EP2133907B1 (zh)
JP (1) JP2011523791A (zh)
KR (1) KR101304286B1 (zh)
CN (1) CN102150235B (zh)
WO (1) WO2009150159A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2133907B1 (de) * 2008-06-09 2014-06-18 Dritte Patentportfolio Beteiligungsgesellschaft mbH & Co. KG Polykristalline Silizium Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch
US8557688B2 (en) * 2009-12-07 2013-10-15 National Yunlin University Of Science And Technology Method for fabricating P-type polycrystalline silicon-germanium structure
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
DE102017119346A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Bauteil mit Pufferschicht und Verfahren zur Herstellung eines Bauteils
JP7232499B2 (ja) * 2018-09-03 2023-03-03 国立大学法人 筑波大学 半導体装置とその製造方法および光電変換装置
US11189724B2 (en) * 2018-10-24 2021-11-30 International Business Machines Corporation Method of forming a top epitaxy source/drain structure for a vertical transistor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338482A (en) * 1981-02-17 1982-07-06 Roy G. Gordon Photovoltaic cell
JPH06244103A (ja) * 1993-02-15 1994-09-02 Semiconductor Energy Lab Co Ltd 半導体の製造方法
US6241817B1 (en) * 1997-05-24 2001-06-05 Jin Jang Method for crystallizing amorphous layer
JP2002093701A (ja) * 2000-09-12 2002-03-29 Toyota Central Res & Dev Lab Inc 多結晶シリコン薄膜の製造方法
US6812491B2 (en) * 2002-03-22 2004-11-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory cell and semiconductor memory device
AU2002951838A0 (en) * 2002-10-08 2002-10-24 Unisearch Limited Method of preparation for polycrystalline semiconductor films
US7709360B2 (en) * 2004-06-07 2010-05-04 Imec Method for manufacturing a crystalline silicon layer
US7662702B2 (en) * 2004-06-07 2010-02-16 Imec Method for manufacturing a crystalline silicon layer
KR100839735B1 (ko) * 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR101612130B1 (ko) * 2007-03-20 2016-04-12 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 산화물 반도체막 및 반도체 디바이스
KR100901343B1 (ko) * 2007-07-23 2009-06-05 (주)실리콘화일 결정질 반도체 박막 제조 방법
WO2009068756A1 (fr) * 2007-11-28 2009-06-04 Commissariat A L'energie Atomique Procede de cristallisation
EP2133907B1 (de) * 2008-06-09 2014-06-18 Dritte Patentportfolio Beteiligungsgesellschaft mbH & Co. KG Polykristalline Silizium Dünnschichten hergestellt durch Titan-unterstützten Metall-induzierten Schichtaustausch

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
J.M.E.Harper et.al..Mechanisms for success or failure of diffusion barriers between aluminum and silicon.《Journal of Vacuum Science and Technology: Part A》.1989,第7卷(第3期),
Jens Schneider.Nucleation and growth during the formation of polycrystalline silicon thin films.《PHD THESIS》.2006,
K.Nakamura et.al..Ti and V layers retard interaction between Al films and polycrystalline Si.《Applied Physics Letters》.1976,第28卷(第5期),
Mechanisms for success or failure of diffusion barriers between aluminum and silicon;J.M.E.Harper et.al.;《Journal of Vacuum Science and Technology: Part A》;19890501;第7卷(第3期);875页-880页 *
Nucleation and growth during the formation of polycrystalline silicon thin films;Jens Schneider;《PHD THESIS》;20060331;18页第2段、24页第2段、38页3.1.2节,图2.12 *
Ti and V layers retard interaction between Al films and polycrystalline Si;K.Nakamura et.al.;《Applied Physics Letters》;19760301;第28卷(第5期);277页倒数第2段-279页第2段 *

Also Published As

Publication number Publication date
EP2304772A1 (en) 2011-04-06
EP2133907B1 (de) 2014-06-18
US20110223747A1 (en) 2011-09-15
WO2009150159A1 (en) 2009-12-17
EP2133907A1 (de) 2009-12-16
EP2477212A1 (de) 2012-07-18
CN102150235A (zh) 2011-08-10
JP2011523791A (ja) 2011-08-18
KR101304286B1 (ko) 2013-09-11
KR20110015054A (ko) 2011-02-14

Similar Documents

Publication Publication Date Title
CN102150235B (zh) 一种用于生产多晶层的方法
US7678420B2 (en) Method of depositing germanium films
Chen et al. Another route to fabricate single-phase chalcogenides by post-selenization of Cu–In–Ga precursors sputter deposited from a single ternary target
JP5173512B2 (ja) 導電体およびその製造方法
CN1720356A (zh) 在异质衬底上制作晶体半导体薄膜的方法
US7781067B2 (en) Aligned crystalline semiconducting film on a glass substrate and method of making
US5470619A (en) Method of the production of polycrystalline silicon thin films
Choi et al. Metal induced lateral crystallization of amorphous silicon through a silicon nitride cap layer
US7659185B2 (en) Method for forming silicon thin-film on flexible metal substrate
Martı́nez et al. Comparison between large area dc-magnetron sputtered and e-beam evaporated molybdenum as thin film electrical contacts
Guliants et al. Transmission electron microscopy study of Ni silicides formed during metal-induced silicon growth
JP2000156517A (ja) 化合物半導体薄膜の製造方法およびこれを用いた太陽電池
CN104593725A (zh) 抑制银凝聚的双源金属共沉积方法
Ekanayake et al. Poly-silicon thin films by aluminium induced crystallisation of microcrystalline silicon
KR20210133835A (ko) 항균소재 및 이의 제조방법
CN105914258B (zh) 半导体结构以及制备半导体结构的方法
US20050186687A1 (en) Methods of forming capacitors with high dielectric layers and capacitors so formed
Dimova-Malinovska et al. Polycrystalline silicon thin films obtained by metal-induced crystallization
Pandey et al. Revisiting the interface sensitive selective crystallization in HWCVD a-Si: H/Al bilayer system
Lee et al. A Study of Silicon Crystallization Dependence upon Silicon Thickness in Aluminum-induced Crystallization Process
Guliants et al. A novel method of structure control in Si thin film technology
Kishore et al. Transmission Electron Microscopy and X-Ray Diffraction Analysis of Aluminum-Induced Crystallization of Amorphous Silicon in α-Si: H/Al and Al/α-Si: H Structures
Liu et al. Study on the solid state reaction between crystalline Co film and Si (1 1 1) substrate
JP3229749B2 (ja) 多結晶半導体薄膜の製造方法及び光起電力装置
JPH07142405A (ja) 多結晶半導体膜およびその成膜方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130925

Termination date: 20150609

EXPY Termination of patent right or utility model