JPH10284741A - ダイオード装置 - Google Patents

ダイオード装置

Info

Publication number
JPH10284741A
JPH10284741A JP9098145A JP9814597A JPH10284741A JP H10284741 A JPH10284741 A JP H10284741A JP 9098145 A JP9098145 A JP 9098145A JP 9814597 A JP9814597 A JP 9814597A JP H10284741 A JPH10284741 A JP H10284741A
Authority
JP
Japan
Prior art keywords
region
electrode
epitaxial layer
conductivity type
specific resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9098145A
Other languages
English (en)
Inventor
Takeshi Kasahara
健 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP9098145A priority Critical patent/JPH10284741A/ja
Publication of JPH10284741A publication Critical patent/JPH10284741A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【課題】 同じ表面に両極の電極を形成することによ
り、フエースダウンボンディングの手法を用いて回路基
板に接続できる金属と半導体間の接合を形成したダイオ
ード装置を提供することにある。 【解決手段】 半導体基体の表面において電極を接続で
きない基板２のために、基板２と同じ導電形の領域７を
エピタキシャル層２内に形成し、領域７の基体表面の露
呈部分に電極６を形成する。このことにより、金属と半
導体間の接合を形成する電極５と他端の電極６を半導体
基体の同じ表面に形成できるので課題を達成できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、同じ表面に両極の
電極を形成してあり、回路基板の導体パターンにリード
線を用いることなく直接接続が可能な金属と半導体間の
接合を有するダイオード装置に関する。
【０００２】
【従来の技術】各種の電子回路を形成する場合に、プリ
ント基板等の回路基板に集積回路をリード線を用いるこ
となく直接接続する手法、いわゆるフエースダウンボン
ディングの手法がある。この手法は、集積回路の同じ表
面に電極を形成してその表面を下にして回路基板に直接
電極を接続するものであり、集積回路のパッケージング
の必要がないので集積回路の小型化と低価格化の見地か
ら多用される。しかしこのような手法は、トランジスタ
を主に形成してあって同じ表面に電極を引き出せる集積
回路には使用できるが、電極が二つだけのダイオード装
置、例えばショットキーダイオード装置には使用できな
かった。
【０００３】図３は従来のショットキーダイオード装置
を示す断面の説明図であるが、シリコンからなる半導体
基板１上の高比抵抗のエピタキシャル層２の表面には電
極５が接触しており、金属と半導体間の接合であるショ
ットキー・バリア３が接触部分に形成されている。４は
酸化シリコンからなる絶縁膜、１０と１１はリードフレ
ームにより形成された板状の端子であり、１３はリード
線である。そして、他方の電極１２は基板１の裏面に形
成されている。これは、電極１２が金属と半導体間の接
合を形成することなく単に半導体にオーム接続するため
には低比抵抗の基板１に接続する必要があり、その基板
１がエピタキシャル層２の下側にあることによる。
【０００４】裏面の電極１２は端子１０に固着されてお
り、固着部分ではリボン状の金を基板１と端子１０との
間に挟んで加熱することにより、端子１０、金、基板１
の共晶が形成されている。表面の電極５は、金のリード
線１３により端子１１に接続される。そして、端子１
０、１１だけを外部に露呈させて樹脂封止等のパッケー
ジングが行われ、端子１０、１１が回路基板に接続され
る。このように、従来のダイオード装置は同じ表面に二
つの電極を形成することができないのでフエースダウン
ボンディングによる回路基板への接続もできなかった。
【０００５】
【発明が解決しようとする課題】本発明の課題は、同じ
表面に両極の電極を形成することによりフエースダウン
ボンディングの手法を用いて回路基板に接続できる金属
と半導体間の接合を有するダイオード装置を提供するこ
とにある。
【０００６】
【課題を解決するための手段】本発明のダイオード装置
は、半導体基体の表面に露呈する高比抵抗の第１の領
域、第１の領域の下側に形成された低比抵抗の同じ導電
形の第２の領域、該基体の表面から第２の領域まで延在
する低比抵抗で第１の領域と同じ導電形の第３の領域、
基体の表面で第１の領域と接触して金属と半導体間の接
合を形成する第１の電極、基体表面で第３の領域に接続
する第２の電極とを有することを特徴とする。
【０００７】
【発明の実施の形態】半導体基体の表面において電極を
接続できない領域のために、表面に露呈する該領域と同
じ導電形の別の領域を形成し、その別の領域を介して表
面で電極を接続可能にするものである。
【０００８】
【実施例】以下、本発明のダイオード装置の実施例をシ
ョットキーダイオード装置を例にとり図１と図２を参照
しながら説明する。図１は断面図、図２は平面図であ
り、図３と同一部分は同じ符号を付してある。図１にお
いて、１は導電形がＮ形で低比抵抗のシリコンの半導体
基板であり、その基板１上に同じ導電形で高比抵抗のエ
ピタキシャル層２が形成されている。エピタキシャル層
２には、第１の電極５が接触しており接触部分に金属と
半導体間の接合であるショットキー・バリア３を形成し
ている。また、エピタキシャル層２にはその表面から基
板１まで延在する導電形がＮ形で低比抵抗の第３の領域
７を形成してある。そして、領域７には第２の電極６が
接続している。また、フエースダウンボンディングを行
うためのバンプ８、バンプ９を夫々電極５と電極６の上
に形成してある。
【０００９】このようなショットキーダイオード装置
は、アノード電極である電極５が第１の領域であるエピ
タキシャル層２に接触し、カソード電極である電極６は
領域７を介して、第２の領域の役割をする基板１に接続
している。電極５、電極６はいずれもエピタキシャル層
２の同じ表面、つまり半導体基体の表面にあり、フエー
スダウンボンディングが可能である。このようなショッ
トキーダイオード装置の製造に際しては、エピタキシャ
ル層２内に最初に領域７を形成する以外は通常のショッ
トキーダイオード装置の製造方法を用いればよい。
【００１０】なお、基板１は第２の領域の役割を行った
が、基板とは別に埋め込み層を形成してその埋め込み層
を第２の領域として用いることもできる。実施例におい
ては、領域７は金属と半導体間の接合を形成する電極５
の近傍に一箇所形成されているが、例えば周囲に円状に
形成してもよい。また実施例では、ショットキーダイオ
ード装置について説明したが、金属と半導体間の接合を
有する種々のダイオード装置に広く応用できることは明
らかである。
【００１１】
【発明の効果】以上述べたように、本発明のダイオード
装置は表面に露呈しない領域を表面に露呈する別の領域
に接続してあり、表面に露呈しない領域はその別の領域
を介して必要な表面の電極に接続する構成である。した
がって、同じ表面に両極の電極を形成することができ、
リード線を用いることなく回路基板に接続することが可
能になる。このようにして、本発明のダイオード装置
は、トランジスタを形成する集積回路と同じように回路
基板に接続することができ、小形化と経済性の見地から
極めて実用的な発明である。
【図面の簡単な説明】
【図１】 本発明のダイオード装置の実施例を示す断面
図である。
【図２】 図１の平面図である。
【図３】 従来のダイオード装置の断面の説明図であ
る。
【符号の説明】
１ 半導体基板 ２ エピタキシャル層 ３ ショットキー・バリア ５、６ 電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体基体の表面に露呈する高比抵抗の
    第１の領域、第１の領域の下側に形成された同じ導電形
    で低比抵抗の第２の領域、該基体の表面から第２の領域
    まで延在する第１の領域と同じ導電形で低比抵抗の第３
    の領域、基体の表面で第１の領域と接触して金属と半導
    体間の接合を形成する第１の電極、基体表面で第３の領
    域に接続する第２の電極を有することを特徴とするダイ
    オード装置。
  2. 【請求項２】 第１の領域はエピタキシャル層により形
    成され、第２の領域は半導体基板により形成され、第３
    の領域は該エピタキシャル層内に形成されている請求項
    １のダイオード装置。
JP9098145A 1997-03-31 1997-03-31 ダイオード装置 Pending JPH10284741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9098145A JPH10284741A (ja) 1997-03-31 1997-03-31 ダイオード装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9098145A JPH10284741A (ja) 1997-03-31 1997-03-31 ダイオード装置

Publications (1)

Publication Number Publication Date
JPH10284741A true JPH10284741A (ja) 1998-10-23

Family

ID=14212039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9098145A Pending JPH10284741A (ja) 1997-03-31 1997-03-31 ダイオード装置

Country Status (1)

Country Link
JP (1) JPH10284741A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431189B1 (ko) * 2002-06-07 2004-05-12 삼성전기주식회사 반도체 소자 패키지 및 그 제조방법
JP2006505955A (ja) * 2002-11-06 2006-02-16 インターナショナル レクティファイアー コーポレイション チップスケールのショットキーデバイス

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4941465B1 (ja) * 1970-12-03 1974-11-09
JPS60125754U (ja) * 1984-02-01 1985-08-24 三洋電機株式会社 半導体装置
JPS6139959U (ja) * 1984-08-17 1986-03-13 三洋電機株式会社 半導体装置
JPH02262372A (ja) * 1989-04-03 1990-10-25 Fujitsu Ltd 半導体装置およびその製造方法
JPH03219641A (ja) * 1990-01-25 1991-09-27 Fujitsu Ltd 半導体装置
JPH0411775A (ja) * 1990-04-28 1992-01-16 Fujitsu Ltd 半導体装置とその製造方法
JPH04188630A (ja) * 1990-11-19 1992-07-07 Nec Corp 半導体集積回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4941465B1 (ja) * 1970-12-03 1974-11-09
JPS60125754U (ja) * 1984-02-01 1985-08-24 三洋電機株式会社 半導体装置
JPS6139959U (ja) * 1984-08-17 1986-03-13 三洋電機株式会社 半導体装置
JPH02262372A (ja) * 1989-04-03 1990-10-25 Fujitsu Ltd 半導体装置およびその製造方法
JPH03219641A (ja) * 1990-01-25 1991-09-27 Fujitsu Ltd 半導体装置
JPH0411775A (ja) * 1990-04-28 1992-01-16 Fujitsu Ltd 半導体装置とその製造方法
JPH04188630A (ja) * 1990-11-19 1992-07-07 Nec Corp 半導体集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431189B1 (ko) * 2002-06-07 2004-05-12 삼성전기주식회사 반도체 소자 패키지 및 그 제조방법
JP2006505955A (ja) * 2002-11-06 2006-02-16 インターナショナル レクティファイアー コーポレイション チップスケールのショットキーデバイス
US8921969B2 (en) 2002-11-06 2014-12-30 Siliconix Technology C. V. Chip-scale Schottky device

Similar Documents

Publication Publication Date Title
JPH10256574A (ja) ダイオード装置
US8564049B2 (en) Flip chip contact (FCC) power package
US20060145319A1 (en) Flip chip contact (FCC) power package
JPH08321521A (ja) 樹脂封止型半導体装置及びその製造方法
JP2000082816A (ja) 低電力実装設計
JP2000150918A (ja) ダイオード装置
US3697828A (en) Geometry for a pnp silicon transistor with overlay contacts
US3581166A (en) Gold-aluminum leadout structure of a semiconductor device
JP3500015B2 (ja) 半導体装置及びその製造方法
JPH10284741A (ja) ダイオード装置
US3636619A (en) Flip chip integrated circuit and method therefor
US3763550A (en) Geometry for a pnp silicon transistor with overlay contacts
US9337132B2 (en) Methods and configuration for manufacturing flip chip contact (FCC) power package
JP2000261004A (ja) 半導体装置
JPS62244160A (ja) 半導体装置
JP2002334993A (ja) 半導体装置およびその実装方法
US3684931A (en) Semiconductor device with coplanar electrodes also overlying lateral surfaces thereof
US4998160A (en) Substrate power supply contact for power integrated circuits
JP3639390B2 (ja) 半導体装置
JP2871575B2 (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH04269841A (ja) 半導体装置
CN112151522A (zh) 芯片封装结构、芯片封装方法及数字隔离器
JP2754969B2 (ja) バンプ形成領域を有する半導体装置
JP2022188994A (ja) 半導体装置
JP2000100864A (ja) 半導体装置及びその組立体