JPH1022812A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH1022812A
JPH1022812A JP8796397A JP8796397A JPH1022812A JP H1022812 A JPH1022812 A JP H1022812A JP 8796397 A JP8796397 A JP 8796397A JP 8796397 A JP8796397 A JP 8796397A JP H1022812 A JPH1022812 A JP H1022812A
Authority
JP
Japan
Prior art keywords
circuit
signal
potential
output
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8796397A
Other languages
English (en)
Other versions
JP3195913B2 (ja
Inventor
Tadahiro Kuroda
田 忠 広 黒
Takayasu Sakurai
井 貴 康 櫻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP8796397A priority Critical patent/JP3195913B2/ja
Priority to US08/848,126 priority patent/US5933029A/en
Priority to EP19970107187 priority patent/EP0805557A3/en
Publication of JPH1022812A publication Critical patent/JPH1022812A/ja
Priority to US09/280,726 priority patent/US6037805A/en
Application granted granted Critical
Publication of JP3195913B2 publication Critical patent/JP3195913B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Memory System (AREA)
  • Dc Digital Transmission (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 消費電力を可及的に少なくすることを可能に
する。 【解決手段】 第１の電源の電位と第２の電源の電位の
間の所定電位を発生するバイアス回路１と、第１の電源
の電位と第２の電源の電位の間で振動する正転および反
転入力信号を受け、バイアス回路の出力電位と第１の電
源の電位の間で振動する信号に変換し、この変換された
信号で転送路を駆動するドライバ回路５と、バイアス回
路の出力電位を分圧する分圧回路９と、分圧回路の出力
を基準電位とし、転送路を駆動する信号を検出し、第１
の電源の電位と第２の電源の電位の間で振動する信号に
変換するレシーバ回路１０と、を備えていることを特徴
とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バス、クロック
線、または半導体チップの入出力線を駆動するドライバ
回路を備えた半導体集積回路装置に関するものである。
【０００２】
【従来の技術】ＣＭＯＳ回路の消費電力Ｐは、次式で与
えられる。
【０００３】 Ｐ＝ｐｔ・ｆ・ＣＬ・Ｖｓ・ＶDD （１） ここで、Ｖｓは信号振幅、ＶDDは電源電圧、ｐｔはスイ
ッチング確率、ｆはクロック周波数、ＣＬは負荷容量で
ある。
【０００４】従来、一般的な回路では、信号は電源電圧
の間で振幅するので、 Ｐ＝ｐｔ・ｆ・ＣＬ・ＶDD 2 （２） になる。
【０００５】バスやクロック線、あるいは半導体チップ
の入出力線には通常大きな寄生容量が付くため、これら
の線を駆動するドライバ回路は大きな電力を消費する。
この問題は、近年半導体集積回路装置の低消費電力化が
求められている中、ますます重要な問題になってきてい
る。
【０００６】ところで、消費電力を低減する方法の１つ
は、式（１）からも分かるように、信号振幅を小さくす
ることである。ところが、これは容易ではない。まず、
小振幅信号を出力するドライバ回路を低電力に実現する
のが難しい。あるいは、小振幅信号を受信して通常の信
号に戻すレシーバ回路を低電力に実現するのも難しい。
【０００７】さらに、小振幅信号にするとノイズ余裕が
小さくなるので、誤った信号伝送をしないようにするこ
とも難しい。特にチップの入出力線には、信号反射など
の影響が乗りやすい。通常の振幅の信号とのクロストー
クも問題である。
【０００８】あるいは、温度変化やデバイスのばらつき
によるレシーバ回路のしきい値の変動も問題になる。
【０００９】以上の理由により、従来は、小振幅信号は
メモリのビット線信号などの性質の良く分かった回路の
一部に使われていただけで、一般の半導体回路装置には
電源電圧の間で振幅する信号を使っていた。
【００１０】
【発明が解決しようとする課題】このため、上記ドライ
バ回路を備えた半導体集積回路装置の低消費電力化が進
まないという問題がある。
【００１１】本発明は上記事情を考慮してなされたもの
であって、消費電力が可及的に少ないドライバ回路を備
えた半導体集積回路装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明による半導体集積
回路装置の第１の態様は、第１の電源の電位と第２の電
源の電位の間の所定電位を発生するバイアス回路と、前
記第１の電源の電位と前記第２の電源の電位の間で振動
する正転および反転入力信号を受け、前記バイアス回路
の出力電位と前記第１の電源の電位の間で振動する信号
に変換し、この変換された信号で転送路を駆動するドラ
イバ回路と、前記バイアス回路の出力電位を分圧する分
圧回路と、前記分圧回路の出力を基準電位とし、前記転
送路を駆動する信号を検出し、前記第１の電源の電位と
前記第２の電源の電位の間で振動する信号に変換するレ
シーバ回路と、を備えていることを特徴とする。
【００１３】また本発明による半導体集積回路装置の第
２の態様は、第１の電源の電位と第２の電源の電位の間
の所定電位を発生するバイアス回路と、前記第１の電源
の電位と前記第２の電源の電位の間で振動する正転およ
び反転入力信号を受け、イネーブル信号に基づいて前記
バイアス回路の出力電位と前記第１の電源の電位の間で
振動する信号に変換してこの変換された信号で転送路を
駆動するかまたは出力が高インピーダンスとなるドライ
バ回路と、前記バイアス回路の出力電位を分圧する分圧
回路と、前記分圧回路の出力を基準電位とし、前記転送
路を駆動する信号を検出し、前記第１の電源の電位と前
記第２の電源の電位の間で振動する信号に変換するレシ
ーバ回路と、を備えていることを特徴とする。
【００１４】また本発明による半導体集積回路装置の第
３の態様は、第１の電源の電位と第２の電源の電位の間
の所定電位を発生するバイアス回路と、前記第１の電源
の電位と前記第２の電源の電位の間で振動する正転およ
び反転入力信号を受け、前記バイアス回路の出力電位と
前記第１の電源の電位の間で振動する差動信号に変換
し、この差動信号で転送路を駆動するドライバ回路と、
前記転送路を駆動する差動信号を検出し、前記第１の電
源の電位と前記第２の電源の電位の間で振動する信号に
変換するレシーバ回路と、を備えていることを特徴とす
る。
【００１５】また本発明による半導体集積回路装置の第
４の態様は、第１の電源の電位と第２の電源の電位の間
の所定電位を発生するバイアス回路と、前記第１の電源
の電位と前記第２の電源の電位の間で振動する正転およ
び反転入力信号を受け、イネーブル信号に基づいて前記
バイアス回路の出力電位と前記第１の電源の電位の間で
振動する差動信号に変換してこの差動信号で転送路を駆
動するかまたは出力が高インピーダンスとなるドライバ
回路と、前記転送路を駆動する差動信号を検出し、前記
第１の電源の電位と前記第２の電源の電位の間で振動す
る信号に変換するレシーバ回路と、を備えていることを
特徴とする。
【００１６】また本発明による半導体集積回路装置の第
５の態様は、第２または第４の態様の半導体集積回路装
置において、前記ドライバ回路の出力が高インピーダン
スになったときに前記転送路の電位を所定値に維持する
バスターミネータ回路を備えていることを特徴とする。
【００１７】また本発明による半導体集積回路装置の第
６の態様は、第１の電源の電位と第２の電源の電位の間
の所定電位を発生するバイアス回路、前記第１の電源の
電位と前記第２の電源の電位の間で振動する第１の正転
および反転入力信号を受け、第１のイネーブル信号に基
づいて前記バイアス回路の出力電位と前記第１の電源の
電位の間で振動する信号に変換してこの信号で出力する
かまたは出力が高インピーダンスとなる第１のドライバ
回路、前記バイアス回路の出力電位を分圧する第１の分
圧回路、および第１のレシーバ回路、を有する第１の半
導体チップと、入力端が配線を介して前記第１の分圧回
路の入力端に接続されて前記バイアス回路の出力電位を
分圧する第２の分圧回路、前記第１の電源の電位と前記
第２の電源の電位の間で振動する第２の正転および反転
入力信号を受け、第２のイネーブル信号に基づいて前記
バイアス回路の出力電位と前記第１の電源電位の間で振
動する信号に変換してこの信号を出力するかまたは出力
が高インピーダンスとなるように動作し、出力端が転送
用配線を介して前記第１のドライバ回路の出力端に接続
される第２のドライバ回路、および第２のレシーバ回
路、を有する第２の半導体チップと、を備え、前記第１
のレシーバ回路は前記第１のドライバ回路の出力が高イ
ンピーダンスのときに動作して前記転送用配線を介して
送られてくる前記第２のドライバ回路からの信号を検出
して前記第１の電源の電位と前記第２の電源の電位の間
で振動する信号に変換し、前記第２のレシーバ回路は前
記第２のドライバ回路の出力が高インピーダンスのとき
に動作して前記転送用配線を介して送られてくる前記第
１のドライバ回路からの信号を検出して前記第１の電源
の電位と前記第２の電源の電位の間で振動する信号に変
換することを特徴とする。また本発明による半導体集積
回路装置の第７の態様は、第１または第６の態様のいず
れかの半導体集積回路装置において、前記バイアス回路
は、各々のゲートとドレインが接続された同一導電型の
複数のＭＯＳトラジンスタが直列に接続された直列回路
と、前記導電型と同じ導電型の他のＭＯＳトランジスタ
と、を有し、前記直列回路のソース側となる一端は前記
第１の電源に接続され、前記直列回路のドレイン側とな
る他端は電流源および前記他のＭＯＳトランジスタのゲ
ートに接続され、前記他のＭＯＳトランジスタのドレイ
ンが前記第２の電源に接続され、前記他のＭＯＳトラン
ジスタのソースからバイアス電位が出力されることを特
徴とする請求項１乃至６のいずれかに記載の半導体集積
回路装置。
【００１８】また本発明による半導体集積回路装置の第
８の態様は、第１の電源の電位と第２の電源の電位の間
の所定電位を発生する第１のバイアス回路、前記第１の
電源の電位と前記第２の電源の電位の間で振動する第１
の正転および反転入力信号を受け、第１のイネーブル信
号に基づいて前記第１のバイアス回路の出力電位と第１
の電源の電位の間で振動する差動信号に変換してこの差
動信号を出力するかまたは出力が高インピーダンスとな
る第１のドライバ回路、および第１のレシーバ回路を有
する第１の半導体チップと、第３の電源の電位と第４の
電源の電位の間の所定電圧を発生する第２のバイアス回
路、前記第３の電源の電位と前記第４の電源の電位の間
で振動する第２の正転および反転入力信号を受け、第２
のイネーブル信号に基づいて前記第２のバイアス回路の
出力電位と前記第３の電源の電位の間で振動する差動信
号に変換してこの差動信号を出力するかまたは出力が高
インピーダンスとなる第２のドライバ回路、および第２
のレシーバ回路を有する第２の半導体チップと、を備
え、前記第１および第２のドライバ回路の出力端は転送
用配線によって接続され、前記第１のレシーバ回路は前
記第１のドライバ回路の出力が高インピーダンスのとき
に動作して前記転送用配線を介して送られてくる前記第
２のドライバ回路からの差動信号を検出して前記第１の
電源の電位と前記第２の電源の電位の間で振動する信号
に変換し、前記第２のレシーバ回路は前記第２のドライ
バ回路の出力が高インピーダンスのときに動作して前記
転送用配線を介して送られてくる前記第１のドライバ回
路からの差動信号を検出して前記第３の電源の電位と前
記第４の電源の電位の間で振動する信号に変換すること
を特徴とする。
【００１９】また本発明による半導体集積回路装置の第
９の態様は、第８の態様の半導体集積回路装置におい
て、前記第１のバイアス回路は、各々のゲートとドレイ
ンが接続された第１の導電型の複数のＭＯＳトラジンス
タが直列に接続された直列回路と、前記第１導電型の他
のＭＯＳトランジスタと、を有し、前記直列回路のソー
ス側となる一端は前記第１の電源に接続され、前記直列
回路のドレイン側となる他端は電流源および前記第１導
電型の他のＭＯＳトランジスタのゲートに接続され、前
記第１導電型の他のＭＯＳトランジスタのドレインが前
記第２の電源に接続され、前記第１導電型の他のＭＯＳ
トランジスタのソースからバイアス電位が出力され、前
記第２のバイアス回路は、各々のゲートとドレインが接
続された第２の導電型の複数のＭＯＳトラジンスタが直
列に接続された直列回路と、前記第２導電型の他のＭＯ
Ｓトランジスタと、を有し、前記直列回路のソース側と
なる一端は前記第３の電源に接続され、前記直列回路の
ドレイン側となる他端は電流源および前記第２導電型の
他のＭＯＳトランジスタのゲートに接続され、前記第２
導電型の他のＭＯＳトランジスタのドレインが前記第４
の電源に接続され、前記第２導電型の他のＭＯＳトラン
ジスタのソースからバイアス電位が出力されることを特
徴とする。
【００２０】また本発明による半導体集積回路装置の第
１０の態様は、マトリクス状に配置された複数の半導体
チップを有し、各半導体チップはデータ転送用の入出力
端を有し、この入出力端は隣接する他の半導体チップの
入出力端とボンディング配線または基板配線からなる転
送用配線によって接続されており、更に半導体チップの
全部または一部の前記データ転送用の入出力端には小振
幅入出力回路が設けられており、この小振幅入出力回路
はこの小振幅入出力回路が設けられている半導体チップ
に応じた第１の電源の第１の電位と第２の電源の第２の
電位の間で振動する正転および反転信号を受け、前記第
１の電位と第２の電位の間の所定電位と前記第１の電位
との間で振動する小振幅信号に変換してこの変換された
信号を前記転送用配線を介して隣接する他の半導体チッ
プの入出力端に送出するとともに、前記転送用配線を介
して送られてくる小振幅信号を前記第１の電位と前記第
２の電位の間で振動する信号に変換することを特徴とす
る。
【００２１】また本発明による半導体集積回路装置の第
１１の態様は、第１０の態様の半導体集積回路装置にお
いて、前記小振幅入出力回路は、前記第１の電位と前記
第２の電位の間の所定電位を発生するバイアス回路と、
前記第１の電位と前記第２の電位の間で振動する正転お
よび反転入力信号を受け、イネーブル信号に基づいて前
記バイアス回路の出力電位と前記第１の電位の間で振動
する信号に変換してこの変換された信号で前記転送用配
線を駆動するかまたは出力が高インピーダンスとなるド
ライバ回路と、前記バイアス回路の出力電位を分圧する
分圧回路と、前記分圧回路の出力を基準電位とし、前記
転送用配線を介して送られてくる信号を検出し、前記第
１の電位と前記第２の電位の間で振動する信号に変換す
るレシーバ回路と、を備えていることを特徴とする。
【００２２】また本発明による半導体集積回路装置の第
１２の態様は、第１０の態様の半導体集積回路装置にお
いて、前記小振幅入出力回路は、前記第１の電位と前記
第２の電位の間の所定電位を発生するバイアス回路と、
前記第１の電位と前記第２の電位の間で振動する正転お
よび反転入力信号を受け、イネーブル信号に基づいて前
記バイアス回路の出力電位と前記第１の電源の電位の間
で振動する差動信号に変換してこの差動信号で前記転送
用配線を駆動するかまたは出力が高インピーダンスとな
るドライバ回路と、前記転送用配線を介して送られてく
る差動信号を検出し、前記第１の電位と前記第２の電位
の間で振動する信号に変換するレシーバ回路と、を備え
ていることを特徴とする。
【００２３】また本発明による半導体集積回路装置の第
１３の態様は、一列に配列された第１乃至第ｎの半導体
チップを有し、前記第１の半導体チップは所定の処理機
能を有する第１の機能手段と、データ転送用の第１の入
出力端と、前記第１の機能手段の出力をこの出力よりも
小さな振幅を有する小振幅信号に変換して前記第１の入
出力端を介して隣接する第２の半導体チップに送出する
とともに、前記第２の半導体チップから前記第１の入出
力端を介して送られてくる小振幅信号をこの小振幅信号
よりも大きな振幅を有する大振幅信号に変換して前記第
１の機能手段に送出する第１の小振幅入出力回路と、を
備え、前記第ｉ（ｉ＝２，…ｎ−１）の半導体チップは
所定の処理機能を有する第ｉの機能手段と、データ転送
用の第２（ｉ−１）および第２ｉ−１の入出力端と、第
２（ｉ−１）および第２ｉ−１の小振幅入出力回路と、
第ｉ−１のスイッチ回路とを備え、前記第ｉ−１のスイ
ッチ回路は第ｉの機能手段の出力を前記第２（ｉ−１）
の小振幅入出力回路または前記第２ｉ−１の小振幅入出
力回路へ制御信号に基づいて送出するとともに、前記第
２（ｉ−１）の小振幅入出力回路または前記第２ｉ−１
の小振幅入出力回路の出力を、前記第ｉの機能手段に送
出するかまたはバイパスして前記第２（ｉ−１）または
第２ｉ−１の小振幅入出力回路のうちの他方の小振幅入
出力回路に送出するように前記制御信号に基づいて選択
し、前記第２（ｉ−１）の小振幅入出力回路は、前記第
ｉ−１のスイッチ回路の出力を、この出力よりも小さな
振幅の小振幅信号に変換して前記第２（ｉ−１）の入出
力端を介して前記第ｉ−１の半導体チップに送出すると
ともに、前記第２（ｉ−１）の入出力端を介して前記第
ｉ−１の半導体チップから送られてくる小振幅信号を、
この小振幅信号よりも大きな振幅を有する大振幅信号に
変換して前記第ｉ−１のスイッチ回路に送出し、前記第
２ｉ−１の小振幅入出力回路は、前記第ｉ−１のスイッ
チ回路の出力を、この出力よりも小さな振幅の小振幅信
号に変換して前記第２ｉ−１の入出力端を介して前記第
ｉ＋１の半導体チップに送出するとともに、前記第２ｉ
−１の入出力端を介して前記第ｉ＋１の半導体チップか
ら送られてくる小振幅信号を、この小振幅信号よりも大
きな振幅の大振幅信号に変換して前記第ｉ−１のスイッ
チ回路に送出し、前記第ｎの半導体チップは所定の処理
機能を有する第ｎの機能手段と、データ転送用の第２
（ｎ−１）の入出力端と、前記第ｎの機能手段の出力を
この出力よりも小さな振幅を有する小振幅信号に変換し
て前記第２（ｎ−１）の入出力端を介して隣接する第ｎ
−１の半導体チップに送出するとともに、前記第ｎ−１
の半導体チップから前記第２（ｎ−１）の入出力端を介
して送られてくる小振幅信号を、この小振幅信号よりも
大きな振幅を有する大振幅信号に変換して前記第ｎの機
能手段に送出する第２（ｎ−１）の小振幅入出力回路
と、を備え、前記第ｉ（ｉ＝１，…ｎ−１）の半導体チ
ップの第２ｉ−１の入出力端は前記第ｉ＋１の半導体チ
ップの第２ｉの入出力端と、ボンディング配線または基
板配線からなる転送用配線によって接続されている、こ
とを特徴とする。
【００２４】また本発明による半導体集積回路装置の第
１４の態様は、第１３の態様の半導体集積回路装置にお
いて、前記第ｉ（ｉ＝１，…ｎ−２）のスイッチ回路
は、前記第２ｉの小振幅入出力回路と前記第ｉ＋１の機
能ブロックとを第１の制御信号に基づいて導通させる第
１のスイッチ素子と、前記第ｉ＋１の機能ブロックと前
記第２ｉ＋１の小振幅入出力回路とを第２の制御信号に
基づいて導通させる第２のスイッチ素子と、前記第２ｉ
の小振幅入出力回路と第２ｉ＋１の小振幅入出力回路と
を第３の制御信号に基づいて導通させる第３のスイッチ
素子とを有し、前記第ｊ（ｊ＝１，…３）のスイッチ素
子は前記第ｊの制御信号をゲートに受けるＮチャネルＭ
ＯＳトランジスタと前記第ｊの制御信号の反転信号を受
けるＰチャネルＭＯＳトランジスタとからなるトランス
ファゲートを有し、前記第１乃至第３の制御信号はこれ
らのうちの１つの制御信号の値が「Ｈ」レベルならば他
の２つの制御信号は「Ｌ」レベルであることを特徴とす
る。
【００２５】また本発明による半導体集積回路装置の第
１５の態様は、一列に配列された第１乃至第ｎの半導体
チップを有し、前記第１の半導体チップは所定の処理機
能を有する第１の機能手段と、データ転送用の第１の入
出力端と、前記第１の機能手段の出力をこの出力よりも
小さな振幅を有する小振幅信号に変換して前記第１の入
出力端を介して隣接する第２の半導体チップに送出する
とともに、前記第２の半導体チップから前記第１の入出
力端を介して送られてくる小振幅信号をこの小振幅信号
よりも大きな振幅を有する大振幅信号に変換して前記第
１の機能手段に送出する第１の小振幅入出力回路と、を
備え、前記第ｉ（ｉ＝２，…ｎ−１）の半導体チップは
所定の処理機能を有する第ｉの機能手段と、データ転送
用の第２（ｉ−１）および第２ｉ−１の入出力端と、第
２（ｉ−１）および第２ｉ−１の小振幅入出力回路と、
第２（ｉ−１）および第２ｉ−１のセレクタ回路とを備
え、前記第２（ｉ−１）の小振幅入出力回路は前記第２
（ｉ−１）の入出力端を介して隣接する第ｉ−１の半導
体チップから送られてくる小振幅信号をこの小振幅信号
よりも大きな振幅を有する大振幅信号に変換して前記第
２（ｉ−１）のセレクタ回路に送出するとともに前記第
２（ｉ−１）のセレクタ回路からの信号をこの信号より
も振幅の小さな信号に変換して前記第２（ｉ−１）の入
出力端を介して前記第ｉ−１の半導体チップに送出し、
前記第２ｉ−１の小振幅入出力回路は前記第２ｉ−１の
入出力端を介して隣接する第ｉ＋１の半導体チップから
送られてくる小振幅信号をこの小振幅信号よりも大きな
振幅を有する大振幅信号に変換して前記第２ｉ−１のセ
レクタ回路に送出するとともに、前記第２ｉ−１のセレ
クタ回路からの信号をこの信号よりも振幅の小さな信号
に変換して前記第２ｉ−１の入出力端を介して前記第ｉ
＋１の半導体チップに送出し、前記第２（ｉ−１）のセ
レクタ回路は前記第ｉの機能手段の出力および前記第２
ｉ−１のセレクタ回路からの信号を前記第２（ｉ−１）
の小振幅入出力回路に送出するとともに、前記第２（ｉ
−１）の小振幅入出力回路からの信号を制御信号に基づ
いて選択して前記第ｉの機能手段または前記第２ｉ−１
のセレクタ回路に送出し、前記第２ｉ−１のセレクタ回
路に送出し、前記第２ｉ−１のセレクタ回路は前記第ｉ
の機能手段の出力および前記第２（ｉ−１）のセレクタ
回路からの信号を前記第２ｉ−１の小振幅入出力回路に
送出するとともに、前記第２ｉ−１の小振幅入出力回路
からの信号を前記制御信号に基づいて選択して前記第ｉ
の機能手段または前記第２（ｉ−１）のセレクタ回路に
送出し、前記第ｎの半導体チップは所定の処理機能を有
する第ｎの機能手段と、データ転送用の第２（ｎ−１）
の入出力端と、前記第ｎの機能手段の出力をこの出力よ
りも小さな振幅を有する小振幅信号に変換して前記第２
（ｎ−１）の入出力端を介して隣接する第ｎ−１の半導
体チップに送出するとともに、前記第ｎ−１の半導体チ
ップから前記第２（ｎ−１）の入出力端を介して送られ
てくる小振幅信号を、この小振幅信号よりも大きな振幅
を有する大振幅信号に変換して前記第ｎの機能手段に送
出する第２（ｎ−１）の小振幅入出力回路と、を備えて
いることを特徴とする。
【００２６】また本発明による半導体集積回路装置の第
１６の態様は、第１３乃至第１５のいずれかの態様の半
導体集積回路装置において、前記第１の半導体チップは
ＣＰＵを備えており、前記第２乃至第ｎの半導体チップ
は各々メモリを備えていることを特徴とする。
【００２７】また本発明による半導体集積回路装置の第
１７の態様は、第１３乃至第１５のいずれかの態様の半
導体集積回路装置において、前記第１乃至第ｎ−１の半
導体チップは各々ＣＰＵを備えており、前記第ｎの半導
体チップはメモリを備えていることを特徴とする。
【００２８】
【発明の実施の形態】本発明による半導体集積回路装置
の第１実施の形態を図１に示す。この実施の形態の半導
体集積回路装置は小振幅出力回路と、分圧回路９と、セ
ンスアンプ回路を有するレシーバ回路１０とを備えてい
る。小振幅出力回路はバイアス回路１と、ドライバ回路
５とを有している。
【００２９】バイアス回路１は所定の電位を発生するも
のであって、電流源２と、同じサイズのｎ個のＮチャネ
ルＭＯＳトランジスタＭ1 ，……Ｍn を直列に接続した
直列回路と、ＮチャネルＭＯＳトランジスタ３と、キャ
パシタ４とを備えている。各トランジスタＭi （ｉ＝
１，…ｎ）のゲート端子はドレイン端子に接続され、ト
ランジスタＭn のドレイン端子は電流源２の出力端子に
接続され、トランジスタＭ1 のソースは接地される。一
方トランジスタ３のドレイン端子は駆動電源ＶDDに接続
され、ゲート端子はトランジスタＭn のドレイン端子に
接続され、ソース端子はキャパシタ４を介して接地され
る。
【００３０】したがって各トランジスタＭi （ｉ＝１，
…ｎ）のしきい値電圧をＶthとするとトランジスタＭn
のドレイン端子の電位はｎ・Ｖthとなる。
【００３１】またトランジスタ３のしきい値電圧もＶth
とすることが可能となるからトランジスタ３のソース端
子、すなわちバイアス回路１の出力端子ＮV の電位は一
定の電位（ｎ−１）・Ｖthとなる。なお、キャパシタ４
はバイアス回路１の出力端の電位を、より安定にするた
めに設けたもので、これによりドライバ回路５の出力過
渡応答が良くなる。キャパシタ４は無くても良い。
【００３２】ドライバ回路５は駆動電位ＶDDと接地電位
ＧＮＤの間で振動する、正転入力信号および反転入力信
号を受信し、バイアス回路１の出力電位と接地電位ＧＮ
Ｄとの間で振動する小振幅信号に変換しこの小振幅信号
によってバスやクロック線等の転送路１００を駆動する
ものであって、直列に接続されたＮチャネルＭＯＳトラ
ンジスタ６1 ，６2 を備えている。トランジスタ６1 は
ドレインがバイアス回路の出力端子ＮV に接続され、ゲ
ートに正転入力信号を受け、ソースがトランジスタ６2
のドレインに接続されている。またトランジスタ６2 は
ゲートに反転入力信号を受け、ソースが接地されてい
る。そしてトランジスタ６1 とトランジスタ６2 の接続
点から出力信号が転送路１００に送出される。
【００３３】分圧回路９はバイアス回路１の出力電圧を
分圧するもので、例えば、図３に示すように直列に接続
された複数（図面上では２個）の抵抗Ｒ1 ，Ｒ2 から構
成される。
【００３４】レシーバ回路１０は分圧回路９の出力電位
を基準電位として転送路１００を介して送られてくる小
振幅信号をセンスアンプ回路で検出し、駆動電位ＶDDと
接地電位ＧＮＤの間で振動する信号に変換するものであ
る。
【００３５】以上説明したように第１の実施の形態の半
導体集積回路装置によれば、バスやクロック線等の転送
路１００を駆動するドライバ回路５の出力は小振幅信号
とすることが可能となる。一般にドライバ回路の消費電
力は出力信号の振幅に比例する。このため、本実施の形
態の半導体集積回路装置は消費電力を従来の場合に比べ
て少なくすることができる。
【００３６】なお、上記実施の形態においては、バイア
ス回路１内の直列回路は同じサイズのＮチャネルＭＯＳ
トランジスタから構成したが異なるサイズのＮチャネル
ＭＯＳトランジスタから構成しても良い。
【００３７】次に本発明による半導体集積回路装置の第
２の実施の形態の構成を図２に示す。この実施の形態の
半導体集積回路装置は図１に示す第１の実施の形態の半
導体集積回路装置において、ドライバ回路５にＮＯＲゲ
ート７1 ，７2 を新たに設けたものである。ＮＯＲゲー
ト７1 は正転入力信号とイネーブル信号とに基づいてＮ
ＯＲ演算を行い、演算結果をトランジスタ６1 のゲート
に送出する。ＮＯＲゲート７2 は反転入力信号とイネー
ブル信号とに基づいてＮＯＲ演算を行い、演算結果をト
ランジスタ６2 のゲートに出力する。
【００３８】したがってこの第２の実施の形態において
は、イネーブル信号がＬレベルの場合は図１に示す第１
の実施の形態と同様の動作を行い、イネーブル信号がＨ
レベルの場合はドライバ回路５の出力が高インピーダン
スとなる。
【００３９】この第２の実施の形態の半導体集積回路装
置も第１の実施の形態と同様の効果を奏することは言う
までもない。
【００４０】次に本発明による半導体集積回路装置の第
３の実施の形態の構成を図４に示す。この実施の形態の
半導体集積回路装置は図１に示す第１の実施の形態の半
導体集積回路装置において、分圧回路９を削除するとと
もに、ドライバ回路５に直列接続されたＮチャネルＭＯ
Ｓトランジスタ６3 ，６4 を新たに設けたものである。
トランジスタ６3 はドレインがバイアス回路１の出力端
子に接続され、ゲートに反転入力信号を受け、ソースが
トランジスタ６4 のドレインに接続されている。トラン
ジスタ６4 はゲートに正転入力信号を受け、ソースが接
地されている。そしてトランジスタ６1 とトランジスタ
６2 の接続点から小振幅化された正転信号が転送路１０
０1 を介してレシーバ回路１０に送られる。またトラン
ジスタ６3 とトランジスタ６4 の接続点から小振幅化さ
れた反転信号が転送路１００2を介してレシーバ回路１
０に送られる。
【００４１】したがって第３の実施の形態においては、
ドライバ回路５は所定の電位（ｎ−１）・Ｖthと接地電
位ＧＮＤの間で振動する差動信号で転送路１００1 ，１
００2 を駆動する。レシーバ回路１０は転送路１０
０1 ，１００2 を介して送られてくる差動信号をセンス
アンプ回路で検出し、駆動電源ＶDDと接地電源ＧＮＤの
間で振動する信号に変換する。以上説明したように本実
施の形態の半導体集積回路装置も第１の実施の形態の場
合と同様に消費電力を可及的に少なくすることができ
る。
【００４２】なお、この実施の形態の半導体集積回路装
置においては、転送路が第１の実施の形態に比べて２倍
必要となるが、センスアンプ回路の基準電位が不要であ
り、また同相ノイズにも強くなり動作余裕が広がる。
【００４３】次に本発明による半導体集積回路装置の第
４の実施の形態の構成を図５に示す。この実施の形態の
半導体集積回路装置は、図４に示す第３の実施の形態の
半導体集積回路装置において、ドライバ回路５にＮＯＲ
ゲート７1 ，７2 を設けたものである。
【００４４】ＮＯＲゲート７1 は正転入力信号とイネー
ブル信号に基づいてＮＯＲ演算を行い、演算結果をトラ
ンジスタ６1 ，６4 のゲートに送出する。ＮＯＲゲート
７2は反転入力信号とイネーブル信号に基づいてＮＯＲ
演算を行い、演算結果をトランジスタ６2 ，６3 のゲー
トに送出する。
【００４５】したがって本実施の形態においては、イネ
ーブル信号がＬレベルの場合は第３の実施の形態と同様
の動作を行い、イネーブル信号がＨレベルの場合はドラ
イバ回路５の出力は高インピーダンスとなる。
【００４６】以上説明したように、この実施の形態の半
導体集積回路装置も消費電力を可及的に小さくすること
ができる。
【００４７】なお、第１乃至第４の実施の形態で用いら
れる正転入力信号と反転入力信号は図６に示すように反
転ゲート２１，２２と、ＰチャネルＭＯＳトランジスタ
およびＮチャネルＭＯＳトランジスタからなるトランス
ファゲート２３とからなる回路によって生成することが
できる。
【００４８】また、第１乃至第４の実施の形態に用いら
れるセンスアンプ回路は図７に示すように電流源２５
と、差動入力信号をゲートに受ける２個のＰチャネルＭ
ＯＳトランジスタ２６1 ，２６2 と、２個のＮチャネル
ＭＯＳトランジスタ２７1 ，２７2 とから構成すること
が可能である。なお、第１および第２の実施の形態にお
いてはトランジスタ２６2 のゲートに分圧回路９の出力
が入力される。
【００４９】また、上述のセンスアンプ回路は図８に示
すように制御信号をゲートに受けるＰチャネルＭＯＳト
ランジスタ３１と、差動入力信号をゲートに受ける２個
のＰチャネルＭＯＳトランジスタ３２1 ，３２2 と、直
列に接続されるとともにゲートが共通に接続されるＰチ
ャネルＭＯＳトランジスタ３３1 およびＮチャネルＭＯ
Ｓトランジスタ３４1 と、直列に接続されるとともにゲ
ートが共通に接続されるＰチャネルＭＯＳトランジスタ
３３2 およびＮチャネルＭＯＳトランジスタ３４2 とか
ら構成することが可能である。
【００５０】次に本発明による半導体集積回路装置の第
５の実施の形態の構成を図９に示す。この実施の形態の
半導体集積回路装置は、図２に示す第２の実施の形態の
半導体集積回路装置において、バイアス回路１の出力端
子と転送路１００との間にバスターミネータ回路４０を
新たに設けたものである。このバスターミネータ回路４
０はドライバ回路５の出力が高インピーダンスになった
ときにバス等の転送路１００の電位を維持するためのも
のである。
【００５１】このバスターミネータ回路４０は図１０に
示すように、２個のＰチャネルＭＯＳトランジスタ４１
1 ，４１2 と、２個のＮチャネルＭＯＳトランジスタ４
２1，４２2 とから構成される。トランジスタ４１
i （ｉ＝１，２）はソースがバイアス回路１の出力端子
ＮV に接続され、ゲートがトランジスタ４２i のゲート
に接続され、ドレインがトランジスタ４２i のドレイン
に接続される。そしてトランジスタ４２i （ｉ＝１，
２）のソースは接地される。トランジスタ４１1 ，４２
1 のドレインはトランジスタ４１2 ，４２2 のゲートに
接続され、トランジスタ４１2 ，４２2 のドレインはト
ランジスタ４１1 ，４２1 のゲートに接続される。そし
てトランジスタ４１1 ，４２1 のドレインは転送路１０
０に接続される。
【００５２】以上説明したことによりこの第５の実施の
形態の半導体集積回路装置も第２の実施の形態と同様に
消費電力を可及的に少なくすることができる。また、ド
ライバ回路５の出力が高インピーダンスになったときに
転送路１００の電位を所定の電位に維持することができ
る。
【００５３】次に本発明による半導体集積回路装置の第
６の実施の形態の構成を図１１に示す。この実施の形態
の半導体集積回路装置は図５に示す第４の実施の形態の
半導体集積回路装置において、バイアス回路２の出力端
子ＮV と転送路１００1 ，１００2 との間にバスターミ
ネータ回路４０を設けたものである。このバスターミネ
ータ回路４０は第５の実施の形態の場合と同様にドライ
バ回路５の出力が高インピーダンスになった場合に転送
路１００1 ，１００2 の電位を所定の電位に維持するた
めのものであり、図１０に示す回路によって実現でき
る。この場合、図１０に示すトランジスタ４１1 ，４２
1 のドレインに転送路１００1 が接続され、トランジス
タ４１2 ，４２2 のドレインには転送路１００2 が接続
される。
【００５４】以上説明したように、この第６の実施の形
態の半導体集積回路装置も第４の実施の形態の場合と同
様に消費電力を可及的に少なくすることができる。また
ドライバ回路５の出力が高インピーダンスになった場合
に転送路１００1 ，１００2の電位を所定の電位に維持
することができる。
【００５５】なお、第１乃至第６の実施の形態において
は、ドライバ回路５と、レシーバ回路１０は同一電源に
よって駆動しても良いし、異なる電源によって駆動する
ことも可能である。
【００５６】次に本発明による半導体集積回路装置の第
７の実施の形態の構成を図１２に示す。この実施の形態
の半導体集積回路装置は、２つの半導体チップのうちの
半導体チップＡにバイアス回路１A と、ドライバ回路５
A と、分圧回路９A と、レシーバ回路１０A と設け、半
導体チップＢにキャパシタ４B と、ドライバ回路５
Bと、分圧回路９B と、レシーバ回路１０B とを設けた
ものである。
【００５７】バイアス回路１A 、ドライバ回路５A ，５
B 、および分圧回路９A ，９B は図２に示す第２の実施
の形態にかかるバイアス回路１、ドライバ回路５、およ
び分圧回路９と各々同一の構成である。
【００５８】バイアス回路１A の出力端ＮV は分圧回路
９A の入力端に接続されているとともに半導体チップＡ
に設けられているパッド５１A にも接続されている。ま
た、分圧回路９B の入力端およびキャパシタ４B の一端
はチップＢ上に設けられたパッド５１B に接続されてい
る。そしてこれらのチップＡ，Ｂは至近距離に配置さ
れ、パッド５１A と５１B はボンディング配線６１によ
って接続される。したがってバイアス回路１A の出力電
位はチップＢにもパッド５１A 、ボンディング配線６
１、およびパッド５１B を介して分圧回路９B およびキ
ャパシタ４B に印加される。なお、キャパシタ４B は分
圧回路９B の入力端の電位を安定に保つために設けられ
たものである。キャパシタ４B は無くても良い。
【００５９】またドライバ回路５A の出力端はチップＡ
上に設けられたパッド５２A に接続され、ドライバ回路
５B の出力端はチップＢ上に設けられたパッド５２B に
接続されている。そしてこれらのパッド５２A と５２B
はボンディング配線６２によって接続されている。な
お、ドライバ回路５B を構成するトランジスタ６1 のド
レインはパッド５１B に接続されている。
【００６０】一方、レシーバ回路１０A は分圧回路９A
の出力電位を基準電位として、ボンディング配線６２を
介して送られてくるドライバ回路５B の出力をセンスア
ンプ回路で検出して駆動電位ＶDDと接地電位の間で振動
する信号に変換する。またレシーバ回路１０B は分圧回
路９B の出力電位を基準電位として、ボンディング配線
６２を介して送られてくるドライバ回路５A の出力をセ
ンスアンプ回路で検出して駆動電位ＶDDと接地電位の間
で振動する信号に変換する。
【００６１】したがって、この実施の形態の半導体集積
回路装置はドライバ回路５A が動作しているときはレシ
ーバ回路１０B も動作しているがドライバ回路５B とレ
シーバ回路１０A は動作を停止している。また、ドライ
バ回路５B が動作しているときはレシーバ回路１０A も
動作しているがドライバ回路５A とレシーバ回路１０B
は動作を停止していることになる。
【００６２】以上説明したようにこの実施の形態の半導
体集積回路装置においてはチップ間で転送される信号は
小振幅であるのでドライバ回路の電力を削減することが
可能となり、消費電力を可及的に少なくすることができ
る。
【００６３】なお、この実施の形態においては、チップ
Ａにはバイアス回路１A 、およびドライバ回路５A 、か
らなる小振幅出力回路と、分圧回路９A およびレシーバ
回路１０A からなる小振幅入力回路が設けられ、チップ
Ｂにはドライバ回路５B からなる小振幅出力回路と、分
圧回路９B およびレシーバ回路１０B からなる小振幅入
力回路が設けられていることになる。
【００６４】また、この実施の形態においては２つのチ
ップが至近距離に配置され、その間をボンディング配線
で接続したことにより、出力容量は削減され、またチッ
プ間配線とドライバ回路はインピーダンス整合を取らず
とも大きな信号反射は現れない。
【００６５】なお、上記実施の形態において、チップＢ
上にバイアス回路を設けることが可能である。この場合
ボンディング配線６１は不要となる。そしてこの場合、
チップＡとチップＢは同一電源を用いても良いし、異な
る電源を用いることも可能である。
【００６６】また、上記実施の形態においてはチップ間
をボンディング配線で接続したが、基板配線で直接接続
しても良い。
【００６７】次に本発明による半導体集積回路装置の第
８の実施の形態の構成を図１３に示す。この実施の形態
の半導体集積回路装置は、至近距離に配置された２つの
半導体チップＡ，Ｂに各々小振幅入力回路および小振幅
出力回路を設けたものである。チップＡの小振幅出力回
路はバイアス回路１A およびドライバ回路５A からなっ
ており、小振幅入力回路はレシーバ回路１０A からなっ
ている。またチップＢの小振幅出力回路はバイアス回路
１B およびドライバ回路５B からなっており、小振幅入
力回路はレシーバ回路１０B からなっている。
【００６８】バイアス回路１A ，１B およびドライバ回
路５A ，５B 、は図５に示す第４の実施の形態のバイア
ス回路１およびドライバ回路５と同一の構成となってい
る。そしてドライバ回路５A の２つの出力はチップＡに
設けられたパッド５３A ，５４A に各々接続される。ま
たドライバ回路５B の２つの出力はチップＢに設けられ
たパッド５３B ，５４B に各々接続される。またチップ
Ａのパッド５３A とチップＢのパッド５３B はボンディ
ング配線６３によって接続され、チップＡのパッド５４
A とチップＢのパッド５４B はボンディング配線６４に
よって接続されている。
【００６９】一方レシーバ回路１０A はボンディング配
線６３，６４を介して送られてくるドライバ回路５B の
小振幅化された差動出力をセンスアンプ回路で検出し、
駆動電位ＶDDと接地電位ＧＮＤの間で振動する信号に変
換する。また、レシーバ回路１０B はボンディング配線
６３，６４を介して送られてくるドライバ回路５A の小
振幅化された差動出力をセンスアンプ回路で検出し、駆
動電位ＶDDと接地電位ＧＮＤの間で振動する信号に変換
する。
【００７０】したがって、この実施の形態の半導体集積
回路装置はドライバ回路５A が動作しているときはレシ
ーバ回路１０B も動作しているがドライバ回路５B とレ
シーバ回路１０A は動作を停止している。また、ドライ
バ回路５B が動作しているときはレシーバ回路１０A も
動作しているがドライバ回路５A とレシーバ回路１０B
は動作を停止していることになる。
【００７１】以上説明したようにこの実施の形態の半導
体集積回路装置においてはチップ間で転送される信号は
小振幅であるのでドライバ回路の電力を削減することが
可能となり、消費電力を可及的に少なくすることができ
る。
【００７２】また、この実施の形態においては２つのチ
ップが至近距離に配置され、その間をボンディング配線
で接続したことにより、出力容量は削減され、またチッ
プ間配線とドライバ回路はインピーダンス整合を取らず
とも大きな信号反射は現れない。
【００７３】また、上記第８の実施の形態においては、
チップＡとチップＢは同一の電源を用いたが異なる電源
を用いることも可能である。
【００７４】なお、第７および第８の実施の形態の半導
体集積回路装置においてはボンディング配線がなされた
半導体チップＡ，Ｂは同一のリードフレームの台に載置
した後、樹脂封止することも可能である。
【００７５】次に本発明による半導体集積回路装置の第
９の実施の形態を図１４乃至図１５を参照して説明す
る。
【００７６】この第９の実施の形態の半導体集積回路装
置の全体の構成を図１４に示す。この実施の形態の半導
体集積回路装置は一列に配置された複数の半導体チップ
７２1 ，…７２n をボンディング配線７７で接続したも
のである。半導体チップ７２1 はパッド７４を有し、半
導体チップ７２i （ｉ＝２，…ｎ−１）はパッド７４，
７５を有し、半導体チップ７２n はパッド７５を有して
いる。そして隣接する、半導体チップ７２i （ｉ＝２，
…ｎ−１）と半導体チップ７２i+1 は至近距離に置か
れ、半導体チップ７２i のパッド７４と半導体チップ７
２i+1 のパッド７５はボンディング配線７７によって接
続されている。
【００７７】そして端部の半導体チップ７２1 と７２n
には、各々図１５（ａ）に示すような半導体チップ８５
の構成を有しており、このチップ８５には機能ブロック
８６と、小振幅入出力回路８７と、パッド８８が設けら
れている。小振幅入出力回路８７は図１２または図１３
に示す第７または第８の実施の形態の小振幅入力回路お
よび小振幅出力回路からなっている。なお、第８の実施
の形態の小振幅入力回路および小振幅出力回路が用いら
れる場合はパッド８８は２個必要となる。
【００７８】また図１４に示す端部以外の各半導体チッ
プ７２i （ｉ＝２，…ｎ−１）は図１５（ｂ）に示すよ
うな半導体チップ９０の構成を有しており、このチップ
９０は小振幅入出力回路９１とスイッチ回路９２と、機
能ブロック９３と、小振幅入出力回路９４と、パッド９
５，９６とを有している。小振幅入出力回路９１および
９４は各々図１５（ａ）に示す小振幅入出力回路８７と
同一の構成となっている。
【００７９】次に本実施の形態の構成と動作を説明す
る。まず、端部の半導体チップ７２1または７２n にお
いては図１５（ａ）に示すように、機能ブロック８６の
出力信号は小振幅入出力回路８７によって小振幅信号に
変換され、パッド８８、ボンディング配線８９を介して
隣接する半導体チップに送出される。また隣接する半導
体チップからボンディング配線８９を介して送られてき
た小振幅信号はパッド８８を介して小振幅入出力回路８
７に入力され、増幅されて大振幅信号に変換され機能ブ
ロック８６に送出される。
【００８０】また、端部以外の各半導体チップ７２
i （ｉ＝２，…ｎ−１）においては、図１５（ｂ）に示
すように、隣接する半導体チップから例えばパッド９５
を介して送られてきた小振幅信号は小振幅入出力回路９
１によって増幅されて、大振幅信号に変換されスイッチ
回路９２に送られる。そしてこの大振幅信号は、図示し
ない制御信号に基づいてスイッチ回路９２によって機能
ブロック９３に送られるか、またはバイパスされて小振
幅入出力回路９４に送られるように選択される。小振幅
入出力回路９４に送られた大振幅信号は小振幅信号に変
換され、パッド９６、ボンディング配線９９を介して隣
接する半導体チップに送出される。
【００８１】なお、上記制御信号は外部または他の半導
体チップから送られてくる。
【００８２】また機能ブロック９３に大振幅信号が送ら
れた場合は、所定の処理が行われ、この処理の結果に基
づいて他の半導体チップに信号を送出する必要がある場
合は、スイッチ回路９２を介して小振幅入出力回路９１
または小振幅入出力回路９４に送られる。そして小振幅
入出力回路９１または小振幅入出力回路９４によって小
振幅信号に変換されてボンディング配線９８またはボン
ディング配線９９を介して、隣接する半導体チップに送
出される。なお、機能ブロックはＣＰＵまたはメモリ等
に相当するもので所定の処理機能を有している。
【００８３】また、パッド９６を介して隣接する半導体
チップから送られてきた小振幅信号は小振幅入出力回路
９４によって大振幅信号に変換される。そしてこの大振
幅信号は図示しない制御信号に基づいてスイッチ回路９
２によって機能ブロック９３に送られるか、またはバイ
パスされて小振幅入出力回路９１に送られるように選択
される。小振幅入出力回路９１に送られた大振幅信号は
小振幅信号に変換され、パッド９５、ボンディング配線
９８を介して隣接する半導体チップに送出される。
【００８４】以上説明したように第９の実施の形態の半
導体集積回路装置によれば、半導体チップ間で転送され
る信号は小振幅信号であるから、小振幅入出力回路内の
ドライバ回路の電力を削減することが可能となり、消費
電力を可及的に少なくすることができる。
【００８５】なお、本実施の形態の半導体集積回路装置
においては、複数の半導体チップはボンディング配線が
なされた後、同一のリードフレームの台に載置して樹脂
封止することも可能である。
【００８６】この第９の実施の形態の半導体集積回路装
置に用いられるスイッチ回路９２の具体的な構成の一例
を図１６に示す。このスイッチ回路９２は図１６（ａ）
に示すように３個のスイッチ素子１０１，１０２，１０
３からなっている。スイッチ素子１０１は制御信号Ｓ12
に基づいてノードＮ1 とノードＮ2 を接続し、スイッチ
素子１０２は制御信号Ｓ23に基づいてノードＮ2 とノー
ドＮ3 を接続し、スイッチ素子１０３は制御信号Ｓ31に
基づいてノードＮ3 とノードＮ1 を接続する。
【００８７】そして各スイッチ素子は図１６（ｂ）に示
すようにインバータ回路１０５と、ＰチャネルＭＯＳト
ランジスタ１０６およびＮチャネルＭＯＳトランジスタ
１０７からなるトランスファゲートとを有している。制
御信号ＳはＮチャネルＭＯＳトランジスタ１０７のゲー
トに送られるとともにインバータ回路１０５を介してＰ
チャネルＭＯＳトランジスタ１０６のゲートに送られ
る。
【００８８】したがって、図１６（ａ）において、制御
信号Ｓ12の値が「１」で他の制御信号Ｓ23，Ｓ31の値が
「０」の場合にはノードＮ1 とノードＮ2 が接続され、
制御信号Ｓ23の値が「１」で他の制御信号Ｓ31，Ｓ12の
値が「０」の場合にはノードＮ2 とノードＮ3 が接続さ
れ、制御信号Ｓ31の値が「１」で他の制御信号Ｓ12，Ｓ
23の値が「０」の場合はノードＮ3 とノードＮ1 が接続
される（図１６（ｃ）参照）。
【００８９】次に上記第９の実施の形態の半導体集積回
路装置の第１の変形例の構成を図１７に示す。この変形
例の半導体集積回路装置はＣＰＵからなる半導体チップ
８１と、複数のメモリ８２1 ，…８２n を一列に近接し
て配置し、ボンディング配線で接続したものである。
【００９０】この第１の変形例の半導体集積回路装置に
おいては、消費電力を少なくすることができるととも
に、ＣＰＵが大容量のデータを高速にアクセスすること
が可能となる。
【００９１】次に上記第９の実施の形態の半導体集積回
路装置の第２の変形例の構成を図１８に示す。この変形
例の半導体集積回路装置は、マルチＣＰＵ構成の半導体
集積回路装置であって、複数のＣＰＵ８１1 ，…８１n
とメモリ８２を一列に近接して配置し、ボンディング配
線によって接続されている。
【００９２】この第２の変形例の半導体集積回路装置も
消費電力を少なくすることができることは云うまでもな
い。
【００９３】次に本発明による半導体集積回路装置の第
１０の実施の形態を図１９を参照して説明する。この実
施の形態の半導体集積回路装置は図１４に示す第９の実
施の形態の半導体集積回路装置において、端部以外の各
半導体チップ７２i （ｉ＝２，…，ｎ−１）が図１９に
示すような構成となっている。すなわち、この半導体チ
ップは小振幅入出力回路９１と、セレクタ９２ａ，９２
ｂと、バス９２ｃと、機能ブロック９３と、小振幅入出
力回路９４と、パッド９５，９６とを備えている。
【００９４】この小振幅入出力回路９１，９４は図１５
（ａ）に示す小振幅入出力回路８７と同一の構成となっ
ている。
【００９５】図１９において、ボンディング配線９８を
介して隣接する半導体チップから送られてきた小振幅信
号は小振幅入出力回路９１によって検出されて、例えば
駆動電位ＶDDと接地電位ＧＮＤとの間で振動する大振幅
信号に変換され、セレクタ９２ａに送られる。この大振
幅信号はセレクタ９２ａによって機能ブロック９３に送
られるか、またはバイパスされてバス９２ｃ、セレクタ
９２ｂを介して小振幅入出力回路９４に送られるように
図示しない制御信号に基づいて選択される。そして小振
幅入出力回路９４に送られた大振幅信号は小振幅入出力
回路９４によって小振幅信号に変化され、パッド９６、
ボンディング配線９９を介して隣接する半導体チップに
送出される。
【００９６】また、ボンディング配線９９を介して隣接
する半導体チップから送られてきた小振幅信号は小振幅
入出力回路９４によって検出されて大振幅信号に変換さ
れ、セレクタ９２ｂに送られる。この大振幅信号はセレ
クタ９２ｂによって機能ブロック９３に送られるか、ま
たはバイパスされてバス９２ｃ、セレクタ９２ａを介し
て小振幅入出力回路９１に送られるように図示しない制
御信号に基づいて選択される。そして小振幅入出力回路
９１に送られた大振幅信号は、小振幅入出力回路９１に
よって小振幅信号に変換され、パッド９５、ボンディン
グ配線９８を介して隣接する半導体チップに送出され
る。
【００９７】この第１０の実施の形態の半導体集積回路
装置によれば転送される信号は小振幅信号であるから、
小振幅入出力回路内のドライバ回路の電力を削減するこ
とが可能となり、消費電力を可及的に少なくすることが
できる。
【００９８】次に本発明による半導体集積回路装置の第
１１の実施の形態を図２０に示す。この実施の形態の半
導体集積回路装置は図１９に示す第１０の実施の形態の
半導体集積回路装置において、バイパス用のバス９２ｃ
の両端に小振幅入出力回路１１０，１１１を設けたもの
で、バス９２ｃの容量が大きい場合に用いられる。この
ような構成にすることによりさらに消費電力を少なくす
ることができる。
【００９９】次に本発明による半導体集積回路装置の第
１２の実施の形態の構成を図２１に示す。この実施の形
態の半導体集積回路装置はマトリクス状に配置された４
個の半導体チップ１２０11，１２０12，１２０21，１２
０22をボンディング配線で接続したものである。
【０１００】各半導体チップ１２０ij（ｉ，ｊ＝１，
２）は例えば図１５（ｂ）に示す構成を有している。す
なわち、各半導体チップは小振幅入出力回路９１，９４
と、スイッチ回路９２と、機能ブロック９３と、パッド
９５，９６とを備えている。したがって、半導体チップ
間で転送される信号は小振幅信号であるから、小振幅入
出力回路内のドライバ回路の電力を削減することが可能
となり、消費電力を可及的に少なくすることができる。
【０１０１】なお、本実施の形態の半導体集積回路装置
においては、複数の半導体チップはボンディング配線が
なされた後、同一のリードフレームの台に載せて樹脂封
止することも可能である。
【０１０２】次に本発明による半導体集積回路装置の第
１３の実施の形態の構成を図２２に示す。この実施の形
態の半導体集積回路装置はマトリクス状に配置された複
数（ｍ・ｎ個）の半導体チップ１３０11，１３０12，
…，１３０mnをボンディング配線で接続したものであ
る。４角に配置された半導体チップ１３０11，１３
０1n，１３０m1，１３０mnは各々前述した図１５（ｂ）
に示す構成を有している。
【０１０３】また、辺に配置された半導体チップ１３０
i1（ｉ＝２，…，ｍ−１）、１３０1j（ｊ＝２，…，ｎ
−１）、１３０mk（ｋ＝２，…，ｎ−１）、および１３
０gn（ｇ＝２，…，ｍ−１）は図２３（ｂ）に示す構成
を有している。すなわち、各半導体チップは３個の小振
幅入出力回路１５１，１５２，１５３と、スイッチ回路
１５５と、機能ブロック１５６と、３個のパッド１５７
1 ，…，１５７3 を有している。パッド１５７1 は小振
幅入出力回路１５１に接続され、パッド１５７2 は小振
幅入出力回路１５２に接続され、パッド１５７3 は小振
幅入出力回路１５３に接続されている。そしてこれらの
パッド１５７i （ｉ＝１，２，３）はボンディング配線
を介して隣接する半導体チップに接続されている。
【０１０４】パッド１５７1 ，１５７2 、または１５７
3 を介して隣接する半導体チップから送られてくる小振
幅信号は小振幅入出力回路１５１，１５２、または１５
３によって検出されて、例えば駆動電位ＶDDと接地電源
との間で振動する信号（大振幅信号）に変換されてスイ
ッチ回路１５５に送られる。そしてこの大振幅信号はス
イッチ回路１５５によって機能ブロック１５６に送られ
るかまたはバイパスされて他の小振幅入出力回路に送ら
れるように図示しない制御信号に基づいて選択される。
小振幅入出力回路に送られた大振幅信号はこの小振幅入
出力回路によって小振幅信号に変換され、対応するパッ
ド、ボンディング配線を介して隣接する半導体チップに
送出される。
【０１０５】また機能ブロック１５６に大振幅信号が送
られた場合は、所定の処理が行われる。機能ブロック１
５６の出力はスイッチ回路１５５を介して小振幅入出力
回路に送られ、小振幅信号に変換されて対応するパッド
を介して隣接する半導体チップに送出される。
【０１０６】また、図２２に示す各半導体チップ１３０
ij（ｉ＝２，…ｍ−１，ｊ＝２，ｎ−１）は図２３
（ａ）に示す構成を有している。すなわち、各半導体チ
ップは４個の小振幅入出力回路１４１，１４２，１４
３，１４４と、スイッチ回路１４５と、機能ブロック１
４６と、パッド１４７i （１，…４）とを備えている。
パッド１４７1 は小振幅入出力回路１４１に接続される
とともに図示しないボンディング配線を介して隣接する
半導体チップに接続される。パッド１４７2 は小振幅入
出力回路１４２に接続されるとともに図示しないボンデ
ィング配線を介して隣接する半導体チップに接続され
る。パッド１４７3 は小振幅入出力回路１４３に接続さ
れるとともに図示しないボンディング配線を介して隣接
する半導体チップに接続される。またパッド１４７4 は
小振幅入出力回路１４４に接続されるとともに図示しな
いボンディング配線を介して隣接する半導体チップに接
続される。パッドを介して隣接する半導体チップから送
出された小振幅信号は対応する小振幅入出力回路によっ
て大振幅信号に変換されてスイッチ回路１４５に送られ
る。そしてこの大振幅信号はスイッチ回路１４５によっ
て機能ブロック１４６に送られるかまたはバイパスされ
て他の小振幅入出力回路に送られるように図示しない制
御信号に基づいて選択される。小振幅入出力回路に送ら
れた大振幅信号はこの小振幅入出力回路によって小振幅
信号に変換され、対応するパッド、ボンディング配線を
介して隣接する半導体チップに送出される。
【０１０７】また機能ブロック１４６に大振幅信号が送
られた場合は、所定の処理が行われる。機能ブロック１
４６の出力はスイッチ回路１４５を介して小振幅入出力
回路に送られ、小振幅信号に変換されて対応するパッド
を介して隣接する半導体チップに送出される。
【０１０８】この第１３の実施の形態の半導体集積回路
装置においては、チップ間で転送される信号は小振幅信
号であるから、小振幅入出力回路内のドライバ回路の電
力を削減することが可能となり、消費電力を可及的に少
なくすることができる。
【０１０９】なお、この第１３の実施の形態において、
ｍ＝１とすれば、図１４に示す第９の実施の形態の場合
と同一となる。
【０１１０】なお、上記第９乃至第１３の実施の形態の
半導体集積回路装置においては、チップ間はボンディン
グ配線で接続したが、図２４に示すように、基板配線で
直線接続しても良い。すなわち、パッケージ基板１６０
上にパッド１６１ａ，１６１ｂ，１６１ｃ，１６１ｄが
設けられ、これらのパッド上にはバンプ１６２ａ，１６
２ｂ，１６２ｃ，１６２ｄが設けられている。
【０１１１】パッド１６１ａとパッド１６１ｃは基板配
線１６５ａによって接続され、パッド１６１ｂとパッド
１６１ｄは基板配線１６５ｂによって接続されている。
また半導体チップ１７１の表面にはパッド１７１ａ，１
７１ｂが形成され、半導体チップ１７２の表面にはパッ
ド１７２ａ，１７２ｂが形成されている。そして半導体
チップ１７１のパッド１７１ａ，１７１ｂはバンプ１６
２ａ，１６２ｂを介してパッケージ基板１６０のパッド
１６１ａ，１６１ｂに各々接続され、半導体チップ１７
２のパッド１７２ａ，１７２ｂはバンプ１６２ｃ，１６
２ｄを介してパッケージ基板１６０のパッド１６１ｃ，
１６１ｄに各々接続されている。このようにして基板配
線１６５ａ，１６５ｂを用いて半導体チップ同志を接続
することが可能となる。
【０１１２】次に本発明による半導体集積回路装置の第
１４の実施の形態の構成を図２５に示す。この実施の形
態の半導体集積回路装置は、平面内に一列に配置された
複数の半導体チップ１８０1 ，…１８０n をバス１８
６，１８７を介して接続したものである。各半導体チッ
プ１８０i （ｉ＝１，…ｎ）は、パッド１８２i および
１８３i を有している。各パッド１８２i （ｉ＝１，…
ｎ）はバスは１８６に接続され、各パッド１８３i （ｉ
＝１，…ｎ）はバス１８７に接続されている。
【０１１３】そして複数の半導体チップ１８０i ，…１
８０n のうちの少なくとも１つの半導体チップ、例えば
半導体チップ１８０1 には、図１２に示す第７の実施の
形態の半導体チップＡと同様に、バイアス回路１A およ
びドライバ回路５A からなる小振幅出力回路と、分圧回
路９A およびレシーバ回路１０A からなる小振幅入力回
路が設けられており、分圧回路９A の出力端はパッド１
８２1 に接続され、ドライバ回路は５A の出力端はパッ
ド１８３1 に接続されている。
【０１１４】また他の半導体チップ１８０i （ｉ≠１）
には、図１２に示す第７の実施の形態の半導体チップＢ
と同様に、ドライバ回路５B からなる小振幅出力回路
と、分圧回路９B およびレシーバ回路１０B からなる小
振幅入力回路が設けられており、分圧回路９B の出力端
はパッド１８２i に接続され、ドライバ回路５B の出力
端はパッド１８３i に接続されている。
【０１１５】この実施の形態の半導体集積回路装置も第
７の実施の形態と同様に、チップ間で転送される信号は
小振幅であるのでドライバ回路の電力を削減することが
可能となり、消費電力を可及的に少なくすることができ
る。また、この実施の形態の半導体集積回路装置におい
ては、バスを介してチップ間を接続しているため、早く
かつ少ない電力で信号伝達が可能となるとともに、１つ
のチップから発信した信号を他のチップが同時に受信す
ることが可能となる。
【０１１６】次に本発明による半導体集積回路装置の第
１５の実施の形態の構成を図２６に示す。この実施の形
態の半導体集積回路装置は、図２５に示す第１４の実施
の形態の半導体集積回路装置において、複数の半導体チ
ップ１８０1 ，…１８０n を上下に積層した構成を有し
ており、マルチチップ半導体装置とも呼ばれる。
【０１１７】この第１５の実施の形態の半導体集積回路
装置も第１４の実施の形態と同様の効果を奏することは
言うまでもない。
【０１１８】なお、この第１５の実施の形態において
は、図面上ではバス１８６，１８７は各チップ１８０i
（ｉ＝１，…ｎ）の外側に設けられているが、各チップ
１８０i （ｉ＝１，…ｎ）を貫通するように設けること
が可能である。この場合、バス１８６，１８７は各チッ
プ間を接続する接続配線から構成される。
【０１１９】なお、上記第１４および第１５の実施の形
態において、バイアス回路が設けられていない上記他の
半導体チップ１８０i （ｉ≠１）上にバイアス回路を設
けることも可能である。この場合パッド１８２1 ，…１
８２n およびバス１８６は不要となる。そしてこの場
合、各チップ１８０i （ｉ＝１，…ｎ）は同一電源を用
いても良いし、異なる電源を用いることも可能である。
【０１２０】また、上記第１４および第１５の実施の形
態においては、各半導体チップ１８０i （ｉ＝１，…
ｎ）は第７の実施の形態と同様の小振幅出力回路および
小振幅入力回路を有していたが、図１３に示す第８の実
施の形態と同様の小振幅出力回路および小振幅入力回路
を備えるようにしても良い。すなわち、各半導体チップ
１８０i （ｉ＝１，…ｎ）は、図１３に示すような、バ
イアス回路１A およびドライバ回路５A からなる小振幅
出力回路と、レシーバ回路１０A からなる小振幅入力回
路とを備え、ドライバ回路５A の２つの出力端のうちの
一方の出力端はパッド１８２i に接続され、他方の出力
端はパッド１８３i に接続されるように構成しても良
い。
【０１２１】なお、第１乃至第９の実施の形態において
は、バイアス回路はＮチャネルＭＯＳトランジスタから
構成したが、ＰチャネルＭＯＳトランジスタから構成す
ることも可能である。この場合、駆動電源ＶDDと接地電
源ＧＮＤとを取り替える必要がある。
【０１２２】
【発明の効果】以上述べたように本発明によれば、バス
等の転送路を通過する信号は小振幅信号であるから、転
送路を駆動するドライバ回路の電力を削減することが可
能となり、消費電力を可及的に少なくすることができ
る。
【図面の簡単な説明】
【図１】本発明による半導体集積回路装置の第１の実施
の形態の構成図。
【図２】本発明による半導体集積回路装置の第２の実施
の形態の構成図。
【図３】第１および第２の実施の形態の半導体集積回路
装置にかかる分圧回路の具体例を示す回路図。
【図４】本発明による半導体集積回路装置の第３の実施
の形態の構成図。
【図５】本発明による半導体集積回路装置の第４の実施
の形態の構成図。
【図６】本発明にかかるドライバ回路の入力信号を発生
する回路図。
【図７】本発明にかかるレシーバ回路内のセンスアンプ
回路の一具体例を示す回路図。
【図８】本発明にかかるレシーバ回路内のセンスアンプ
回路の他の一具体例を示す回路図。
【図９】本発明による半導体集積回路装置の第５の実施
の形態の構成図。
【図１０】第５の実施の形態に用いられるバスターミネ
ータ回路の具体例を示す回路図。
【図１１】本発明による半導体集積回路装置の第６の実
施の形態の構成図。
【図１２】本発明による半導体集積回路装置の第７の実
施の形態の構成図。
【図１３】本発明による半導体集積回路装置の第８の実
施の形態の構成図。
【図１４】本発明による半導体集積回路装置の第９の実
施の形態の構成図。
【図１５】第９の実施の形態の半導体集積回路装置にか
かる半導体チップにかかるスイッチ回路の構成図。
【図１６】図１５に示す半導体チップにかかるスイッチ
回路の構成図。
【図１７】第９の実施の形態の第１の変形例の構成図。
【図１８】第９の実施の形態の第２の変形例の構成図。
【図１９】本発明による半導体集積回路装置の第１０の
実施の形態の構成図。
【図２０】本発明による半導体集積回路装置の第１１の
実施の形態の構成図。
【図２１】本発明による半導体集積回路装置の第１２の
実施の形態の構成図。
【図２２】本発明による半導体集積回路装置の第１３の
実施の形態の構成図。
【図２３】第１３の実施の形態にかかる半導体チップの
構成図。
【図２４】基板配線の説明図。
【図２５】本発明による半導体集積回路装置の第１４の
実施の形態の構成図。
【図２６】本発明による半導体集積回路装置の第１５の
実施の形態の構成図。
【符号の説明】
１ バイアス回路 ２ 電流源 ３ ＮチャネルＭＯＳトランジスタ ４ キャパシタ ５ ドライバ回路 ６i （ｉ＝１，……４） ＮチャネルＭＯＳトランジス
タ ７i （ｉ＝１，２） ＮＯＲゲート ９ 分圧回路 １０ レシーバ回路 ４０ バスターミネータ ５１A ，５１B パッド ５２A ，５２B パッド ５３A ，５３B パッド ５４A ，５４B パッド ６１ ボンディング配線 ６２ ボンディング配線 ６３ ボンディング配線 ６４ ボンディング配線 ７２i （ｉ＝１，…ｎ） 半導体チップ ７４ パッド ７５ パッド ７７ ボンディング配線 ８１ ＣＰＵ ８１i （ｉ＝１，…ｎ） ＣＰＵ ８２ メモリ ８２i （ｉ＝１，…ｎ） メモリ ８５ 半導体チップ ８６ 機能ブロック ８７ 小振幅入出力回路 ８８ パッド ８９ ポンディング配線 ９０ 半導体チップ ９１ 小振幅入出力回路 ９２ スイッチ回路 ９２ａ セレクタ ９２ｂ セレクタ ９２ｃ バス ９３ 機能ブロック ９４ 小振幅入出力回路 ９５ パッド ９６ パッド ９８ ボンディング配線 ９９ ボンディング配線 １０１ スイッチ素子 １０２ スイッチ素子 １０３ スイッチ素子 １０５ インバータゲート １０６ ＰチャネルＭＯＳトランジスタ １０７ ＮチャネルＭＯＳトランジスタ１１０ 小振幅
入出力回路 １１１ 小振幅入出力回路 １２０ij（ｉ＝１，２，ｊ＝１，２） 半導体チップ １３０ij（ｉ＝１，…ｍ，ｊ＝１，…ｎ） 半導体チッ
プ １４１ 小振幅入出力回路 １４２ 小振幅入出力回路 １４３ 小振幅入出力回路 １４４ 小振幅入出力回路 １４５ スイッチ回路 １４６ 機能ブロック １４７i （ｉ＝１，…４） パッド １５１ 小振幅入出力回路 １５２ 小振幅入出力回路 １５３ 小振幅入出力回路 １５５ スイッチ回路 １５６ 機能ブロック １５７i （ｉ＝１，２，３） パッド １６０ パッケージ基板 １６１ａ パッド １６１ｂ パッド １６１ｃ パッド １６１ｄ パッド １６２ａ バンプ １６２ｂ バンプ １６２ｃ パッド １６２ｄ パッド １６５ａ 基板配線 １６５ｂ 基板配線 １７１ 半導体チップ １７１ａ パッド １７１ｂ パッド １７２ 半導体チップ １７２ａ パッド １７２ｂ パッド １８０i （ｉ＝１，…ｎ） 半導体チップ １８２i （ｉ＝１，…ｎ） パッド １８３i （ｉ＝１，…ｎ） パッド １８６ バス １８７ バス

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】第１の電源の電位と第２の電源の電位の間
    の所定電位を発生するバイアス回路と、 前記第１の電源の電位と前記第２の電源の電位の間で振
    動する正転および反転入力信号を受け、前記バイアス回
    路の出力電位と前記第１の電源の電位の間で振動する信
    号に変換し、この変換された信号で転送路を駆動するド
    ライバ回路と、 前記バイアス回路の出力電位を分圧する分圧回路と、 前記分圧回路の出力を基準電位とし、前記転送路を駆動
    する信号を検出し、前記第１の電源の電位と前記第２の
    電源の電位の間で振動する信号に変換するレシーバ回路
    と、 を備えていることを特徴とする半導体集積回路装置。
  2. 【請求項２】第１の電源の電位と第２の電源の電位の間
    の所定電位を発生するバイアス回路と、 前記第１の電源の電位と前記第２の電源の電位の間で振
    動する正転および反転入力信号を受け、イネーブル信号
    に基づいて前記バイアス回路の出力電位と前記第１の電
    源の電位の間で振動する信号に変換してこの変換された
    信号で転送路を駆動するかまたは出力が高インピーダン
    スとなるドライバ回路と、 前記バイアス回路の出力電位を分圧する分圧回路と、 前記分圧回路の出力を基準電位とし、前記転送路を駆動
    する信号を検出し、前記第１の電源の電位と前記第２の
    電源の電位の間で振動する信号に変換するレシーバ回路
    と、 を備えていることを特徴とする半導体集積回路装置。
  3. 【請求項３】第１の電源の電位と第２の電源の電位の間
    の所定電位を発生するバイアス回路と、 前記第１の電源の電位と前記第２の電源の電位の間で振
    動する正転および反転入力信号を受け、前記バイアス回
    路の出力電位と前記第１の電源の電位の間で振動する差
    動信号に変換し、この差動信号で転送路を駆動するドラ
    イバ回路と、 前記転送路を駆動する差動信号を検出し、前記第１の電
    源の電位と前記第２の電源の電位の間で振動する信号に
    変換するレシーバ回路と、 を備えていることを特徴とする半導体集積回路装置。
  4. 【請求項４】第１の電源の電位と第２の電源の電位の間
    の所定電位を発生するバイアス回路と、 前記第１の電源の電位と前記第２の電源の電位の間で振
    動する正転および反転入力信号を受け、イネーブル信号
    に基づいて前記バイアス回路の出力電位と前記第１の電
    源の電位の間で振動する差動信号に変換してこの差動信
    号で転送路を駆動するかまたは出力が高インピーダンス
    となるドライバ回路と、 前記転送路を駆動する差動信号を検出し、前記第１の電
    源の電位と前記第２の電源の電位の間で振動する信号に
    変換するレシーバ回路と、 を備えていることを特徴とする半導体集積回路装置。
  5. 【請求項５】前記ドライバ回路の出力が高インピーダン
    スになったときに前記転送路の電位を所定値に維持する
    バスターミネータ回路を備えていることを特徴とする請
    求項２または４記載の半導体集積回路装置。
  6. 【請求項６】第１の電源の電位と第２の電源の電位の間
    の所定電位を発生するバイアス回路、 前記第１の電源の電位と前記第２の電源の電位の間で振
    動する第１の正転および反転入力信号を受け、第１のイ
    ネーブル信号に基づいて前記バイアス回路の出力電位と
    前記第１の電源の電位の間で振動する信号に変換してこ
    の信号で出力するかまたは出力が高インピーダンスとな
    る第１のドライバ回路、 前記バイアス回路の出力電位を分圧する第１の分圧回
    路、 および第１のレシーバ回路、 を有する第１の半導体チップと、 入力端が配線を介して前記第１の分圧回路の入力端に接
    続されて前記バイアス回路の出力電位を分圧する第２の
    分圧回路、 前記第１の電源の電位と前記第２の電源の電位の間で振
    動する第２の正転および反転入力信号を受け、第２のイ
    ネーブル信号に基づいて前記バイアス回路の出力電位と
    前記第１の電源電位の間で振動する信号に変換してこの
    信号を出力するかまたは出力が高インピーダンスとなる
    ように動作し、出力端が転送用配線を介して前記第１の
    ドライバ回路の出力端に接続される第２のドライバ回
    路、 および第２のレシーバ回路、 を有する第２の半導体チップと、 を備え、 前記第１のレシーバ回路は前記第１のドライバ回路の出
    力が高インピーダンスのときに動作して前記転送用配線
    を介して送られてくる前記第２のドライバ回路からの信
    号を検出して前記第１の電源の電位と前記第２の電源の
    電位の間で振動する信号に変換し、 前記第２のレシーバ回路は前記第２のドライバ回路の出
    力が高インピーダンスのときに動作して前記転送用配線
    を介して送られてくる前記第１のドライバ回路からの信
    号を検出して前記第１の電源の電位と前記第２の電源の
    電位の間で振動する信号に変換することを特徴とする半
    導体集積回路装置。
  7. 【請求項７】前記バイアス回路は、 各々のゲートとドレインが接続された同一導電型の複数
    のＭＯＳトラジンスタが直列に接続された直列回路と、
    前記導電型と同じ導電型の他のＭＯＳトランジスタと、
    を有し、前記直列回路のソース側となる一端は前記第１
    の電源に接続され、前記直列回路のドレイン側となる他
    端は電流源および前記他のＭＯＳトランジスタのゲート
    に接続され、前記他のＭＯＳトランジスタのドレインが
    前記第２の電源に接続され、前記他のＭＯＳトランジス
    タのソースからバイアス電位が出力されることを特徴と
    する請求項１乃至６のいずれかに記載の半導体集積回路
    装置。
  8. 【請求項８】第１の電源の電位と第２の電源の電位の間
    の所定電位を発生する第１のバイアス回路、 前記第１の電源の電位と前記第２の電源の電位の間で振
    動する第１の正転および反転入力信号を受け、第１のイ
    ネーブル信号に基づいて前記第１のバイアス回路の出力
    電位と第１の電源の電位の間で振動する差動信号に変換
    してこの差動信号を出力するかまたは出力が高インピー
    ダンスとなる第１のドライバ回路、 および第１のレシーバ回路を有する第１の半導体チップ
    と、 第３の電源の電位と第４の電源の電位の間の所定電圧を
    発生する第２のバイアス回路、 前記第３の電源の電位と前記第４の電源の電位の間で振
    動する第２の正転および反転入力信号を受け、第２のイ
    ネーブル信号に基づいて前記第２のバイアス回路の出力
    電位と前記第３の電源の電位の間で振動する差動信号に
    変換してこの差動信号を出力するかまたは出力が高イン
    ピーダンスとなる第２のドライバ回路、 および第２のレシーバ回路を有する第２の半導体チップ
    と、 を備え、 前記第１および第２のドライバ回路の出力端は転送用配
    線によって接続され、 前記第１のレシーバ回路は前記第１のドライバ回路の出
    力が高インピーダンスのときに動作して前記転送用配線
    を介して送られてくる前記第２のドライバ回路からの差
    動信号を検出して前記第１の電源の電位と前記第２の電
    源の電位の間で振動する信号に変換し、 前記第２のレシーバ回路は前記第２のドライバ回路の出
    力が高インピーダンスのときに動作して前記転送用配線
    を介して送られてくる前記第１のドライバ回路からの差
    動信号を検出して前記第３の電源の電位と前記第４の電
    源の電位の間で振動する信号に変換することを特徴とす
    る半導体集積回路装置。
  9. 【請求項９】前記第１のバイアス回路は、 各々のゲートとドレインが接続された第１の導電型の複
    数のＭＯＳトラジンスタが直列に接続された直列回路
    と、前記第１導電型の他のＭＯＳトランジスタと、を有
    し、前記直列回路のソース側となる一端は前記第１の電
    源に接続され、前記直列回路のドレイン側となる他端は
    電流源および前記第１導電型の他のＭＯＳトランジスタ
    のゲートに接続され、前記第１導電型の他のＭＯＳトラ
    ンジスタのドレインが前記第２の電源に接続され、前記
    第１導電型の他のＭＯＳトランジスタのソースからバイ
    アス電位が出力され、 前記第２のバイアス回路は、 各々のゲートとドレインが接続された第２の導電型の複
    数のＭＯＳトラジンスタが直列に接続された直列回路
    と、前記第２導電型の他のＭＯＳトランジスタと、を有
    し、前記直列回路のソース側となる一端は前記第３の電
    源に接続され、前記直列回路のドレイン側となる他端は
    電流源および前記第２導電型の他のＭＯＳトランジスタ
    のゲートに接続され、前記第２導電型の他のＭＯＳトラ
    ンジスタのドレインが前記第４の電源に接続され、前記
    第２導電型の他のＭＯＳトランジスタのソースからバイ
    アス電位が出力されることを特徴とする請求項８記載の
    半導体集積回路装置。
  10. 【請求項１０】マトリクス状に配置された複数の半導体
    チップを有し、各半導体チップはデータ転送用の入出力
    端を有し、この入出力端は隣接する他の半導体チップの
    入出力端とボンディング配線または基板配線からなる転
    送用配線によって接続されており、更に半導体チップの
    全部または一部の前記データ転送用の入出力端には小振
    幅入出力回路が設けられており、この小振幅入出力回路
    は、この小振幅入出力回路が設けられている半導体チッ
    プに応じた第１の電源の第１の電位と第２の電源の第２
    の電位の間で振動する正転および反転信号を受け、前記
    第１の電位と第２の電位の間の所定電位と前記第１の電
    位との間で振動する小振幅信号に変換してこの変換され
    た信号を前記転送用配線を介して隣接する他の半導体チ
    ップの入出力端に送出するとともに、前記転送用配線を
    介して送られてくる小振幅信号を前記第１の電位と前記
    第２の電位の間で振動する信号に変換することを特徴と
    する半導体集積回路装置。
  11. 【請求項１１】前記小振幅入出力回路は、 前記第１の電位と前記第２の電位の間の所定電位を発生
    するバイアス回路と、 前記第１の電位と前記第２の電位の間で振動する正転お
    よび反転入力信号を受け、イネーブル信号に基づいて前
    記バイアス回路の出力電位と前記第１の電位の間で振動
    する信号に変換してこの変換された信号で前記転送用配
    線を駆動するかまたは出力が高インピーダンスとなるド
    ライバ回路と、 前記バイアス回路の出力電位を分圧する分圧回路と、 前記分圧回路の出力を基準電位とし、前記転送用配線を
    介して送られてくる信号を検出し、前記第１の電位と前
    記第２の電位の間で振動する信号に変換するレシーバ回
    路と、 を備えていることを特徴とする請求項１０記載の半導体
    集積回路装置。
  12. 【請求項１２】前記小振幅入出力回路は、 前記第１の電位と前記第２の電位の間の所定電位を発生
    するバイアス回路と、 前記第１の電位と前記第２の電位の間で振動する正転お
    よび反転入力信号を受け、イネーブル信号に基づいて前
    記バイアス回路の出力電位と前記第１の電源の電位の間
    で振動する差動信号に変換してこの差動信号で前記転送
    用配線を駆動するかまたは出力が高インピーダンスとな
    るドライバ回路と、 前記転送用配線を介して送られてくる差動信号を検出
    し、前記第１の電位と前記第２の電位の間で振動する信
    号に変換するレシーバ回路と、 を備えていることを特徴とする請求項１０記載の半導体
    集積回路装置。
  13. 【請求項１３】一列に配列された第１乃至第ｎの半導体
    チップを有し、 前記第１の半導体チップは所定の処理機能を有する第１
    の機能手段と、データ転送用の第１の入出力端と、前記
    第１の機能手段の出力をこの出力よりも小さな振幅を有
    する小振幅信号に変換して前記第１の入出力端を介して
    隣接する第２の半導体チップに送出するとともに、前記
    第２の半導体チップから前記第１の入出力端を介して送
    られてくる小振幅信号をこの小振幅信号よりも大きな振
    幅を有する大振幅信号に変換して前記第１の機能手段に
    送出する第１の小振幅入出力回路と、を備え、 前記第ｉ（ｉ＝２，…ｎ−１）の半導体チップは所定の
    処理機能を有する第ｉの機能手段と、データ転送用の第
    ２（ｉ−１）および第２ｉ−１の入出力端と、 第２（ｉ−１）および第２ｉ−１の小振幅入出力回路
    と、第ｉ−１のスイッチ回路とを備え、前記第ｉ−１の
    スイッチ回路は第ｉの機能手段の出力を前記第２（ｉ−
    １）の小振幅入出力回路または前記第２ｉ−１の小振幅
    入出力回路へ制御信号に基づいて送出するとともに、前
    記第２（ｉ−１）の小振幅入出力回路または前記第２ｉ
    −１の小振幅入出力回路の出力を、前記第ｉの機能手段
    に送出するかまたはバイパスして前記第２（ｉ−１）ま
    たは第２ｉ−１の小振幅入出力回路のうちの他方の小振
    幅入出力回路に送出するように前記制御信号に基づいて
    選択し、前記第２（ｉ−１）の小振幅入出力回路は、前
    記第ｉ−１のスイッチ回路の出力を、この出力よりも小
    さな振幅の小振幅信号に変換して前記第２（ｉ−１）の
    入出力端を介して前記第ｉ−１の半導体チップに送出す
    るとともに、前記第２（ｉ−１）の入出力端を介して前
    記第ｉ−１の半導体チップから送られてくる小振幅信号
    を、この小振幅信号よりも大きな振幅を有する大振幅信
    号に変換して前記第ｉ−１のスイッチ回路に送出し、前
    記第２ｉ−１の小振幅入出力回路は、前記第ｉ−１のス
    イッチ回路の出力を、この出力よりも小さな振幅の小振
    幅信号に変換して前記第２ｉ−１の入出力端を介して前
    記第ｉ＋１の半導体チップに送出するとともに、前記第
    ２ｉ−１の入出力端を介して前記第ｉ＋１の半導体チッ
    プから送られてくる小振幅信号を、この小振幅信号より
    も大きな振幅の大振幅信号に変換して前記第ｉ−１のス
    イッチ回路に送出し、 前記第ｎの半導体チップは所定の処理機能を有する第ｎ
    の機能手段と、データ転送用の第２（ｎ−１）の入出力
    端と、前記第ｎの機能手段の出力をこの出力よりも小さ
    な振幅を有する小振幅信号に変換して前記第２（ｎ−
    １）の入出力端を介して隣接する第ｎ−１の半導体チッ
    プに送出するとともに、前記第ｎ−１の半導体チップか
    ら前記第２（ｎ−１）の入出力端を介して送られてくる
    小振幅信号を、この小振幅信号よりも大きな振幅を有す
    る大振幅信号に変換して前記第ｎの機能手段に送出する
    第２（ｎ−１）の小振幅入出力回路と、を備え、 前記第ｉ（ｉ＝１，…ｎ−１）の半導体チップの第２ｉ
    −１の入出力端は前記第ｉ＋１の半導体チップの第２ｉ
    の入出力端と、ボンディング配線または基板配線からな
    る転送用配線によって接続されている、 ことを特徴とする半導体集積回路装置。
  14. 【請求項１４】前記第ｉ（ｉ＝１，…ｎ−２）のスイッ
    チ回路は、前記第２ｉの小振幅入出力回路と前記第ｉ＋
    １の機能手段とを第１の制御信号に基づいて導通させる
    第１のスイッチ素子と、前記第ｉ＋１の機能手段と前記
    第２ｉ＋１の小振幅入出力回路とを第２の制御信号に基
    づいて導通させる第２のスイッチ素子と、前記第２ｉの
    小振幅入出力回路と第２ｉ＋１の小振幅入出力回路とを
    第３の制御信号に基づいて導通させる第３のスイッチ素
    子とを有し、 前記第ｊ（ｊ＝１，…３）のスイッチ素子は前記第ｊの
    制御信号をゲートに受けるＮチャネルＭＯＳトランジス
    タと前記第ｊの制御信号の反転信号を受けるＰチャネル
    ＭＯＳトランジスタとからなるトランスファゲートを有
    し、 前記第１乃至第３の制御信号はこれらのうちの１つの制
    御信号の値が「Ｈ」レベルならば他の２つの制御信号は
    「Ｌ」レベルであることを特徴とする請求項１３記載の
    半導体集積回路装置。
  15. 【請求項１５】一列に配列された第１乃至第ｎの半導体
    チップを有し、 前記第１の半導体チップは所定の処理機能を有する第１
    の機能手段と、データ転送用の第１の入出力端と、前記
    第１の機能手段の出力をこの出力よりも小さな振幅を有
    する小振幅信号に変換して前記第１の入出力端を介して
    隣接する第２の半導体チップに送出するとともに、前記
    第２の半導体チップから前記第１の入出力端を介して送
    られてくる小振幅信号をこの小振幅信号よりも大きな振
    幅を有する大振幅信号に変換して前記第１の機能手段に
    送出する第１の小振幅入出力回路と、を備え、 前記第ｉ（ｉ＝２，…ｎ−１）の半導体チップは所定の
    処理機能を有する第ｉの機能手段と、データ転送用の第
    ２（ｉ−１）および第２ｉ−１の入出力端と、 第２（ｉ−１）および第２ｉ−１の小振幅入出力回路
    と、 第２（ｉ−１）および第２ｉ−１のセレクタ回路とを備
    え、 前記第２（ｉ−１）の小振幅入出力回路は前記第２（ｉ
    −１）の入出力端を介して隣接する第ｉ−１の半導体チ
    ップから送られてくる小振幅信号をこの小振幅信号より
    も大きな振幅を有する大振幅信号に変換して前記第２
    （ｉ−１）のセレクタ回路に送出するとともに前記第２
    （ｉ−１）のセレクタ回路からの信号をこの信号よりも
    振幅の小さな信号に変換して前記第２（ｉ−１）の入出
    力端を介して前記第ｉ−１の半導体チップに送出し、前
    記第２ｉ−１の小振幅入出力回路は前記第２ｉ−１の入
    出力端を介して隣接する第ｉ＋１の半導体チップから送
    られてくる小振幅信号をこの小振幅信号よりも大きな振
    幅を有する大振幅信号に変換して前記第２ｉ−１のセレ
    クタ回路に送出するとともに、前記第２ｉ−１のセレク
    タ回路からの信号をこの信号よりも振幅の小さな信号に
    変換して前記第２ｉ−１の入出力端を介して前記第ｉ＋
    １の半導体チップに送出し、前記第２（ｉ−１）のセレ
    クタ回路は前記第ｉの機能手段の出力および前記第２ｉ
    −１のセレクタ回路からの信号を前記第２（ｉ−１）の
    小振幅入出力回路に送出するとともに、前記第２（ｉ−
    １）の小振幅入出力回路からの信号を制御信号に基づい
    て選択して前記第ｉの機能手段または前記第２ｉ−１の
    セレクタ回路に送出し、前記第２ｉ−１のセレクタ回路
    は前記第ｉの機能手段の出力および前記第２（ｉ−１）
    のセレクタ回路からの信号を前記第２ｉ−１の小振幅入
    出力回路に送出するとともに、前記第２ｉ−１の小振幅
    入出力回路からの信号を前記制御信号に基づいて選択し
    て前記第ｉの機能手段または前記第２（ｉ−１）のセレ
    クタ回路に送出し、 前記第ｎの半導体チップは所定の処理機能を有する第ｎ
    の機能手段と、データ転送用の第２（ｎ−１）の入出力
    端と、前記第ｎの機能手段の出力をこの出力よりも小さ
    な振幅を有する小振幅信号に変換して前記第２（ｎ−
    １）の入出力端を介して隣接する第ｎ−１の半導体チッ
    プに送出するとともに、前記第ｎ−１の半導体チップか
    ら前記第２（ｎ−１）の入出力端を介して送られてくる
    小振幅信号を、この小振幅信号よりも大きな振幅を有す
    る大振幅信号に変換して前記第ｎの機能手段に送出する
    第２（ｎ−１）の小振幅入出力回路と、を備えているこ
    とを特徴とする半導体集積回路装置。
  16. 【請求項１６】前記第１の半導体チップはＣＰＵを備え
    ており、前記第２乃至第ｎの半導体チップは各々メモリ
    を備えていることを特徴とする請求項１３乃至１５のい
    ずれかに記載の半導体集積回路装置。
  17. 【請求項１７】前記第１乃至第ｎ−１の半導体チップは
    各々ＣＰＵを備えており、前記第ｎの半導体チップはメ
    モリを備えていることを特徴とする請求項１３乃至１５
    のいずれかに記載の半導体集積回路装置。
  18. 【請求項１８】前記第１の分圧回路と前記第２の分圧回
    路とを接続する前記配線は、ボンディング配線、基板配
    線、またはバスのうちのいずれかであることを特徴とす
    る請求項６記載の半導体集積回路装置。
  19. 【請求項１９】前記第１のドライバ回路と前記第２のド
    ライバ回路とを接続する前記転送用配線は、ボンディン
    グ配線、基板配線、またはバスのうちのいずれかである
    ことを特徴とする請求項６，８，９，１８のいずれかに
    記載の半導体集積回路装置。
JP8796397A 1996-04-30 1997-04-07 半導体集積回路装置 Expired - Fee Related JP3195913B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP8796397A JP3195913B2 (ja) 1996-04-30 1997-04-07 半導体集積回路装置
US08/848,126 US5933029A (en) 1996-04-30 1997-04-28 Semiconductor integrated circuit device comprising a bias circuit, a driver circuit, and a receiver circuit
EP19970107187 EP0805557A3 (en) 1996-04-30 1997-04-30 Semiconductor integrated circuit device
US09/280,726 US6037805A (en) 1996-04-30 1999-03-29 Integrated circuit device having small amplitude signal transmission

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-132826 1996-04-30
JP13282696 1996-04-30
JP8796397A JP3195913B2 (ja) 1996-04-30 1997-04-07 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH1022812A true JPH1022812A (ja) 1998-01-23
JP3195913B2 JP3195913B2 (ja) 2001-08-06

Family

ID=26429188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8796397A Expired - Fee Related JP3195913B2 (ja) 1996-04-30 1997-04-07 半導体集積回路装置

Country Status (3)

Country Link
US (2) US5933029A (ja)
EP (1) EP0805557A3 (ja)
JP (1) JP3195913B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158775A (ja) * 2006-12-22 2008-07-10 Canon Inc インタフェース回路

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133749A (en) * 1999-01-04 2000-10-17 International Business Machines Corporation Variable impedance output driver circuit using analog biases to match driver output impedance to load input impedance
US6175249B1 (en) * 1999-01-29 2001-01-16 Fairchild Semiconductor Corp. High speed low skew CMOS to ECL converter
US6400178B1 (en) * 2000-05-30 2002-06-04 International Business Machines Corporation CMOS small signal terminated receiver
JP2002354134A (ja) * 2001-05-23 2002-12-06 Aiphone Co Ltd 集合住宅インターホンシステム
US7305310B2 (en) * 2004-10-18 2007-12-04 Electro Industries/Gauge Tech. System and method for compensating for potential and current transformers in energy meters
US9080894B2 (en) 2004-10-20 2015-07-14 Electro Industries/Gauge Tech Intelligent electronic device for receiving and sending data at high speeds over a network
US7508190B2 (en) * 2004-10-20 2009-03-24 Electro Industries/Gauge Tech. Test pulses for enabling revenue testable panel meters
US7304586B2 (en) 2004-10-20 2007-12-04 Electro Industries / Gauge Tech On-line web accessed energy meter
US7747733B2 (en) 2004-10-25 2010-06-29 Electro Industries/Gauge Tech Power meter having multiple ethernet ports
US7996171B2 (en) 2005-01-27 2011-08-09 Electro Industries/Gauge Tech Intelligent electronic device with broad-range high accuracy
US8190381B2 (en) 2005-01-27 2012-05-29 Electro Industries/Gauge Tech Intelligent electronic device with enhanced power quality monitoring and communications capabilities
US8160824B2 (en) 2005-01-27 2012-04-17 Electro Industries/Gauge Tech Intelligent electronic device with enhanced power quality monitoring and communication capabilities
US8620608B2 (en) 2005-01-27 2013-12-31 Electro Industries/Gauge Tech Intelligent electronic device and method thereof
US7920976B2 (en) 2007-03-27 2011-04-05 Electro Industries / Gauge Tech. Averaging in an intelligent electronic device
US9989618B2 (en) 2007-04-03 2018-06-05 Electro Industries/Gaugetech Intelligent electronic device with constant calibration capabilities for high accuracy measurements
US11307227B2 (en) 2007-04-03 2022-04-19 Electro Industries/Gauge Tech High speed digital transient waveform detection system and method for use in an intelligent electronic device
US10845399B2 (en) 2007-04-03 2020-11-24 Electro Industries/Gaugetech System and method for performing data transfers in an intelligent electronic device
US20130275066A1 (en) 2007-04-03 2013-10-17 Electro Industries/Gaugetech Digital power metering system
JP5040421B2 (ja) * 2007-05-07 2012-10-03 富士通セミコンダクター株式会社 定電圧回路、定電圧供給システム、および定電圧供給方法
KR20120050262A (ko) 2010-11-10 2012-05-18 삼성전자주식회사 소스 팔로워 타입 전압 모드 전송기 및 그에 따른 구동 전압 제어방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1245347A (en) * 1968-07-01 1971-09-08 Nippon Telegraph & Telephone Improved high speed logic circuit device
US3648065A (en) * 1970-01-28 1972-03-07 Ibm Storage circuit for shift register
JPS593950A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd ゲ−トアレイチツプ
JPS60694A (ja) * 1983-06-15 1985-01-05 Hitachi Ltd 半導体メモリ
US5086238A (en) * 1985-07-22 1992-02-04 Hitachi, Ltd. Semiconductor supply incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
JP2902016B2 (ja) * 1989-11-21 1999-06-07 株式会社日立製作所 信号伝送方法および回路
EP0432280A1 (de) * 1989-12-04 1991-06-19 Siemens Aktiengesellschaft Schnittstelle zwischen zwei an unterschiedlichen Betriebsspannungen betriebenen elektrischen Schaltungen
CA2062414C (en) * 1991-03-07 1999-03-30 Satomi Horita A circuit for interconnecting integrated semiconductor circuits
JPH04360312A (ja) * 1991-06-06 1992-12-14 Hitachi Ltd 半導体集積回路装置と信号処理装置
US5369317A (en) * 1992-06-26 1994-11-29 Micron Technology, Inc. Circuit and method for controlling the potential of a digit line and in limiting said potential to a maximum value
US5311083A (en) * 1993-01-25 1994-05-10 Standard Microsystems Corporation Very low voltage inter-chip CMOS logic signaling for large numbers of high-speed output lines each associated with large capacitive loads
US5459412A (en) * 1993-07-01 1995-10-17 National Semiconductor Corporation BiCMOS circuit for translation of ECL logic levels to MOS logic levels
US5644245A (en) * 1993-11-24 1997-07-01 Tokyo Electron Limited Probe apparatus for inspecting electrical characteristics of a microelectronic element
EP0655839B1 (en) * 1993-11-29 2007-01-03 Fujitsu Limited Electronic system for terminating bus lines
JPH07302144A (ja) * 1994-05-02 1995-11-14 Hitachi Ltd インタフェース回路
US5510729A (en) * 1995-03-27 1996-04-23 General Datacomm, Inc. Output characteristics stabilization of CMOS devices
US5585744A (en) * 1995-10-13 1996-12-17 Cirrus Logic, Inc. Circuits systems and methods for reducing power loss during transfer of data across a conductive line
US5886539A (en) * 1997-04-10 1999-03-23 Advanced Micro Devices, Ind Communication within an integrated circuit by data serialization through a metal plane

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008158775A (ja) * 2006-12-22 2008-07-10 Canon Inc インタフェース回路

Also Published As

Publication number Publication date
US5933029A (en) 1999-08-03
EP0805557A3 (en) 1999-04-07
EP0805557A2 (en) 1997-11-05
JP3195913B2 (ja) 2001-08-06
US6037805A (en) 2000-03-14

Similar Documents

Publication Publication Date Title
JP3195913B2 (ja) 半導体集積回路装置
US5483110A (en) Signal transmission method, signal transmission circuit and information processing system using same
JP3204690B2 (ja) マルチモード入力回路
JPS60136989A (ja) 半導体記憶装置の書き込み回路
JP4063982B2 (ja) レベルシフタ回路およびそれを用いた半導体装置
JPH01117518A (ja) 半導体装置の出力回路
JPH0879053A (ja) レベルシフト回路
EP0651511B1 (en) Semiconductor device having a combination of CMOS circuit and bipolar circuits
JPH0671202B2 (ja) 液晶駆動装置
JP3928938B2 (ja) 電圧変換回路および半導体装置
JP3876760B2 (ja) 入力バッファ回路及び半導体集積回路装置
KR100249974B1 (ko) 반도체 집적회로 장치
US6798236B2 (en) Output buffer circuit with power supply voltages different from a power supply voltage applied to an internal circuit
JPH03272166A (ja) 半導体集積回路
JPH1126593A (ja) 半導体集積回路装置
US20030222701A1 (en) Level shifter having plurality of outputs
JP2690060B2 (ja) 半導体回路
US20040165471A1 (en) Semiconductor device
JPH0547184A (ja) 半導体装置
JPH05327465A (ja) 半導体集積回路
JP3536442B2 (ja) 半導体装置
JPS61126818A (ja) 出力バツフア駆動回路
JPH11215002A (ja) デコーダ回路およびこれを用いた液晶表示装置、並びにデコーダ回路の製造方法
JP3159404B2 (ja) 出力ドライバ回路
JPH05190673A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090601

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090601

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees