JPH10209117A - ドライエッチングによる平坦化方法 - Google Patents

ドライエッチングによる平坦化方法

Info

Publication number
JPH10209117A
JPH10209117A JP1087397A JP1087397A JPH10209117A JP H10209117 A JPH10209117 A JP H10209117A JP 1087397 A JP1087397 A JP 1087397A JP 1087397 A JP1087397 A JP 1087397A JP H10209117 A JPH10209117 A JP H10209117A
Authority
JP
Japan
Prior art keywords
film
amorphous silicon
etching
thin film
silicon thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1087397A
Other languages
English (en)
Inventor
Toru Kawase
透 川瀬
Shinichi Mizuguchi
信一 水口
Hiroshi Tsutsui
博司 筒井
Akio Takimoto
昭雄 滝本
Koji Akiyama
浩二 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1087397A priority Critical patent/JPH10209117A/ja
Publication of JPH10209117A publication Critical patent/JPH10209117A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 化学気相成長膜たとえば非晶質シリコンの表
面段差および数μmオーダーの異常突起物を、エッチバ
ック法によって平坦化する。 【解決手段】 エッチング中の発光スペクトル強度をモ
ニタリングし、その変化点で非晶質シリコン薄膜2とレ
ジストのエッチングレートを変化させる。即ち基板1に
薄膜2を形成すると、その表面は5000Å程度の凸凹4が
形成され、異常突起物3(1〜5μm程)も発生している。
次に、その表面にフォトレジスト膜5を塗布する。(a)
エッチング開始から凸凹4が現れるまでは選択比を2程
度にしてエッチングを行う。(b)エッチングが進行し、
異常突起物3と凸凹4の高さがほぼ等しくなった時点で
選択比を1にする。エッチングが進行して凸凹4と異常
突起物3とが平坦化され、さらに(c)の1点鎖線までオ
ーバーエッチングを行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体回路を始め
とする各種の個体デバイスの製造に際して行われる平坦
化技術に係り、化学気相成長膜、特に非晶質シリコン薄
膜と有機塗布膜とを同時にエッチングして、非晶質シリ
コン薄膜を平坦化するドライエッチングによる平坦化方
法に関するものである。
【0002】
【従来の技術】例えば、太陽電池や空間光変調素子など
において、光導電層に非晶質シリコン薄膜を使用する場
合、半導体素子上あるいは、ガラス基板上に非晶質シリ
コンをμmオーダーで成膜する場合が多い。このとき、
たとえばプラズマCVD法によって非晶質シリコンを成
膜した場合、その表面は5000Å程度の凸凹が形成さ
れており、さらに成長過程で形成された異常突起物(高
さが1〜5μm程度)が数点発生している。
【0003】気相成長層の表面突起物を除去して、平滑
な表面を得る方法としては、例えば特開昭56−127
23号公報に記載されているものが知られている。これ
は、半導体基板上に設けられた気相成長層上に耐エッチ
ング性の被服膜、例えばフォトレジストを塗布して1μ
m程度のレジスト膜を形成する。次にレジスト膜の上か
らガラスマスク等の平行板を数回押圧して、突起物上の
レジスト膜を破壊し、突起物を露出させる。この後、半
導体基板を約100℃でベーキングした後、プラズマエ
ッチを行うと、突起物のみがエッチングされる。このよ
うにして、気相成長過程で生じた突起物を除去するもの
である。
【0004】しかしながら、気相成長層の表面には異な
る高さの突起物が存在するため、上述の方法では、エッ
チング後もその高さの差に応じて段差が残ってしまうと
いう課題がある。
【0005】一方、半導体素子の表面の段差を軽減する
ための平坦化方法としては、いくつかの技術が提案され
ており、最も簡便で有効な方法としてフォトレジスト膜
による平坦化技術(エッチバック法)がある。フォトレ
ジスト膜による平坦化では、平坦化したい膜(たとえば
酸化膜)の表面にフォトレジストを塗布し、その後にフ
ォトレジストに対する酸化膜のエッチング速度比(選択
比)が1となるようにして、酸化膜の表面が平坦になる
までエッチバックを行うものである。
【0006】
【発明が解決しようとする課題】上述のフォトレジスト
膜による平坦化を行う半導体素子は、通常その段差が数
百Å〜2,3千Åのオーダーである。したがって、フォ
トレジスト膜を1μm程度塗布すればその塗布膜の表面
は平坦になり、エッチバックによって平坦化が可能であ
る。
【0007】しかし、化学気相成長膜たとえば非晶質シ
リコンを数μm成膜した場合など、その表面は5000
Å程度の凸凹が形成されており、さらに成長過程で形成
された異常突起物(高さが1〜5μm程度)が数点発生
している。従来用いられているフォトレジスト膜による
平坦化では、レジスト膜厚はせいぜい2μm程度までし
か塗布できない。そのため、それ以上の高さの突起物は
平坦化されず、凸状段差として残ってしまうという問題
がある。
【0008】そこで、本発明の目的は、化学気相成長膜
たとえば非晶質シリコンの表面段差および数μmオーダ
ーの異常突起物を、エッチバック法によって平坦化でき
るドライエッチングによる平坦化方法を提供するもので
ある。
【0009】
【課題を解決するための手段】前記目的を達成するため
本発明は、非晶質シリコン薄膜の表面に、有機物被膜を
塗布し、ドライエッチングすることにより、非晶質シリ
コンの表面を平坦化することを特徴とする。
【0010】また、本発明は、非晶質シリコン薄膜の表
面に有機物被膜を塗布しドライエッチングする工程にお
いて、エッチング時の発光スペクトル強度に基づき非晶
質シリコン薄膜と有機物被膜とのエッチングレートを変
化させることを特徴とする。
【0011】また、前記エッチング初期において有機塗
布膜を主にエッチングする時には、有機物被膜に対する
非晶質シリコン薄膜のエッチングレートの比を、1.0
以上3.0以下とし、有機塗布膜と非晶質シリコン薄膜
を同時にエッチングする時には、有機物被膜に対する非
晶質シリコン薄膜のエッチングレートの比を1.0とす
ることが好ましい。
【0012】また、本発明は非晶質シリコン薄膜の表面
に、有機物被膜をスピンコート法によって塗布する工程
において、非晶質シリコン表面の凸凹が被覆されるまで
有機物被膜を再塗布し、その後ドライエッチングするこ
とにより、非晶質シリコンの表面を平坦化することを特
徴とする。
【0013】また、前記非晶質シリコン薄膜の表面に、
有機物被膜をスピンコート法によって塗布する工程にお
いて、塗布後に非晶質シリコン表面の凸凹を反映した筋
がなくなるまで有機物被膜を再塗布することが好まし
い。また、前記有機物被膜はシリコンを含有する樹脂で
あることが好ましい。
【0014】
【発明の実施の形態】以下、実施例を用いて本発明をさ
らに具体的に説明する。
【0015】(実施の形態1)本発明の実施例につい
て、図面を参照しながら説明する。
【0016】図1(a)に示すように、ガラス基板等か
らなる基板1の上面に、化学気相成長膜たとえば非晶質
シリコン薄膜2を形成する。この場合、例えばプラズマ
CVDで非晶質シリコン薄膜2を、たとえば3μm形成
すると、非晶質シリコン薄膜2の表面は、5000Å程
度の凸凹4が形成されている。さらに成長過程で形成さ
れた異常突起物3(高さが1〜5μm程度)も数点発生
している。このとき、非晶質シリコン薄膜2は平坦化の
ためにオーバーエッチするため、形成する膜厚をオーバ
ーエッチの量だけ余分に形成しておく。
【0017】次に、非晶質シリコン薄膜2の表面に、例
えばフォトレジスト膜5をスピンコート法によって塗布
する。このとき使用するフォトレジスト膜5は標準的な
レジストであり、均一性、塗布性などから膜厚を、例え
ば2μm程度としている。
【0018】非晶質シリコン薄膜2表面の凸凹4は、フ
ォトレジスト膜2によって完全に覆われ、フォトレジス
ト膜2の表面は平坦となっている。また、異常突起物3
においては、高さが1〜2μm程度のものはフォトレジ
スト膜2によって覆われる。しかし、図1(a)に図示
してあるような異常突起物3の高さが、例えば4μm程
度のものであれば、フォトレジスト膜2によって完全に
覆うことができず、異常突起物3の表面がフォトレジス
ト膜5の表面に現れてしまう。
【0019】一方、シリコン系薄膜を、レジストを用い
てエッチバックする場合のガスとして、フッ素系のガス
と、酸素を混合したガスがよく用いられている。例え
ば、CF4とO2の混合ガスを使用して、非晶質シリコン
薄膜2とフォトレジスト膜5とのエッチングレートを測
定し、そのエッチングレートの比を図示したものが図2
である。図において、CF4に対するO2の比を変化させ
ることにより、フォトレジストに対する非晶質シリコン
のエッチングレート比(選択比)を変化させることがで
きる。
【0020】そこで図1(a)の様にレジスト膜厚より
も高い異常突起物3に対して平坦化を行うために、エッ
チング開始からフォトレジスト5表面の凸凹4が現れる
までは、選択比を2程度にしてエッチングを行う。
【0021】例えば、図2の特性から、CF4に対する
2の比を5%に設定する。このとき、フォトレジスト
膜5よりも異常突起物3のほうがエッチングレートが速
く、異常突起物3の高さが優先的に減少していく。
【0022】図1(b)に示すようにエッチングが進行
し、非晶質シリコン薄膜2表面の凸凹4が現れてきたと
きに、異常突起物3の高さが凸凹4の高さとほぼ等しく
なっている。この時点で、選択比が1すなわち非晶質シ
リコン薄膜2とフォトレジスト5のエッチングレートが
等しくなるようにエッチングガスの構成比を変化させ
る。たとえば、図2の特性から、CF4に対するO2の比
を10%に設定する。
【0023】このようにして、選択比を1に保ったまま
エッチングを進行させていくと、非晶質シリコン薄膜2
の凸凹4と異常突起物3の両方が平坦化される。さらに
平坦度を増すために、凸凹4がエッチングされてから、
さらにたとえば1μm程度オーバーエッチングを行う
(図1(c)の1点鎖線までエッチングを行う)。
【0024】選択比を変化させるポイントを検出するた
めに、エッチング時における発光スペクトル強度をモニ
タリングする。図3にCOラジカルの発光スペクトル強
度曲線を示す。レジストがCF4+O2ガスによりエッチ
ングされると、反応生成物の一つとしてCOxが発生す
る。このとき、COラジカルの発光スペクトル(たとえ
ば波長が520nm,453nm等)の強度をフォトデテクタ等で検
出するものである。
【0025】図3において、(a)点は、エッチング開
始点であり図1(a)に相当する。エッチングが進行
し、図1(b)に相当する非晶質シリコン薄膜2が現れ
始めたところが図3(b)点となる。ここからCOラジ
カルの発光強度が小さくなっていき、フォトレジストが
なくなると、発光強度は元に戻る(図3(c)点)。
【0026】その後、非晶質シリコン薄膜2をオーバー
エッチして(d)点で終了する。このように、発光スペ
クトル強度の変化点(上述の例では図3(b)点)を検
出することによってエッチングされている表面状態が把
握できるので、この時点でエッチングレートを変化させ
ることにより、上述したように非晶質シリコン薄膜2の
凸凹4と異常突起物3の両方を平坦化することができ
る。
【0027】さらに、ロットによるばらつきを抑え、再
現性良く、非晶質シリコン薄膜2の平坦化が行える。
【0028】なお、発光スペクトルモニタを必ずしも備
える必要はなく、予め異常突起物3や凸凹4の段差が測
定できていれば、エッチングレートから計算できるた
め、時間による制御が可能となる。また、上述では、エ
ッチング開始時における選択比を2程度としたが、これ
に限定するものではなく、非晶質シリコン薄膜2上の凸
凹4と異常突起物3との差に適すれば良い。実用上、エ
ッチング能力やエッチング後の段差などから選択比を
1.0以上3.0以下とするのが好ましい。
【0029】(実施の形態2)本発明の実施例につい
て、図面を参照しながら説明する。
【0030】図4に示すように実施の形態1と同様にし
て、ガラス基板等からなる基板1の上面に、非晶質シリ
コン薄膜2を形成する。次に非晶質シリコン薄膜2の表
面に、ポリイミド膜6をスピンコート法によって塗布す
る。実施の形態1においては、フォトレジストを用いた
が、ポリイミド膜などでも良く、重ねて塗布できる有機
膜であれば問題ない。このときのポリイミド膜6は標準
的なものを使用し、膜厚を均一成、塗布性などからたと
えば、1μm程度としている。このとき非晶質シリコン
薄膜2表面の凸凹4は、ポリイミド膜6によって完全に
覆われ、ポリイミド膜6の表面は平坦となっている。
【0031】また、異常突起物3においては、高さが1
〜2μm程度のものはポリイミド膜6によって覆われ
る。しかし、図4に図示してあるような異常突起物3の
高さがたとえば4μm程度のものであれば、ポリイミド
膜6では、完全に覆うことができず、異常突起物3の表
面がポリイミド膜6の表面に現れてしまう。
【0032】このとき、ポリイミド膜6をポストベーク
(たとえば150℃−30分)して硬化させた後、さら
にその表面にポリイミド膜7を、スピンコート法によっ
て塗布する。たとえば図4の場合では、ポリイミド膜
6、ポリイミド7、ポリイミド8のように3層重ねて塗
布を行っている。
【0033】ポリイミド膜を重ねて塗布することによっ
て(例えば異常突起部より2μm程度厚めに塗布す
る)、非晶質シリコン薄膜2表面の異常突起物3を充分
被覆することができ、かつその最上部のポリイミド膜の
表面を平坦にすることができる。
【0034】次に、非晶質シリコン薄膜2とポリイミド
膜6,7,8のエッチングレートの比を同じにしてエッ
チングを行う。ポリイミド膜と一緒に、非晶質シリコン
薄膜2の凸凹4と異常突起物3の両方が平坦化される。
【0035】このようにして、ポリイミド膜を重ねて塗
布することにより、非晶質シリコン薄膜2表面の異常突
起物3を充分被覆することができ、さらにエッチバック
により平坦な非晶質シリコン薄膜を形成することができ
る。
【0036】(実施の形態3)実施の形態2と同様にし
て、非晶質シリコン薄膜2の表面に、ポリイミド膜6を
スピンコート法によって塗布する。
【0037】非晶質シリコン薄膜2上の異常突起物3と
凸凹4の高さが未知の場合は、異常突起物3を充分被覆
するための再塗布回数が未知となってしまう。このと
き、たとえばポリイミド膜6を塗布した後、もしポリイ
ミド膜6が異常突起物3を被覆していない場合、異常突
起物3を起点にしてスピンコートによる回転遠心力の方
向に沿って(たとえば4インチ基板などでは中心から外
周に向かって)、膜厚分布が発生する。
【0038】ポリイミド膜塗布直後であれば、たとえば
高輝度ランプなどで観察すると、筋状の模様、例えば筋
9で観察される(図5)。ポリイミド膜をベークすると
段差が緩和され筋9の観察は困難となるので、塗布直後
に観察するのがが好ましい。したがって、ポリイミド膜
6によって異常突起物3を充分被覆するためには、塗布
直後の筋9が観察されなくなるまで、塗布を繰り返せば
よいことになる。簡便な方法として目視による観察を行
ったが、レーザ顕微鏡等で膜厚分布を測定し、塗布膜の
平坦度を厳密に制御してもよい。
【0039】この後、実施の形態2と同様にしてエッチ
バックを行えば、平坦な非晶質シリコン薄膜を形成する
ことができる。
【0040】なお、上述した実施の形態2、3ではポリ
イミド膜を使用したが、これの代わりにシリコーン樹脂
を用いても良い。シリコーン樹脂もスピンコートによっ
て塗布可能であり、さらにケイ素を含有しており、非晶
質シリコンとのエッチングレートを一致させやすい、と
いう利点があるためである。
【0041】
【発明の効果】以上のように本発明によれば、発光スペ
クトル強度をモニタリングし、その変化点で非晶質シリ
コン薄膜とレジストのエッチングレートを変化させるこ
とにより、非晶質シリコン薄膜上の凸凹とμmオーダー
の異常突起物の両方を平坦化することができる。すなわ
ち、平坦な非晶質シリコン薄膜を効率よく作成できると
いう顕著な効果が得られる。
【図面の簡単な説明】
【図1】(a)〜(c)本発明の一実施の形態における
平坦化方法を順次に示す側断面図
【図2】本発明の一実施の形態におけるエッチングレー
ト比の特性を示す図
【図3】本発明の一実施の形態におけるエッチバック行
程においてCOラジカルの発光強度の時間変化を示す図
【図4】本発明の一実施の形態における平坦化方法を示
す側断面図
【図5】本発明の一実施の形態におけるポリイミド膜を
スピンコート方法で塗布した基板表面を示す概略図
【符号の説明】 1 基板 2 非晶質シリコン薄膜 3 異常突起物 4 凸凹 5 フォトレジスト膜 6,7,8 ポリイミド膜 9 筋
フロントページの続き (72)発明者 滝本 昭雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 秋山 浩二 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】非晶質シリコン薄膜の表面に、有機物被膜
    を塗布し、ドライエッチングすることにより、前記非晶
    質シリコン薄膜の表面を平坦化することを特徴とするド
    ライエッチングによる平坦化方法。
  2. 【請求項2】非晶質シリコン薄膜の表面に、有機物被膜
    を塗布し、ドライエッチングする工程において、エッチ
    ング時の発光スペクトル強度に基づき前記非晶質シリコ
    ン薄膜と前記有機物被膜とのエッチングレートを変化さ
    せることを特徴とするドライエッチングによる平坦化方
    法。
  3. 【請求項3】エッチング初期において、有機塗布膜を主
    にエッチングする時には、前記有機物被膜に対する非晶
    質シリコン薄膜のエッチングレートの比を1.0以上
    3.0以下とし、前記有機塗布膜と前記非晶質シリコン
    薄膜を同時にエッチングする時には、前記有機物被膜に
    対する前記非晶質シリコン薄膜のエッチングレートの比
    を1.0とすることを特徴とする請求項2記載のドライ
    エッチングによる平坦化方法。
  4. 【請求項4】非晶質シリコン薄膜の表面に、有機物被膜
    をスピンコート法によって塗布する工程において、前記
    非晶質シリコン薄膜の表面の凸凹が被覆されるまで前記
    有機物被膜を再塗布し、その後ドライエッチングするこ
    とにより、前記非晶質シリコン薄膜の表面を平坦化する
    ことを特徴とするドライエッチングによる平坦化方法。
  5. 【請求項5】非晶質シリコン薄膜の表面に、有機物被膜
    をスピンコート法によって塗布する工程において、塗布
    後に前記非晶質シリコン薄膜の表面の凸凹を反映した筋
    がなくなるまで有機物被膜を再塗布することを特徴とす
    る請求項4記載のドライエッチングによる平坦化方法。
  6. 【請求項6】有機物被膜はシリコンを含有する樹脂であ
    ることを特徴とする請求項4記載のドライエッチングに
    よる平坦化方法。
JP1087397A 1997-01-24 1997-01-24 ドライエッチングによる平坦化方法 Pending JPH10209117A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1087397A JPH10209117A (ja) 1997-01-24 1997-01-24 ドライエッチングによる平坦化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1087397A JPH10209117A (ja) 1997-01-24 1997-01-24 ドライエッチングによる平坦化方法

Publications (1)

Publication Number Publication Date
JPH10209117A true JPH10209117A (ja) 1998-08-07

Family

ID=11762465

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1087397A Pending JPH10209117A (ja) 1997-01-24 1997-01-24 ドライエッチングによる平坦化方法

Country Status (1)

Country Link
JP (1) JPH10209117A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456110B2 (en) 2001-02-14 2008-11-25 Advanced Micro Devices, Inc. Method and apparatus for controlling etch selectivity
WO2009031270A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation ウエハ再生方法およびウエハ再生装置
JP2010135552A (ja) * 2008-12-04 2010-06-17 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2012160487A (ja) * 2011-01-28 2012-08-23 Research Institute Of Nanophotonics 基板の表面平坦化方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456110B2 (en) 2001-02-14 2008-11-25 Advanced Micro Devices, Inc. Method and apparatus for controlling etch selectivity
WO2009031270A1 (ja) * 2007-09-03 2009-03-12 Panasonic Corporation ウエハ再生方法およびウエハ再生装置
JP4519199B2 (ja) * 2007-09-03 2010-08-04 パナソニック株式会社 ウエハ再生方法およびウエハ再生装置
JPWO2009031270A1 (ja) * 2007-09-03 2010-12-09 パナソニック株式会社 ウエハ再生方法およびウエハ再生装置
US8563332B2 (en) 2007-09-03 2013-10-22 Panasonic Corporation Wafer reclamation method and wafer reclamation apparatus
JP2010135552A (ja) * 2008-12-04 2010-06-17 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2012160487A (ja) * 2011-01-28 2012-08-23 Research Institute Of Nanophotonics 基板の表面平坦化方法

Similar Documents

Publication Publication Date Title
JPH04218915A (ja) 半導体装置の製造方法
JP2001237218A (ja) 半導体装置の製造方法
JPH10209117A (ja) ドライエッチングによる平坦化方法
JP2864967B2 (ja) 高融点金属膜のドライエッチング方法
JPH10209128A (ja) 平坦化終点検出方法
JP3277395B2 (ja) 昇華性反射防止膜とその形成方法、およびそれを用いた半導体装置の製造方法
JP3644013B2 (ja) 半導体装置の製造方法
JPH04370934A (ja) 半導体装置の製造方法
JPH0779097B2 (ja) 平坦化エツチング方法
JPH08236506A (ja) 半導体装置の製造方法
JPH03152925A (ja) 半導体装置の製造方法
JPH0265256A (ja) 半導体装置の製造方法
JPH10303180A (ja) 半導体装置の製造方法
JPH06244150A (ja) エッチング終点検出方法
JPH0383342A (ja) 平坦化方法
JPH09106987A (ja) 半導体装置の製造方法
JPS62296425A (ja) エツチバツク平坦化方法
JPH0286130A (ja) 半導体装置の製造方法
KR980012266A (ko) 반도체장치의 소자분리방법
JPH0476920A (ja) 半導体装置の製造方法
JPH06291097A (ja) ポリイミド樹脂膜の微細加工方法
JP3409357B2 (ja) エッチング方法
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
JPH07130740A (ja) 半導体装置の製造方法
JPH11135478A (ja) 半導体装置の製造方法