JPH1020851A - 論理回路装置 - Google Patents
論理回路装置Info
- Publication number
- JPH1020851A JPH1020851A JP8169737A JP16973796A JPH1020851A JP H1020851 A JPH1020851 A JP H1020851A JP 8169737 A JP8169737 A JP 8169737A JP 16973796 A JP16973796 A JP 16973796A JP H1020851 A JPH1020851 A JP H1020851A
- Authority
- JP
- Japan
- Prior art keywords
- multiplexer
- address
- mask
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Image Generation (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【課題】 複数バイト単位でアクセスするメモリ装置で
のバイトマスクデータの生成回路部分の処理時間を短縮
し、かつ回路規模を縮小する。 【解決手段】 多ビットのマスクデータを生成する時、
バイト単位に分割し、上位アドレスからバイトの境界の
判定用のデータをマルチプレクサ２１１で選択し、レジ
スタ２１４、２１５に保持する。バイト境界判定回路２
１６によりバイトの境界部分に下位アドレスよりマルチ
プレクサ２１１から選択されたバイトマスクデータを代
入し、スタートマスクレジスタ２０２に保持される。同
様に、終点のマスクデータがエンドマスクレジスタ２０
３に保持される。描画開始点と、描画点のアドレスが一
致している時、スタートマスクレジスタ２０２のデータ
を出力し、描画終了点と、描画点のアドレスが一致して
いる時、エンドマスクレジスタ２０３のデータを出力
し、それぞれの論理積をとりマスクデータとして出力す
る。
のバイトマスクデータの生成回路部分の処理時間を短縮
し、かつ回路規模を縮小する。 【解決手段】 多ビットのマスクデータを生成する時、
バイト単位に分割し、上位アドレスからバイトの境界の
判定用のデータをマルチプレクサ２１１で選択し、レジ
スタ２１４、２１５に保持する。バイト境界判定回路２
１６によりバイトの境界部分に下位アドレスよりマルチ
プレクサ２１１から選択されたバイトマスクデータを代
入し、スタートマスクレジスタ２０２に保持される。同
様に、終点のマスクデータがエンドマスクレジスタ２０
３に保持される。描画開始点と、描画点のアドレスが一
致している時、スタートマスクレジスタ２０２のデータ
を出力し、描画終了点と、描画点のアドレスが一致して
いる時、エンドマスクレジスタ２０３のデータを出力
し、それぞれの論理積をとりマスクデータとして出力す
る。
Description
【０００１】
【発明の属する技術分野】本発明はグラフィックスＬＳ
Ｉに関して、特に複数バイト単位でアクセスされるメモ
リ装置でのバイトマスクデータの生成装置に関するもの
である。
Ｉに関して、特に複数バイト単位でアクセスされるメモ
リ装置でのバイトマスクデータの生成装置に関するもの
である。
【０００２】
【従来の技術】まずグラフィックスＬＳＩのフレームバ
ッファへ描画データ書き込み時のマスクデータ生成の動
作について図面を参照して説明する。
ッファへ描画データ書き込み時のマスクデータ生成の動
作について図面を参照して説明する。
【０００３】図１はグラフィックス描画（Ｌｉｎｅ、矩
形転送、矩形Ｆｉｌｌ等）ＬＳＩの内部構成図である。
ホストＣＰＵ１００より送られてきた描画に必要なパラ
メータとコマンドデータにより、命令実行部１０１が起
動し、アドレス生成回路１０２、描画データ処理部１０
３、マスクデータ生成回路１０４に制御信号を送る。ア
ドレス生成回路１０２はフレームバッファ１０５の１回
のアクセスのデータ転送量に応じたフレームバッファ１
０５の書き込み先の先頭アドレスを生成する。描画デー
タ処理部１０２はフレームバッファ１０５への１回のア
クセスのデータ転送量に応じたカラーデータの生成を行
う。マスクデータ生成回路１０４は、命令実行部１０１
より制御信号およびアドレス生成回路１０２よりフレー
ムバッファ１０５上の描画先頭アドレスを受け、描画デ
ータ処理部１０３のカラーデータのバイト単位に対応し
たマスクデータを生成する。マスクデータは、カラーデ
ータをフレームバッファ１０５に書き込む時、フレーム
バッファ１０５のデータを書き換えるか、書き換えない
かの判定に使用される。例えば、マスクデータのｎビッ
ト目が“１”の時、フレームバッファ１０５上の転送幅
のｎバイト目の１バイトをカラーデータで書き換える。
“０”の時、フレームバッファ１０５の対応する１バイ
トは書き換えない。
形転送、矩形Ｆｉｌｌ等）ＬＳＩの内部構成図である。
ホストＣＰＵ１００より送られてきた描画に必要なパラ
メータとコマンドデータにより、命令実行部１０１が起
動し、アドレス生成回路１０２、描画データ処理部１０
３、マスクデータ生成回路１０４に制御信号を送る。ア
ドレス生成回路１０２はフレームバッファ１０５の１回
のアクセスのデータ転送量に応じたフレームバッファ１
０５の書き込み先の先頭アドレスを生成する。描画デー
タ処理部１０２はフレームバッファ１０５への１回のア
クセスのデータ転送量に応じたカラーデータの生成を行
う。マスクデータ生成回路１０４は、命令実行部１０１
より制御信号およびアドレス生成回路１０２よりフレー
ムバッファ１０５上の描画先頭アドレスを受け、描画デ
ータ処理部１０３のカラーデータのバイト単位に対応し
たマスクデータを生成する。マスクデータは、カラーデ
ータをフレームバッファ１０５に書き込む時、フレーム
バッファ１０５のデータを書き換えるか、書き換えない
かの判定に使用される。例えば、マスクデータのｎビッ
ト目が“１”の時、フレームバッファ１０５上の転送幅
のｎバイト目の１バイトをカラーデータで書き換える。
“０”の時、フレームバッファ１０５の対応する１バイ
トは書き換えない。
【０００４】このように、マスクデータの生成はグラフ
ィックス処理において重要な処理の一つであり、その方
法として、特開平４−２２５４５３号公報に開示された
ものがある。図６にそのマスクデータ生成部の構成を示
す。スタートマスクレジスタ６００は、描画開始点を含
んだカラーデータ転送時のマスクデータをホストＣＰＵ
１００からホストバス１１０を通って設定される。エン
ドマスクレジスタ６０１は、描画終了点を含んだカラー
データ転送時のマスクデータをホストＣＰＵ１００から
ホストバス１１０を通って設定される。スタートマスク
制御部６０２は、フレームバッファ１０５へ書き込もう
としているカラーデータの先頭アドレスが、描画開始点
を含んでいるかどうかの判定をし、マルチプレクサ６０
４へ結果を送る。マルチプレクサ６０４は、スタートマ
スク制御部６０２から判定結果を受け、一致していた場
合、スタートマスクレジスタ６００のデータを選択、出
力する。不一致の場合、１２８ビット全てが“１”のデ
ータを出力する。同様にエンドマスク制御部６０３は、
描画終了点を含んでいるかどうかの判定をし、マルチプ
レクサ６０５へ結果を送る。エンドマスク制御部６０３
から判定結果を受け、一致していた場合、エンドマスク
レジスタ６０１のデータを選択、出力する。不一致の場
合、１２８ビット全てが“１”のデータを出力する。マ
ルチプレクサ６０４の出力と、マルチプレクサ６０５の
論理積６０６を行い、１２８ビットのマスクデータを出
力する。
ィックス処理において重要な処理の一つであり、その方
法として、特開平４−２２５４５３号公報に開示された
ものがある。図６にそのマスクデータ生成部の構成を示
す。スタートマスクレジスタ６００は、描画開始点を含
んだカラーデータ転送時のマスクデータをホストＣＰＵ
１００からホストバス１１０を通って設定される。エン
ドマスクレジスタ６０１は、描画終了点を含んだカラー
データ転送時のマスクデータをホストＣＰＵ１００から
ホストバス１１０を通って設定される。スタートマスク
制御部６０２は、フレームバッファ１０５へ書き込もう
としているカラーデータの先頭アドレスが、描画開始点
を含んでいるかどうかの判定をし、マルチプレクサ６０
４へ結果を送る。マルチプレクサ６０４は、スタートマ
スク制御部６０２から判定結果を受け、一致していた場
合、スタートマスクレジスタ６００のデータを選択、出
力する。不一致の場合、１２８ビット全てが“１”のデ
ータを出力する。同様にエンドマスク制御部６０３は、
描画終了点を含んでいるかどうかの判定をし、マルチプ
レクサ６０５へ結果を送る。エンドマスク制御部６０３
から判定結果を受け、一致していた場合、エンドマスク
レジスタ６０１のデータを選択、出力する。不一致の場
合、１２８ビット全てが“１”のデータを出力する。マ
ルチプレクサ６０４の出力と、マルチプレクサ６０５の
論理積６０６を行い、１２８ビットのマスクデータを出
力する。
【０００５】一方、カラーデータ転送量が６４ビットの
場合は、図７に示すように構成される。すなわち、マル
チプレクサ７００は８通りのパターンを用意して、描画
開始点のアドレスの下位３ビット［２：０］を受取セレ
クタ信号として、マスクパターンを出力する。同様にマ
ルチプレクサ７０１は、描画終了点のアドレスの下位３
ビット［２：０］を受取セレクタ信号として、マスクパ
ターンを出力する。表１にスタートマスクとエンドマス
クの入力と出力の関係を示す。
場合は、図７に示すように構成される。すなわち、マル
チプレクサ７００は８通りのパターンを用意して、描画
開始点のアドレスの下位３ビット［２：０］を受取セレ
クタ信号として、マスクパターンを出力する。同様にマ
ルチプレクサ７０１は、描画終了点のアドレスの下位３
ビット［２：０］を受取セレクタ信号として、マスクパ
ターンを出力する。表１にスタートマスクとエンドマス
クの入力と出力の関係を示す。
【０００６】
【表１】以下図６と同様にスタートマスク制御部７０２
は、フレームバッファ１０５へ書き込もうとしているカ
ラーデータの先頭アドレスが、描画開始点を含んでいる
かどうかの判定をし、マルチプレクサ７０４へ結果を送
る。マルチプレクサ７０４は、スタートマスク制御部７
０２から判定結果を受け、一致していた場合、スタート
マスクデータとしてマルチプレクサ７００の出力を選
択、出力する。不一致の場合、８ビット全てが“１”の
データを出力する。エンドマスク制御部７０３は、同様
に描画終了点を含んでいるかどうかの判定をし、マルチ
プレクサ７０５へ結果を送る。エンドマスク制御部７０
３から判定結果を受け、一致していた場合、エンドマス
クデータとしてマルチプレクサ７０１の出力を選択、出
力する。不一致の場合、８ビット全てが“１”のデータ
を出力する。マルチプレクサ７０４の出力と、マルチプ
レクサ７０５の論理積７０６を行い、８ビットのマスク
データを出力する。
は、フレームバッファ１０５へ書き込もうとしているカ
ラーデータの先頭アドレスが、描画開始点を含んでいる
かどうかの判定をし、マルチプレクサ７０４へ結果を送
る。マルチプレクサ７０４は、スタートマスク制御部７
０２から判定結果を受け、一致していた場合、スタート
マスクデータとしてマルチプレクサ７００の出力を選
択、出力する。不一致の場合、８ビット全てが“１”の
データを出力する。エンドマスク制御部７０３は、同様
に描画終了点を含んでいるかどうかの判定をし、マルチ
プレクサ７０５へ結果を送る。エンドマスク制御部７０
３から判定結果を受け、一致していた場合、エンドマス
クデータとしてマルチプレクサ７０１の出力を選択、出
力する。不一致の場合、８ビット全てが“１”のデータ
を出力する。マルチプレクサ７０４の出力と、マルチプ
レクサ７０５の論理積７０６を行い、８ビットのマスク
データを出力する。
【０００７】
【発明が解決しようとする課題】上記従来の方法では、
１回のフレームバッファへのマスクデータが１２８ビッ
トの場合、次の欠点が考えられる。
１回のフレームバッファへのマスクデータが１２８ビッ
トの場合、次の欠点が考えられる。
【０００８】図６の方法において、ホストバスの幅が３
２ビットの場合、１２８ビットのマスクデータを必要と
する場合、４回に分割して転送するのでコマンド実行ま
でに計８回のパラメータ転送が必要となり、処理時間が
遅くなる。
２ビットの場合、１２８ビットのマスクデータを必要と
する場合、４回に分割して転送するのでコマンド実行ま
でに計８回のパラメータ転送が必要となり、処理時間が
遅くなる。
【０００９】図７の方法では、１２８ビットのマスクデ
ータの生成回路を構成した場合、１２８ビット×１２８
通りのマスクパターンが必要となり、そのセレクタ信号
も７ビットとなり、１２８パターンから１パターンを選
択するマルチプレクサが１２８ビット分必要となり、回
路量が膨大になる。
ータの生成回路を構成した場合、１２８ビット×１２８
通りのマスクパターンが必要となり、そのセレクタ信号
も７ビットとなり、１２８パターンから１パターンを選
択するマルチプレクサが１２８ビット分必要となり、回
路量が膨大になる。
【００１０】
【課題を解決するための手段】本発明の論理回路装置
は、アドレスを時分割して上位アドレスと下位アドレス
を選択する第１のマルチプレクサと、前記第１のマルチ
プレクサの出力をセレクト信号としてパターンを選択す
る第２のマルチプレクサと、バイト境界の判定用データ
を保持する第１レジスタと、バイト境界を判定するバイ
ト境界判定回路と、前記バイト境界判定回路の出力をセ
レクト信号として、前記第１のマルチプレクサの出力と
“１１１１１１１１”と“００００００００”を選択す
る第３のマルチプレクサと、前記アドレス点を含むマス
クデータを保持する第２のレジスタと、前記構成を描画
開始点用と、描画終了点用とに分け、描画開始点のアド
レスとフレームバッファへ書き込むアドレスを比較して
一致しているかの判定をするスタートマスク制御部と、
前記スタートマスク制御部の出力をセレクト信号として
一致していれば描画開始点用の前記第２のレジスタを選
択し、不一致ならオール“１”を出力する第４のマルチ
プレクサと、描画終了点のアドレスとフレームバッファ
へ書き込むアドレスと比較して一致しているかの判定を
するエンドマスク制御部と、前記エンドマスク制御部の
出力をセレクト信号として一致していれば描画終了点用
の前記第２のレジスタを選択し、不一致ならオール
“１”を出力する第５のマルチプレクサと、第４のマル
チプレクサの出力と第５のマルチプレクサの出力の論理
積をとる回路とを含んで構成される。
は、アドレスを時分割して上位アドレスと下位アドレス
を選択する第１のマルチプレクサと、前記第１のマルチ
プレクサの出力をセレクト信号としてパターンを選択す
る第２のマルチプレクサと、バイト境界の判定用データ
を保持する第１レジスタと、バイト境界を判定するバイ
ト境界判定回路と、前記バイト境界判定回路の出力をセ
レクト信号として、前記第１のマルチプレクサの出力と
“１１１１１１１１”と“００００００００”を選択す
る第３のマルチプレクサと、前記アドレス点を含むマス
クデータを保持する第２のレジスタと、前記構成を描画
開始点用と、描画終了点用とに分け、描画開始点のアド
レスとフレームバッファへ書き込むアドレスを比較して
一致しているかの判定をするスタートマスク制御部と、
前記スタートマスク制御部の出力をセレクト信号として
一致していれば描画開始点用の前記第２のレジスタを選
択し、不一致ならオール“１”を出力する第４のマルチ
プレクサと、描画終了点のアドレスとフレームバッファ
へ書き込むアドレスと比較して一致しているかの判定を
するエンドマスク制御部と、前記エンドマスク制御部の
出力をセレクト信号として一致していれば描画終了点用
の前記第２のレジスタを選択し、不一致ならオール
“１”を出力する第５のマルチプレクサと、第４のマル
チプレクサの出力と第５のマルチプレクサの出力の論理
積をとる回路とを含んで構成される。
【００１１】
【発明の実施の形態】以下に本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１２】図２は本発明の第１の実施の形態を示すブ
ロック図である。本マスクデータ生成回路は、スタート
マスクデータ生成回路２００と、スタートマスクデータ
を保持するスタートマスクレジスタ２０２と、エンドマ
スクデータ生成回路２０１と、エンドマスクデータを保
持するエンドマスクレジスタ２０３と、スタートマスク
データの出力を制御するスタートマスク制御部２０４
と、エンドマスクデータの出力を制御するエンドマスク
制御部２０５と、スタートマスク制御部２０４の制御信
号によりスタートマスクデータを選択するマルチプレク
サ２０６と、エンドマスク制御部２０５の制御信号によ
りエンドマスクデータを選択するマルチプレクサ２０７
と、マルチプレクサ２０６とマルチプレクサ２０７を入
力とした論理積２０８を備えている。
ロック図である。本マスクデータ生成回路は、スタート
マスクデータ生成回路２００と、スタートマスクデータ
を保持するスタートマスクレジスタ２０２と、エンドマ
スクデータ生成回路２０１と、エンドマスクデータを保
持するエンドマスクレジスタ２０３と、スタートマスク
データの出力を制御するスタートマスク制御部２０４
と、エンドマスクデータの出力を制御するエンドマスク
制御部２０５と、スタートマスク制御部２０４の制御信
号によりスタートマスクデータを選択するマルチプレク
サ２０６と、エンドマスク制御部２０５の制御信号によ
りエンドマスクデータを選択するマルチプレクサ２０７
と、マルチプレクサ２０６とマルチプレクサ２０７を入
力とした論理積２０８を備えている。
【００１３】スタートマスクデータ生成回路２００は、
描画開始点のアドレスを時分割してビット２から０と、
ビット５から３を選択するマルチプレクサ２１０と、マ
ルチプレクサ２１０の出力をセレクト信号として、マス
クデータ８パターンから１パターンを選択するマルチプ
レクサ２１１と、１２８ビットをバイトで分割した１６
ビットの上位側８ビットに描画開始点を含んだバイトを
示す為にアドレスのビット６をセレクト信号とするマル
チプレクサ２１２と、その出力を保持するレジスタ２１
４と、同様に下位側８ビットに描画開始点を含んだバイ
トを示す為にアドレスのビット６をセレクト信号とする
マルチプレクサ２１３と、その出力を保持するレジスタ
２１５と、レジスタ２１４とレジスタ２１５の１６ビッ
ト出力を受け１６分割したバイトから描画開始点を含む
１バイトを検出するバイト境界判定回路２１６と、バイ
ト境界判定回路２１６の出力信号により描画開始点のア
ドレスのビット２から０によって選択されたマスクパタ
ーンを選択するマルチプレクサ群２１７とを備えてい
る。
描画開始点のアドレスを時分割してビット２から０と、
ビット５から３を選択するマルチプレクサ２１０と、マ
ルチプレクサ２１０の出力をセレクト信号として、マス
クデータ８パターンから１パターンを選択するマルチプ
レクサ２１１と、１２８ビットをバイトで分割した１６
ビットの上位側８ビットに描画開始点を含んだバイトを
示す為にアドレスのビット６をセレクト信号とするマル
チプレクサ２１２と、その出力を保持するレジスタ２１
４と、同様に下位側８ビットに描画開始点を含んだバイ
トを示す為にアドレスのビット６をセレクト信号とする
マルチプレクサ２１３と、その出力を保持するレジスタ
２１５と、レジスタ２１４とレジスタ２１５の１６ビッ
ト出力を受け１６分割したバイトから描画開始点を含む
１バイトを検出するバイト境界判定回路２１６と、バイ
ト境界判定回路２１６の出力信号により描画開始点のア
ドレスのビット２から０によって選択されたマスクパタ
ーンを選択するマルチプレクサ群２１７とを備えてい
る。
【００１４】エンドマスクデータ生成回路２０１は、描
画終了点のアドレスを時分割してビット２から０と、ビ
ット５から３を選択するマルチプレクサ２２０と、マル
チプレクサ２２０の出力をセレクト信号として、マスク
データ８パターンから１パターンを選択するマルチプレ
クサ２２２と、１２８ビットをバイトで分割した１６ビ
ットの上位側８ビットに描画終了点を含んだバイトを示
す為にアドレスのビット６をセレクト信号とするマルチ
プレクサ２２２と、その出力を保持するレジスタ２２４
と、同様に下位側８ビットに描画終了点を含んだバイト
を示す為にアドレスのビット６をセレクト信号とするマ
ルチプレクサ２２３と、その出力を保持するレジスタ２
２５と、レジスタ２２４とレジスタ２２５の１６ビット
出力を受け１６分割したバイトから描画終了点を含む１
バイトを検出するバイト境界判定回路２２６と、バイト
境界判定回路の出力信号により描画終了点のアドレスの
ビット２から０によって選択されたマスクパターンを選
択するマルチプレクサ群２２７とを備えている。
画終了点のアドレスを時分割してビット２から０と、ビ
ット５から３を選択するマルチプレクサ２２０と、マル
チプレクサ２２０の出力をセレクト信号として、マスク
データ８パターンから１パターンを選択するマルチプレ
クサ２２２と、１２８ビットをバイトで分割した１６ビ
ットの上位側８ビットに描画終了点を含んだバイトを示
す為にアドレスのビット６をセレクト信号とするマルチ
プレクサ２２２と、その出力を保持するレジスタ２２４
と、同様に下位側８ビットに描画終了点を含んだバイト
を示す為にアドレスのビット６をセレクト信号とするマ
ルチプレクサ２２３と、その出力を保持するレジスタ２
２５と、レジスタ２２４とレジスタ２２５の１６ビット
出力を受け１６分割したバイトから描画終了点を含む１
バイトを検出するバイト境界判定回路２２６と、バイト
境界判定回路の出力信号により描画終了点のアドレスの
ビット２から０によって選択されたマスクパターンを選
択するマルチプレクサ群２２７とを備えている。
【００１５】次に描画開始点のアドレスを３４Ｈの時を
例にとり、図２と図４のタイミング図及び図５のデータ
の流れを参照して処理の流れを説明する。
例にとり、図２と図４のタイミング図及び図５のデータ
の流れを参照して処理の流れを説明する。
【００１６】ホストＣＰＵから描画に必要なパラメータ
を受けた最後のクロックをＴ０とする。スタートコマン
ド（Ｔ１）転送後、描画スタート（ビジー信号）とな
る。Ｔ２期間に描画開始点アドレスのビット５からビッ
ト３（１１０Ｂ）により表１よりパターン“１１０００
０００”が選択され、また、ビット６が“０”なので、
マルチプレクサ２１２は“１１１１１１１１”をマルチ
プレクサ２１３は“１１００００００”をそれぞれ選択
し、Ｔ３のクロックに同期してスタート検出レジスタＨ
２１４とスタート検出レジスタＬ２１５に保持される。
Ｔ３期間に描画開始点アドレスのビット２から０（１０
０Ｂ）により表１よりパターン“１１１１００００”が
選択され、バイト境界検出回路２１６の結果により境界
の１バイトとし、境界の下位側のバイトは“０００００
０００”、境界の上位側のバイトは“１１１１１１１
１”のデータとして、スタートマスクデータを生成し、
Ｔ４のクロックに同期してスタートマスクレジスタ２０
２に保持される。以後、描画のアドレスの変わる度に対
応するマスクデータが変わる。
を受けた最後のクロックをＴ０とする。スタートコマン
ド（Ｔ１）転送後、描画スタート（ビジー信号）とな
る。Ｔ２期間に描画開始点アドレスのビット５からビッ
ト３（１１０Ｂ）により表１よりパターン“１１０００
０００”が選択され、また、ビット６が“０”なので、
マルチプレクサ２１２は“１１１１１１１１”をマルチ
プレクサ２１３は“１１００００００”をそれぞれ選択
し、Ｔ３のクロックに同期してスタート検出レジスタＨ
２１４とスタート検出レジスタＬ２１５に保持される。
Ｔ３期間に描画開始点アドレスのビット２から０（１０
０Ｂ）により表１よりパターン“１１１１００００”が
選択され、バイト境界検出回路２１６の結果により境界
の１バイトとし、境界の下位側のバイトは“０００００
０００”、境界の上位側のバイトは“１１１１１１１
１”のデータとして、スタートマスクデータを生成し、
Ｔ４のクロックに同期してスタートマスクレジスタ２０
２に保持される。以後、描画のアドレスの変わる度に対
応するマスクデータが変わる。
【００１７】次に本発明の第２の実施の形態について、
図３のブロック図を参照して説明する。本装置の全体構
成は図２と同様である。即ちスタートマスクデータ生成
回路３００と、エンドマスクデータ生成回路３０１と、
スタートマスクデータを保持するスタートマスクレジス
タ２０２と、エンドマスクデータを保持するエンドマス
クレジスタ２０３スタートマスクデータの出力を制御す
るスタートマスク制御部２０４と、エンドマスクデータ
の出力を制御するエンドマスク制御部２０５と、スター
トマスク制御部の制御信号によりスタートマスクデータ
を選択するマルチプレクサ２０６と、エンドマスク制御
の制御信号によりエンドマスクデータを選択するマルチ
プレクサ２０７と、マルチプレクサ２０６とマルチプレ
クサ２０７を入力とした論理積２０８を備えている。
図３のブロック図を参照して説明する。本装置の全体構
成は図２と同様である。即ちスタートマスクデータ生成
回路３００と、エンドマスクデータ生成回路３０１と、
スタートマスクデータを保持するスタートマスクレジス
タ２０２と、エンドマスクデータを保持するエンドマス
クレジスタ２０３スタートマスクデータの出力を制御す
るスタートマスク制御部２０４と、エンドマスクデータ
の出力を制御するエンドマスク制御部２０５と、スター
トマスク制御部の制御信号によりスタートマスクデータ
を選択するマルチプレクサ２０６と、エンドマスク制御
の制御信号によりエンドマスクデータを選択するマルチ
プレクサ２０７と、マルチプレクサ２０６とマルチプレ
クサ２０７を入力とした論理積２０８を備えている。
【００１８】但し、第１の実施例では、アドレスを時分
割して上位と下位のアドレスからバイト境界の判定用の
データとマスクデータ用のパラメータ生成を行ったが、
第２の実施例では、バイト境界の判定用と、マスクデー
タ用に分割処理する。スタートマスクデータ生成回路３
００は、描画開始点のアドレスのビット２から０をセレ
クト信号として、マスクデータを選択するマルチプレク
サ３１０と、ビット５から３をセレクト信号として、バ
イト境界の判定用データを選択するマルチプレクサ３１
１とを備えている。同様にエンドマスクデータ生成回路
３０１は、描画終了点のアドレスのビット２から０をセ
レクト信号として、マスクデータを選択するマルチプレ
クサ３２０と、ビット５から３をセレクト信号として、
バイト境界の判定用データを選択するマルチプレクサ３
２１とを備えている。
割して上位と下位のアドレスからバイト境界の判定用の
データとマスクデータ用のパラメータ生成を行ったが、
第２の実施例では、バイト境界の判定用と、マスクデー
タ用に分割処理する。スタートマスクデータ生成回路３
００は、描画開始点のアドレスのビット２から０をセレ
クト信号として、マスクデータを選択するマルチプレク
サ３１０と、ビット５から３をセレクト信号として、バ
イト境界の判定用データを選択するマルチプレクサ３１
１とを備えている。同様にエンドマスクデータ生成回路
３０１は、描画終了点のアドレスのビット２から０をセ
レクト信号として、マスクデータを選択するマルチプレ
クサ３２０と、ビット５から３をセレクト信号として、
バイト境界の判定用データを選択するマルチプレクサ３
２１とを備えている。
【００１９】
【発明の効果】以上説明したように本発明のマスクデー
タ生成装置は、多ビットのマスクデータを必要とする場
合、描画に必要なパラメータ転送から描画終了までの時
間を短縮し、かつ、回路規模を縮小することができる。
タ生成装置は、多ビットのマスクデータを必要とする場
合、描画に必要なパラメータ転送から描画終了までの時
間を短縮し、かつ、回路規模を縮小することができる。
【００２０】以下に１２８ビットのマスクデータの生成
を例にとり、本発明の効果をより具体的に説明する。
を例にとり、本発明の効果をより具体的に説明する。
【００２１】図４は図２の構成でのタイミング、図８は
図６の構成でのタイミングを示す。両者から明らかなよ
うに本実施の形態の場合、１回の描画処理において、ホ
ストＣＰＵからのパラメータ転送終了と同時にコマンド
を実行する。一方、図６のものでは、ホストバスが３２
ビットとすると、本実施例と同様のパラメータ転送後
に、スタートマスクデータ転送と、エンドマスクデータ
転送の時間８クロック（Ｔ１〜Ｔ８）余計にかかる。連
続描画の回数が多くなればなる程、本実施例と従来技術
の処理時間の差が大きくなる。
図６の構成でのタイミングを示す。両者から明らかなよ
うに本実施の形態の場合、１回の描画処理において、ホ
ストＣＰＵからのパラメータ転送終了と同時にコマンド
を実行する。一方、図６のものでは、ホストバスが３２
ビットとすると、本実施例と同様のパラメータ転送後
に、スタートマスクデータ転送と、エンドマスクデータ
転送の時間８クロック（Ｔ１〜Ｔ８）余計にかかる。連
続描画の回数が多くなればなる程、本実施例と従来技術
の処理時間の差が大きくなる。
【００２２】次に回路規模の差について説明する。大き
さを示す基準として２ｔｏｌのマルチプレクサの大きさ
を１とすると、３ｔｏｌのマルチプレクサが１．４、８
ｔｏｌのマルチプレクサが３、レジスタ１ビットが１．
２で、第１の実施の形態と図７の構成について大きさを
比較する。
さを示す基準として２ｔｏｌのマルチプレクサの大きさ
を１とすると、３ｔｏｌのマルチプレクサが１．４、８
ｔｏｌのマルチプレクサが３、レジスタ１ビットが１．
２で、第１の実施の形態と図７の構成について大きさを
比較する。
【００２３】図７の構成で１２８ビットに拡張した場
合、アドレスが７ビット、パターンが１２８通りとなる
ので、各パターンの１ビットは８ｔｏｌのマルチプレク
サ１６個で、１２８ビットから１６ビットを選択し、更
に８ｔｏｌのマルチプレクサ２個を使って１６ビットか
ら２ビット選択される。最後に２ｔｏｌのマルチプレク
サで１２８通りから１パターンが選択される。つまり、
１２８パターンから１パターンを選択する為に、８ｔｏ
ｌのマルチプレクサが１８個と、２ｔｏｌのマルチプレ
クサが１個が１２８ビット分必要になる。
合、アドレスが７ビット、パターンが１２８通りとなる
ので、各パターンの１ビットは８ｔｏｌのマルチプレク
サ１６個で、１２８ビットから１６ビットを選択し、更
に８ｔｏｌのマルチプレクサ２個を使って１６ビットか
ら２ビット選択される。最後に２ｔｏｌのマルチプレク
サで１２８通りから１パターンが選択される。つまり、
１２８パターンから１パターンを選択する為に、８ｔｏ
ｌのマルチプレクサが１８個と、２ｔｏｌのマルチプレ
クサが１個が１２８ビット分必要になる。
【００２４】 （（３×１８）＋１）×１２８ビット＝７０４０ 一方、図２より、アドレスセレクト用に２ｔｏｌのマル
チプレクサ１個を３ビット分 （１×３ビット）＝３ と、パターン選択用に８ｔｏｌのマルチプレクサ１個を
８ビット分 （３×８ビット）＝２４ と、上位、下位選択用に２ｔｏｌのマルチプレクサ２個
をそれぞれ８ビット （１×８ビット）×２個＝１６ と、境界データ保持用レジスタ１６ビット （１．２×１６ビット）＝１９．２ と、境界検出回路１ビットに対して、０．６が１６ビッ
ト分 （０．６×１６ビット）＝９．６ と、マスクデータ選択部分に３ｔｏｌのマルチプレクサ
１６個を８ビット分 （１．４×８ビット）×１６個＝１７９．２ と、スタートマスクレジスタ１２８ビット （１．２×１２８ビット）＝１５３．６ となり、実施例１の合計は、 （３＋２４＋１６＋１９．２＋９．６＋１７９．２＋１
５３．６）＝４０４．６ 上記結果から、本発明によってかなりの縮小を図ること
ができる。
チプレクサ１個を３ビット分 （１×３ビット）＝３ と、パターン選択用に８ｔｏｌのマルチプレクサ１個を
８ビット分 （３×８ビット）＝２４ と、上位、下位選択用に２ｔｏｌのマルチプレクサ２個
をそれぞれ８ビット （１×８ビット）×２個＝１６ と、境界データ保持用レジスタ１６ビット （１．２×１６ビット）＝１９．２ と、境界検出回路１ビットに対して、０．６が１６ビッ
ト分 （０．６×１６ビット）＝９．６ と、マスクデータ選択部分に３ｔｏｌのマルチプレクサ
１６個を８ビット分 （１．４×８ビット）×１６個＝１７９．２ と、スタートマスクレジスタ１２８ビット （１．２×１２８ビット）＝１５３．６ となり、実施例１の合計は、 （３＋２４＋１６＋１９．２＋９．６＋１７９．２＋１
５３．６）＝４０４．６ 上記結果から、本発明によってかなりの縮小を図ること
ができる。
【図１】グラフィックＬＳＩの内部構成図
【図２】本発明の第１の実施の形態のブロック図
【図３】本発明の第２の実施の形態のブロック図
【図４】図２のタイミング図
【図５】図２のデータの流れ
【図６】従来技術のブロック図
【図７】他の従来技術のブロック図
【図８】図６のタイミング図
ＭＰＸ マルチプレクサ
Claims (3)
- 【請求項１】 アドレスを時分割して上位アドレスと下
位アドレスを選択する第１のマルチプレクサと、前記第
１のマルチプレクサの出力をセレクト信号としてパター
ンを選択する第２のマルチプレクサと、バイト境界の判
定用データを保持する第１レジスタと、バイト境界を判
定するバイト境界判定回路と、前記バイト境界判定回路
の出力をセレクト信号として、前記第１のマルチプレク
サの出力とオール１の固定データとオール“０”の固定
データを選択する第３のマルチプレクサと、前記アドレ
ス点を含むマスクデータを保持する第２のレジスタとを
備えることを特徴とする論理回路装置。 - 【請求項２】 請求項１記載の論理回路装置を、描画開
始点用の論理回路装置と描画終了点用の論理回路装置と
して二つ備え、さらに、描画開始点のアドレスとフレー
ムバッファへ書き込むアドレスを比較して一致している
かの判定をするスタートマスク制御部と、前記スタート
マスク制御部の出力をセレクト信号として一致していれ
ば前記描画開始点用の論理回路装置の前記第２のレジス
タを選択し、不一致ならオール“１”を出力する第４の
マルチプレクサと、描画終了点のアドレスとフレームバ
ッファへ書き込むアドレスと比較して一致しているかの
判定をするエンドマスク制御部と、前記エンドマスク制
御部の出力をセレクト信号として一致していれば前記描
画終了点用の論理回路装置の前記第２のレジスタを選択
し、不一致ならオール“１”を出力する第５のマルチプ
レクサと、第４のマルチプレクサの出力と第５のマルチ
プレクサの出力の論理積をとり出力することを特徴とす
る論理回路装置。 - 【請求項３】 請求項１においてアドレスを時分割して
上位アドレスと下位アドレスによるパターン選択部分
を、上位アドレスによるパターン選択用マルチプレクサ
と、下位アドレスによるパターン選択用マルチプレクサ
に分割して備えることを特徴とする論理回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8169737A JPH1020851A (ja) | 1996-06-28 | 1996-06-28 | 論理回路装置 |
| US08/882,489 US5872576A (en) | 1996-06-28 | 1997-06-25 | Mask data generator for a graphics LSI |
| KR1019970028608A KR100261052B1 (ko) | 1996-06-28 | 1997-06-28 | 그래픽 lsi를 위한 마스크 데이타 발생 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8169737A JPH1020851A (ja) | 1996-06-28 | 1996-06-28 | 論理回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1020851A true JPH1020851A (ja) | 1998-01-23 |
Family
ID=15891920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8169737A Pending JPH1020851A (ja) | 1996-06-28 | 1996-06-28 | 論理回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5872576A (ja) |
| JP (1) | JPH1020851A (ja) |
| KR (1) | KR100261052B1 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4180861A (en) * | 1978-03-31 | 1979-12-25 | Ncr Corporation | Selectively operable mask generator |
| EP0280320B1 (en) * | 1987-02-27 | 1994-12-07 | Nec Corporation | Graphics display controller equipped with boundary searching circuit |
| JPH04225453A (ja) * | 1990-12-27 | 1992-08-14 | Matsushita Electric Ind Co Ltd | データ処理装置 |
| JP3433588B2 (ja) * | 1995-10-19 | 2003-08-04 | 株式会社デンソー | マスクデータ生成回路及びビットフィールド操作回路 |
-
1996
- 1996-06-28 JP JP8169737A patent/JPH1020851A/ja active Pending
-
1997
- 1997-06-25 US US08/882,489 patent/US5872576A/en not_active Expired - Fee Related
- 1997-06-28 KR KR1019970028608A patent/KR100261052B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5872576A (en) | 1999-02-16 |
| KR100261052B1 (ko) | 2000-07-01 |
| KR980004137A (ko) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0772877B2 (ja) | ダイナミックメモリシステムのタイミングを動的に設定するデータ処理装置 | |
| US7165126B2 (en) | Direct memory access device | |
| US7747832B2 (en) | Method for controlling a memory access | |
| JPH1020851A (ja) | 論理回路装置 | |
| JPH0192851A (ja) | アドレス空間切替装置 | |
| JP3816666B2 (ja) | メモリ制御回路 | |
| JPS59177594A (ja) | デイスプレイ・メモリ制御方式 | |
| JP2625573B2 (ja) | ダイレクトメモリアクセス制御装置 | |
| JP2002024157A (ja) | Ｄｍａ処理方法およびｄｍａ処理装置 | |
| JPH0743668B2 (ja) | アクセス制御装置 | |
| JPH1049437A (ja) | ダイナミックｒａｍ制御装置 | |
| JPH05250256A (ja) | メモリアクセス方法 | |
| JP3070454B2 (ja) | メモリアクセス制御回路 | |
| JPS60134334A (ja) | 印字制御方式 | |
| JP3039220B2 (ja) | 文字コードの連続展開制御方法 | |
| JPH02500143A (ja) | コンピユータ・システム | |
| JPH01209556A (ja) | データ処理システム | |
| JPH0528036A (ja) | 情報処理装置 | |
| JPH05143718A (ja) | 画像処理装置 | |
| JP2003291429A (ja) | サーマルヘッドドライバ回路 | |
| JPH0619782A (ja) | メモリ制御回路 | |
| JPH10312356A (ja) | データ転送装置 | |
| JPH09114779A (ja) | 情報処理装置のウェイト制御方式 | |
| JPH0844618A (ja) | アドレス制御装置 | |
| JP2003050737A (ja) | 情報処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980922 |