JPH0844618A - アドレス制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 処理量削減、ソフトウェア開発の負担軽減を
図ることができるアドレス制御装置を提供する。 【構成】 アドレスポインタ群１０と、読み出し、書き
込み手段を持ったアドレスメモリ１１によりアドレス値
が供給されるアドレスポインタ１２を備え、これらアド
レスポインタの中から１つを選択し、そのアドレス値を
データメモリのアドレスおよびアドレスＡＬＵ１３に供
給する。アドレスＡＬＵ１３の演算結果、または外部ア
ドレス値をアドレスポインタ群１０の中から選択された
アドレスポインタに格納する。予め必要なアドレス値を
アドレスメモリ１１に格納しておく準備作業を施してお
けば、通常の１回のアドレッシング処理によりアドレス
値の供給、アドレス値に対するアドレス演算、演算結果
の選択ポインタへの書き込みを行い、直後のアドレッシ
ング処理に制限をもつ必要をなくすことができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータ、
ＤＳＰ（ディジタル信号処理プロセッサ）等、プロセッ
サで使用するメモリのアドレス制御装置に関する。

【０００２】

【従来の技術】近年、急速にプロセッサに要求される処
理速度が高速になっており、それに伴い、高速化を求め
たプロセッサでは、パイプライン処理によるプロセッサ
のバスからのアドレスポインタへの書き込みタイミング
と、アドレスＡＬＵ演算結果のアドレスポインタへの書
き込みタイミングとが異なるため、バスからのアドレス
ポインタへの書き込み直後のアドレッシング処理に制約
が設けられるものが存在するようになった。

【０００３】以下に従来のアドレス制御装置について図
面を参照しながら説明する。図２は従来のアドレス制御
装置を示すブロック図である。

【０００４】図２において、１０はアドレスポインタ群
であり、通常、１サイクル処理でその中から１つのポイ
ンタが選択される。選択されたポインタのデータをアド
レス出力バス１６へ出力し、これをアドレス値としてデ
ータメモリへ送出する。１３はアドレスＡＬＵで、アド
レスＡＬＵ制御信号１８によりアドレス出力バス１６か
ら受け取ったデータにアドレス演算を施し、アドレス入
力バス１７へ出力／非出力する。アドレス入力バス１７
のデータは、アドレスポインタのプロセッサバス１４か
らの書き込み時にはプロセッサバス１４から、それ以外
のときにはアドレスＡＬＵ１３の出力から入力し、選択
されたポインタへ書き込む。先に述べたアドレッシング
処理の制約は、アドレス入力バス１７の２系統の入力の
タイミングが異なることから発生する。

【０００５】

【発明が解決しようとする課題】しかしながら、上記従
来のアドレス制御装置では、ＬＳＩの処理高速化に伴う
プロセッサバス１４からの書き込みによるアドレッシン
グ処理の制約により、ハードウェアによるウェイト処
理、またはソフトウェア的回避工夫を施す必要があっ
た。多くの場合、処理の高速化が目的であるため、後者
を選択している。ソフトウェア開発時の命令メモリの使
用効率アップ、処理量削減の使命において、この制限は
ソフトウェア開発にとって大きな妨げとなり、時間の効
率という面においても大きな問題となっている。

【０００６】例えば、あるポインタの値を新しいアドレ
ス値に変更してそれを使用する場合、プロセッサバス１
４からポインタへの書き込みのための処理に１ステップ
（一般的なプロセッサはこの場合もアドレッシング処理
は不可能）、次に、その書き込み直後の命令のアドレッ
シング処理制限のための１ステップの、計２ステップを
経て、ようやくそのポインタによるアドレッシング処理
が可能となる。そのため、ソフトウェア開発に際し、そ
の２ステップ目にその前後にある演算、転送を当てたり
して命令メモリの効率化、処理量の削減を図っている。
そのために、見ずらいプログラムとなり、ソフトウェア
のデバッグ等の開発期間を長引かせるという問題を有し
ていた。

【０００７】本発明は、上記従来の問題を解決するもの
であり、ソフトウェアからみれば、予め必要なアドレス
値をアドレスメモリに格納しておく準備作業を施してお
けば、通常の１回のアドレッシング制御により、データ
メモリへのアドレス値の供給、そのアドレス値に対する
アドレスＡＬＵ、そのアドレスＡＬＵ演算結果の選択ポ
インタへの書き込みを行い、かつ直後のアドレッシング
処理に制限をもつ必要をなくすことができ、したがっ
て、処理量の削減、ソフトウェア開発の負担を軽減する
ことができるようにしたアドレス制御装置を提供するこ
とを目的とするものである。

【０００８】

【課題を解決するための手段】本発明は上記目的を達成
するために、複数のアドレスポインタからなるアドレス
ポインタ群と、読み出し、書き込み手段を持ったメモリ
と、このメモリによりアドレス値が供給されるアドレス
ポインタと、上記各アドレスポインタから出力されたデ
ータにアドレス演算を施すアドレスＡＬＵと、上記各ア
ドレスポインタの中から１つを選択し、そのアドレス値
をデータメモリのアドレスおよび上記アドレスＡＬＵの
入力として供給する手段と、上記アドレスＡＬＵの演算
結果、または外部から入力されるアドレス値を上記アド
レスポインタ群の中から選択されたアドレスポインタに
格納する手段とを備えたものである。

【０００９】

【作用】本発明は、上記構成によって、予め必要なアド
レス値をメモリに格納しておく準備作業を施しておくこ
とができるので、通常の１回のアドレッシング制御によ
り、データメモリへのアドレス値の供給、そのアドレス
値に対するアドレス演算、そのアドレス演算結果の選択
ポインタへの書き込みを行い、かつ直後のアドレッシン
グ処理に制限をもつ必要をなくすことができる。

【００１０】

【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。

【００１１】図１は本発明の一実施例におけるアドレス
制御装置を示すブロック図である。図１において、１０
はアドレスポインタ群であり、複数のアドレスポインタ
（レジスタ）からなる。１１はアドレスメモリで、プロ
セッサバス１４からの書き込み時にライト動作を行い、
それ以外はリード動作を行い、アドレスメモリデータバ
ス１５へデータを出力する。１２はアドレスポインタで
あり、外部から入力されるセレクトＯ信号２０でこのア
ドレスポインタ１２がセレクトされたときにアドレスメ
モリデータバス１５よりデータを取り込む。アドレスメ
モリ１１のアドレスポインタ２１はプロセッサバス１４
から設定することができ、アドレスメモリ１１のライト
動作時、セレクトＯ信号２０でアドレスポインタ１２が
セレクトされたときにアドレスＡＬＵ２３により更新さ
れる。アドレスメモリ１１のアドレスＡＬＵ２３は、こ
こでは１インクリメント固定処理とする。１３はアドレ
スＡＬＵであり、外部から入力されるアドレスＡＬＵ制
御信号１８により制御され、アドレス出力バス１６から
受け取ったデータにアドレス演算を施し、アドレス入力
バス１７へ出力／排出力する。

【００１２】外部プロセッサバス１４はこのアドレス制
御装置では、データメモリアドレス値（１４→アドレス
入力バス１７→アドレスポインタ群１０）およびアドレ
スメモリ１１のアドレス値（１４→アドレスポインタ２
１）とデータ（１４→アドレスメモリデータバス１５→
メモリ２２）の外部からの入力に使用される。アドレス
メモリデータバス１５はプロセッサバス１４からアドレ
スメモリ１１へのデータ転送、アドレスメモリ１１から
アドレスポインタ１２へのデータの転送を行う。外部か
ら入力されるセレクトＩ信号１９は、アドレス入力バス
１７のデータを入力するアドレスポインタをアドレスポ
インタ群１０の中から選択する。外部から入力されるセ
レクトＯ信号２０はアドレス出力バス１６にデータ（ア
ドレス値）を出力するアドレスポインタをアドレスポイ
ンタ群１０、アドレスポインタ１２の中から選択する。

【００１３】以上のように構成されたアドレス制御装置
を用いたプロセッサの一構成について、従来のアドレス
制御装置を用いた場合と比較して示す。

【００１４】プロセッサバス転送のデスティネーション
にアドレスメモリ１１のメモリ２２とメモリアドレスポ
インタ２１を設けることにより、アドレスメモリ１１の
アドレスポインタ２１、メモリ２２の書換が可能とな
る。また、従来、同一セレクトであったセレクトＩ信号
１９、セレクトＯ信号２０を別の信号としてわける。セ
レクトＩ信号１９は従来と同じ信号で、セレクトＯ信号
２０はアドレスポインタ１２がセレクトされる以外はセ
レクトＩ信号１９と同じアドレスポインタのセレクトと
する。これは、命令コードに関しては、アドレスポイン
タ１２の選択１非選択をアドレッシングコードに１ビッ
ト加える必要がある。

【００１５】以上の２項目の追加により、予め必要な新
しいアドレス値をアドレスメモリ１１に格納しておく準
備作業を施しておけば、通常の１回のアドレッシング制
御により、データメモリへのアドレス値の供給、そのア
ドレス値に対するアドレス演算、そのアドレス演算結果
の選択ポインタへの書き込みを行い、かつ直後のアドレ
ッシング処理に制限をもつ必要をなくすことができるこ
とになる。以下にその処理手順、動作について説明す
る。

【００１６】まず、一連の処理中にアドレスポインタに
設定が必要なアドレス値のうち、アドレスポインタ群１
０で設定しきれないものを、処理に必要な順にアドレス
メモリ１１に格納する準備処理を行う。動作的には、プ
ロセッサバス転送でアドレスメモリ１１のアドレスポイ
ンタ２１をリセットする。続いて、プロセッサバス転送
でアドレス値をアドレスメモリ２２へ順に格納する。こ
の間、アドレスＡＬＵ２３はアドレスポインタ２１を更
新していく。そして、アドレスメモリ１１のアドレスポ
インタ２１を再びリセットし、一度アドレスポインタ１
２をダミーセレクトし、最初のアドレス値をアドレスポ
インタ１２へ転送し、アドレスメモリ１１のアドレスポ
インタ２１をアドレスＡＬＵ２３により１更新し、格納
した次のアドレス値を次ステップよりアドレスデータバ
ス１５へ送出する。これにより準備処理を完了し、一連
の処理に入る。

【００１７】処理開始後、アドレスメモリ１１に格納し
た最初のアドレス値を使用するときが来た場合には、ア
ドレスポインタ１２を選択するようにセレクトＯ信号２
０が送出され、アドレスポインタ１２のアドレスがデー
タメモリのアドレス値として、また、アドレスＡＬＵ１
３の入力としてアドレス出力バス１６へ送出される。ア
ドレスＡＬＵ１３では、アドレスＡＬＵ制御信号１８に
よりアドレス演算を施してアドレス入力バス１７へ転送
する。そして、セレクトＩ信号１９によりアドレスポイ
ンタ群１０における空いているアドレスポインタへアド
レス入力バス１７のアドレス値を書き込む。また、アド
レスポインタ１２は、アドレスメモリデータバス１５の
データ（２番目に格納したアドレス値）を取り込み、ア
ドレスメモリ１１のアドレスポインタ２１はアドレスＡ
ＬＵ２３により更新される。このとき、従来の装置で
は、プロセッサバス１４−アドレス入力バス１７−アド
レスポインタ群１０の径路のポインタ設定で、通常のア
ドレスＡＬＵ１３−アドレス入力バス１７−アドレスポ
インタ群１０の設定のタイミングと異なることから、次
ステップのアドレッシング処理に制約を設けていた。し
かし、本実施例の場合には、同じアドレスＡＬＵ１３−
アドレス入力バス１７−アドレスポインタ群１０の設定
のタイミングとなるので、制約を設けなくてもよくな
る。

【００１８】以下、格納したアドレス値が必要になる度
にこの操作を繰り返す。

【００１９】

【発明の効果】以上説明したように本発明によれば、複
数のアドレスポインタからなるアドレスポインタ群と、
読み出し、書き込み手段を持ったメモリと、このメモリ
によりアドレス値が供給されるアドレスポインタと、上
記各アドレスポインタから出力されたデータにアドレス
演算を施すアドレスＡＬＵと、上記各アドレスポインタ
の中から１つを選択し、そのアドレス値をデータメモリ
のアドレスおよび上記アドレスＡＬＵの入力として供給
する手段と、上記アドレスＡＬＵの演算結果、または外
部から入力されるアドレス値を上記アドレスポインタ群
の中から選択されたアドレスポインタに格納する手段と
を備えているので、これをプロセッサに用いた場合、予
め必要な新しいアドレス値をメモリに格納しておく準備
作業を施しておこくとができるので、通常の１回のアド
レッシング制御により、データメモリへの新アドレス値
の供給、その新アドレス値に対するアドレス演算、その
アドレス演算結果の選択ポインタへの書き込みを行い、
かつ直後のアドレッシング処理に制限をもつ必要をなく
すことができる。これにより、処理量の削減、ソフトウ
ェア開発の負担を軽減させることができる。また、アド
レスのメモリを使用するので、その特徴であるソフトウ
ェアの汎用性を高めることができる。

【図面の簡単な説明】

【図１】本発明の一実施例におけるアドレス制御装置を
示すブロック図

【図２】従来例におけるアドレス制御装置を示すブロッ
ク図

【符号の説明】

１０ アドレスポインタ群 １１ アドレスメモリ １２ アドレスポインタ １３ アドレスＡＬＵ １４ （外部）プロセッサバス １５ アドレスメモリデータバス １６ アドレス出力バス １７ アドレス入力バス １８ アドレスＡＬＵ制御信号 １９ セレクトＩ信号 ２０ セレクトＯ信号 ２１ アドレスメモリのアドレスポインタ ２２ アドレスメモリのアドレスＡＬＵ ２３ アドレスメモリのメモリ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数のアドレスポインタからなるアドレ
   スポインタ群と、読み出し、書き込み手段を持ったメモ
   リと、このメモリによりアドレス値が供給されるアドレ
   スポインタと、上記各アドレスポインタから出力された
   データにアドレス演算を施すアドレスＡＬＵと、上記各
   アドレスポインタの中から１つを選択し、そのアドレス
   値をデータメモリのアドレスおよび上記アドレスＡＬＵ
   の入力として供給する手段と、上記アドレスＡＬＵの演
   算結果、または外部から入力されるアドレス値を上記ア
   ドレスポインタ群の中から選択されたアドレスポインタ
   に格納する手段とを備えたアドレス制御装置。