JPH10189713A - 半導体素子隔離構造及びその形成方法 - Google Patents

半導体素子隔離構造及びその形成方法

Info

Publication number
JPH10189713A
JPH10189713A JP9331399A JP33139997A JPH10189713A JP H10189713 A JPH10189713 A JP H10189713A JP 9331399 A JP9331399 A JP 9331399A JP 33139997 A JP33139997 A JP 33139997A JP H10189713 A JPH10189713 A JP H10189713A
Authority
JP
Japan
Prior art keywords
trench
forming
semiconductor substrate
isolation structure
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9331399A
Other languages
English (en)
Inventor
Kim Young-Gwan
キム ヨウン−グワァン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of JPH10189713A publication Critical patent/JPH10189713A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/05—Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 トレンチの下側に埋没絶縁領域を持つことに
より、高集積回路に適した半導体素子隔離構造及びその
形成方法を提供すること。 【解決手段】 本発明に係る半導体素子隔離構造は、半
導体基板４１に、半導体基板４１上面(A MAJOR SURFAC
E) から下側へ向かう方向を持つように形成されたトレ
ンチと、トレンチを充填するトレンチプラグ４８’と、
トレンチの内面に形成されたトレンチライナー４７と、
トレンチの底の下にトレンチに接して形成された埋没(B
URIED)絶縁領域４６と、を含んで構成されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子隔離構
造及びその形成方法に関し、特に高密度の集積回路に適
した半導体素子隔離構造及びその形成方法に関する。
【０００２】
【従来の技術】半導体素子が高集積化されるにつれて素
子隔離領域のサイズ縮小が求められている。従って、必
要な部位を指定してトレンチを形成し、トレンチに絶縁
物などの充填物質を満たしたトレンチ隔離構造が半導体
素子間隔離に一般に適用されている。
【０００３】しかし、半導体素子の集積度がだんだん大
きくなるにつれて、半導体基板にトレンチを形成し、単
純にそのトレンチに絶縁物質の充電物を満たすという従
来の構造及び方法では、トレンチの縦横比(ASPECT RATI
O)の上昇に従ってトレンチ未充填及びトレンチ内のボイ
ド(VOID)の生成などのような問題を発生している。図８
〜図10は、従来の半導体素子隔離構造（トレンチ隔離構
造) 及びその形成方法を説明するために示した工程断面
図である。
【０００４】従来の一般的な半導体素子隔離構造（トレ
ンチ隔離構造) を図10を参照して概略的に説明すると、
該半導体素子隔離構造は、半導体基板１１に所望の隔離
構造の深さに形成されたトレンチと、そのトレンチを満
たした一種類の絶縁物質であるトレンチプラグ１８’と
からなる。また、従来の一般的な半導体素子隔離構造の
形成方法を考察してみると、図８のように、半導体基板
１１にトレンチを形成した後、シリコン酸化膜SiO2１７
１とシリコン窒化膜１７２を形成した後に、ＢＰＳＧ膜
(BORON PHOPHOSILICATEGLASS)１８を全面に形成する。
この時、図８に示すように、大きい縦横比により、ＢＰ
ＳＧ膜１８にボイド(VOID)２０などが生成される。従っ
て、該ボイド２０を除去するため、図９に示すように、
熱処理を実施してＢＰＳＧ膜１８をリフローさせる。続
いて、図10に示すように、ＢＰＳＧ膜１８をエッチバッ
ク(ETCH-BACK) してトレンチプラグ１８’を形成する。
図８〜図10に示す符号１２は、トレンチ形成のためのマ
スク層の一部であるシリコン酸化膜である。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の一般的な半導体素子隔離構造及びその形成方
法では、前述したようにその形成過程でボイド２０が生
成するので、ＢＰＳＧ膜１８のリフローのための熱処理
工程を追加する必要があり、また図９及び図10で明らか
なように、ＢＰＳＧ膜１８のリフロー後にその表面が平
らでないという欠陥がある。
【０００６】図11〜図14は、上記問題を解消した従来の
他の半導体素子隔離構造（トレンチ隔離構造) 及びその
形成方法を説明するために示した工程断面図である。米
国特許５，０９９，３０４で提示された従来の他の半導
体素子隔離構造（トレンチ隔離構造) を図14を参照して
概略的に説明すると、該半導体素子隔離構造は、半導体
基板２１に形成されたトレンチと、ポリシリコンの第１
トレンチ充填物２８１’と、ＢＰＳＧ膜の第２トレンチ
充填物２８２’とからなるトレンチ充填物とを含んでい
る構造である。
【０００７】また、該従来の他の半導体素子隔離構造
（トレンチ隔離構造) の形成方法は、図11に示すよう
に、半導体基板２１にトレンチを形成した後、シリコン
酸化膜２７１とシリコン窒化膜２７２を形成してから、
ポリシリコン層２８１を蒸着形成してトレンチを充填す
るようにする。続いて、図12に示すように、ポリシリコ
ン層２８１をエッチバック(ETCH-BACK) してトレンチの
一部を満たした第１トレンチ充填物２８１’が残るよう
にする。
【０００８】続いて、図13に示すように、全面にＢＰＳ
Ｇ膜２８２を形成して、第１トレンチ充填物２８１’が
満たされた部分以外の、トレンチの余りの部位を満たす
ようにする。その後、ＢＰＳＧ膜２８２のリフローのた
めに熱処理を進行してＢＰＳＧ膜２８２の上面を平らに
する。最後に、図14に示すように、ＢＰＳＧ膜２８２を
選択的にエッチングしてトレンチ以外の部位を除去して
トレンチの未充填部位を完全に充填させる第２トレンチ
充填物２８２’を形成した後、シリコン窒化膜と第２ト
レンチ充填物２８２’の上を覆うシリコン酸化膜２９を
形成する。図11〜図14に示す符号２２はトレンチ形成の
ためのマスク層の一部であるシリコン酸化膜である。
【０００９】しかし、前記米国特許５，０９９，３０４
に示した半導体素子隔離構造及びその形成方法では、ト
レンチを充填させるために２次の充填物の形成段階を経
る必要があるので、工程が複雑になるという難点があ
る。また、リフローのための熱処理段階の必修的なＢＰ
ＳＧをトレンチ充填物として用いることにより、ジャン
クション(JUNCTION)形成のための不純物イオンの注入条
件をややこしくする。これは低い熱サイクル(HEATCYCL
E) を求める次世代高集積回路にとっては致命的な難点
である。
【００１０】本発明は、このような従来の課題に着目し
てなされたもので、トレンチの下側に埋没絶縁領域を持
つことにより、高集積回路に適した半導体素子隔離構造
及びその形成方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】このため請求項１の発明
に係る半導体素子隔離構造は、半導体基板に、半導体基
板上面から下側へ向かう方向を持つように形成されたト
レンチと、該トレンチを充填するトレンチプラグと、該
トレンチの底の下にトレンチに接して形成された埋没絶
縁領域と、を含んで構成したことを特徴とする。
【００１２】かかる構造とすれば、隔離構造の深さがト
レンチとその下に形成された埋没絶縁領域の深さとで設
定されることにより、トレンチの充填時にボイドなどの
生成が抑制されるように適当な縦横比のトレンチ形成が
可能となる。これにより、隔離領域の側面面積を縮小で
き、以て半導体素子の高集積化を促進することができ
る。
【００１３】また、請求項２の発明に係る半導体素子隔
離構造は、前記埋没絶縁領域が、酸化物であることを特
徴とする。かかる構造とすれば、酸化熱処理などの方法
により、容易に埋没絶縁領域を形成できる。また、請求
項３の発明に係る半導体素子隔離構造は、前記トレンチ
の内面にトレンチライナーが形成され、前記トレンチプ
ラグは該トレンチライナーに接して設けられることを特
徴とする。
【００１４】かかる構造とすれば、トレンチライナーを
形成することにより、トレンチ形成時のエッチングの損
傷を除去できる。また、請求項４の発明に係る半導体素
子隔離構造の形成方法は、半導体基板の表面にマスク層
を形成する段階と、前記マスク層の一部を選択的にエッ
チングして前記半導体基板の表面を露出させる段階と、
前記マスク層をマスクとして前記露出された半導体基板
の表面にトレンチを形成する段階と、前記トレンチの下
側の半導体基板内部にイオンを注入する段階と、前記注
入されたイオンをアニーリングして第１隔離領域を形成
する段階と、前記トレンチに絶縁膜を形成して第２隔離
領域を形成する段階と、を含むことを特徴とする。
【００１５】かかる方法とすれば、ボイド生成を阻むた
めにトレンチを２次にかけて充填するという段階の複雑
な従来の技術とは違って、追加マスク形成工程無しに従
来と同一な深さの隔離構造を形成することができる。ま
た、請求項５の発明に係る半導体素子隔離構造の形成方
法は、前記マスク層を形成する段階は、半導体基板の表
面にバッファ酸化膜と窒化膜とを順次形成することによ
り、マスク層を形成することを特徴とする。
【００１６】かかる方法とすれば、バッファ酸化膜は、
熱酸化処理等により、また、窒化膜は化学気相蒸着（Ｃ
ＶＤ) 等によって容易にマスク層を形成することができ
る。また、請求項６の発明に係る半導体素子隔離構造の
形成方法は、前記トレンチを形成する段階は、前記露出
された半導体基板の表面を非等方性エッチングすること
により、トレンチを形成することを特徴とする。
【００１７】かかる方法とすれば、非等方性エッチング
により、トレンチを容易に形成することができる。ま
た、請求項７の発明に係る半導体素子隔離構造の形成方
法は、前記イオンを注入する段階において注入するイオ
ンが、酸素を含むことを特徴とする。
【００１８】かかる方法とすれば、その後の熱酸化処理
等によって、第１隔離領域を容易に形成することができ
る。また、請求項８の発明に係る半導体素子隔離構造の
形成方法は、前記絶縁膜を形成して第２隔離領域を形成
する段階が、前記トレンチと前記マスク層上にトレンチ
充填物質層を蒸着する段階と、前記蒸着されたトレンチ
充填物質層を選択的に除去して前記マスク層を露出させ
る段階と、を含むことを特徴とする。
【００１９】かかる方法とすれば、マスク層上にトレン
チ充填物質層を蒸着し、蒸着されたトレンチ充填物質層
を選択的に除去して前記マスク層を露出させることによ
り、絶縁膜からなる第２隔離領域を容易に形成すること
ができる。また、請求項９の発明に係る半導体素子隔離
構造の形成方法は、前記トレンチ充填物質層が、ＴＥＯ
Ｓ(TETRAETHYLORTHOSILICATE) を含むことを特徴とす
る。
【００２０】かかる方法とすれば、トレンチ充填物質層
が、ＴＥＯＳを含むことにより、シリコン酸化膜からな
る第２隔離領域を形成することができる。また、請求項
10の発明に係る半導体素子隔離構造の形成方法は、前記
トレンチ充填物質層を選択的に除去する方法が、プラズ
マエッチング或いはＣＭＰ(CHEMICAL MECHANICAL POLIS
HING) であることを特徴とする。
【００２１】かかる方法とすれば、プラズマエッチング
或いはＣＭＰ(CHEMICAL MECHANICALPOLISHING) によ
り、容易にトレンチ充填物質層を選択的に除去してマス
ク層を露出させることができる。
【００２２】
【発明の実施の形態】以下、添付図面を参照して本発明
を詳細に説明する。図１は本発明に係る半導体素子隔離
構造の一実施の形態を説明するために該半導体装置の要
部を示した断面図であり、図２〜図７は本発明に係るト
レンチ隔離構造を持つ半導体装置の形成方法の一実施の
形態を説明するために各行程毎に該半導体装置の要部を
示した工程断面図である。
【００２３】図１に示すように、本発明に係る半導体素
子隔離構造は、まず、半導体基板４１に半導体基板の上
面( Ａ MAJOR SURFACE) から下側へ向かう方向を持つよ
うに形成されるトレンチを含んでいる。半導体基板４１
としてはシリコン基板が適用される。トレンチはボイド
などが生成されないように縦横比の適当な深さ、即ち所
望の隔離構造の深さより小さい深さを持つ。
【００２４】トレンチの内面には絶縁物質のトレンチラ
イナー４７が形成されている。トレンチライナー４７と
しては熱酸化によって形成されたシリコン酸化膜SiO2が
好ましい。トレンチライナー４７は、熱酸化によって形
成されたシリコン酸化膜以外に化学気相蒸着( ＣＶＤ：
CHEMICAL VAPOR DEPOSITION)によって形成されたシリコ
ン酸化膜も適用することができる。また、トレンチライ
ナー４７としてシリコン窒化膜も適用可能であり、さら
に、シリコン窒化膜とシリコン酸化膜が積層された積層
膜、シリコンオキシナイトライド(SILICON OXYNITRIDE)
の適用も可能である。
【００２５】トレンチ内にはトレンチを充填するトレン
チプラグ(TRENCH PLUG) ４８’を有する。このトレンチ
プラグ４８’はトレンチライナー４７に接しており、ト
レンチを実質的に完全に充填する充填物であって、ＴＥ
ＯＳ(TETRAETHYLORTHOSILICATE) を利用して形成された
シリコン酸化膜SiO2である。また、他に、トレンチプラ
グとしてはポリシリコン、スピンオンガラス(SPIN-ON-G
LASS) 、そしてＢＰＳＧも適用することができる。
【００２６】トレンチの底の下にトレンチに接して形成
された埋没(BURIED)絶縁領域４６を備える。この埋没絶
縁領域４６は酸化物(OXIDE) であって、酸素イオンを注
入して熱工程時に形成されたシリコン酸化膜SiO2であ
る。図１において、符号４９はゲート絶縁膜を示す。次
に、本発明に係る半導体素子隔離構造の形成方法につい
て説明する。
【００２７】 まず、図２に示すように、シリコンの半導
体基板４１の上面に熱酸化膜のバッファ膜(BUFFER)４２
１とシリコン窒化膜４２２を順次形成する。シリコン窒
化膜４２２はＣＶＤを利用して形成する（マスク層を形
成する段階) 。続いて、図３に示すように、半導体基板
４１の所定部位を露出させるようにバッファ膜４２１と
シリコン窒化膜４２２の一部を選択的に除去することに
より、バッファ膜４２１’と、シリコン窒化膜４２２’
と、からなるイオン注入マスク層４２’を形成する（半
導体基板表面を露出させる段階) 。イオン注入マスク層
４２’の形成は、感光膜マスク４３をシリコン窒化膜４
２２上に形成した後、シリコン窒化膜４２２とバッファ
膜４２１をエッチングしてなされる。
【００２８】続いて、半導体基板４１の露出された部位
をエッチングして半導体基板にトレンチ４４を形成する
（トレンチを形成する段階) 。このトレンチ４４はトレ
ンチへの充填を容易にするために縦横比の適当な深さに
形成するもので、所望の隔離構造の深さより小さく形成
する。トレンチ４４を形成するためのエッチングとして
は、プラズマエッチングガスを利用した非等方性エッチ
ングが好ましい。その後、感光膜マスク４３を除去す
る。
【００２９】続いて、図４に示すように、トレンチ４４
の底の下側部位の半導体基板４１に酸素イオンを注入す
る（イオンを注入する段階) 。この時、トレンチ４４部
位を除く半導体基板４１の上面部位は前述したイオン注
入マスク層４２’によってイオン注入が阻まれる。図４
において、符号４５は酸素イオンが注入された領域を示
す。
【００３０】続いて、図５に示すように、熱酸化(THERM
AL OXIDATION) 工程を進行してトレンチの内面にシリコ
ン酸化膜のトレンチライナー４７を形成する。この時、
イオン注入マスク層４２’のシリコン窒化膜４２２’は
酸化防止膜としての役割を果たす。このトレンチライナ
ー４７はトレンチ４４の形成時のエッチング損傷(DAMAG
E)を除去するためのもので、熱酸化膜以外にＣＶＤ(CHE
MICAL VAPOR DEPOSITION) によって形成したシリコン酸
化膜或いはシリコンオキシナイトライドなどの絶縁膜を
適用することができる。そして、特に、前述したよう
に、熱酸化工程によってトレンチライナー４７を形成し
た場合にはその過程で、図５で明らかなように、トレン
チの底の下側の、酸素イオンが注入された領域部位にシ
リコン酸化膜、即ち埋没絶縁領域４６が形成される（第
１隔離領域を形成する段階) 。このように、埋没絶縁領
域４６を形成するために別途の熱工程を経る必要がない
ので好ましい。
【００３１】続いて、図６と図７とはトレンチを充填す
るトレンチプラグを形成する工程（第２隔離領域を形成
する段階) を示している。トレンチプラグの形成は、ま
ず、図６に示すように、トレンチ部位を含んだイオン注
入マスク層４２’上の全面を覆うトレンチ充填物質層４
８の例としてＴＥＯＳ(TETRAETHYLORTHOSILICATE) を利
用して形成されたシリコン酸化膜SiO2を形成する。この
時、既述したように、縦横比の適当な深さに形成された
本発明に係るトレンチ４４は、その充填時にボイド(VOI
D)などが形成されることを防止できる。トレンチ充填物
質層の他の例としてはポリシリコン、スピンオンガラ
ス、そしてＢＰＳＧを適用し得る。
【００３２】続いて、図７に示すように、トレンチプラ
グ４８’の形成のためのトレンチ充填物質層の選択的エ
ッチング工程の例としてＣＭＰ(CHEMICAL MECHANICAL P
OLISHING) を進行する。この時、イオン注入マスク層４
２’はエッチング阻止層としての役割を果たす。トレン
チプラグ４８’形成のためのエッチングとしては、この
他プラズマ(PLASMA)エッチングガスを利用したドライエ
ッチングを適用し得る。
【００３３】このような各行程を含んで本発明に係る半
導体素子隔離構造を形成する。本発明は上述した一実施
の形態に限らない。即ち、トレンチライナーは多数個の
膜が適用されることができ、トレンチライナー形成工程
と酸素イオン注入工程はその進行順序をかえてもかまわ
ない。本発明に係る半導体素子隔離構造は、上述したよ
うに、隔離構造の深さがトレンチとその下に形成された
埋没絶縁領域の深さとでなされることにより、充填時に
ボイドなどの生成が抑制されるように適当な縦横比のト
レンチ形成が可能である。これは隔離領域の側面面積の
縮小が絶対的に必要な高集積回路にふさわしいという利
点がある。
【００３４】 また、本発明に係る半導体素子隔離構造の
形成方法は、ボイド生成を阻むためにトレンチを２次に
かけて充填するという段階の複雑な従来の技術とは違っ
て、追加マスク形成工程無しに従来と同一な深さの隔離
構造を形成することのできるという利点がある。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る半導体素子隔離構
造を示す断面図。
【図２】本発明の一実施の形態に係る半導体素子隔離構
造の形成方法におけるマスク層形成段階を示す断面図。
【図３】同上方法のトレンチ形成段階を示す断面図。
【図４】同上方法のイオン注入段階を示す断面図。
【図５】同上方法の第１隔離領域形成段階を示す断面
図。
【図６】同上方法の第２の隔離領域形成段階の前段を示
す断面図。
【図７】同上方法の第２の隔離領域形成段階の後段を示
す断面図。
【図８】従来の半導体素子隔離構造の形成方法の一例に
おける第１の段階を示す断面図。
【図９】同上方法の第２の段階を示す断面図。
【図10】同上方法の第３の段階を示す断面図。
【図11】従来の半導体素子隔離構造の形成方法の別の例
における第１の段階を示す断面図。
【図12】同上方法の第２の段階を示す断面図。
【図13】同上方法の第３の段階を示す断面図。
【図14】同上方法の第４の段階を示す断面図。
【符号の説明】
４１ 半導体基板 ４２１，４２１’バッファ膜 ４２２，４２２’シリコン窒化膜 ４２’イオン注入マスク層 ４３ 感光膜マスク ４４ トレンチ ４５ 酸素イオンが注入された領域 ４６ 埋没絶縁領域 ４７ トレンチライナー ４８ トレンチ充填物質 ４８’トレンチプラグ ４９ ゲート絶縁膜

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】半導体基板に、半導体基板上面から下側へ
    向かう方向を持つように形成されたトレンチと、該トレ
    ンチを充填するトレンチプラグと、該トレンチの底の下
    にトレンチに接して形成された埋没絶縁領域と、を含ん
    で構成したことを特徴とする半導体素子隔離構造。
  2. 【請求項２】前記埋没絶縁領域は、酸化物であることを
    特徴とする請求項１に記載の半導体素子隔離構造。
  3. 【請求項３】前記トレンチの内面にトレンチライナーが
    形成され、前記トレンチプラグは該トレンチライナーに
    接して設けられることを特徴とする請求項１又は請求項
    ２に記載の半導体素子隔離構造。
  4. 【請求項４】半導体基板の表面にマスク層を形成する段
    階と、 前記マスク層の一部を選択的にエッチングして前記半導
    体基板の表面を露出させる段階と、 前記マスク層をマスクとして前記露出された半導体基板
    の表面にトレンチを形成する段階と、 前記トレンチの下側の半導体基板内部にイオンを注入す
    る段階と、 前記注入されたイオンをアニーリングして第１隔離領域
    を形成する段階と、 前記トレンチに絶縁膜を形成して第２隔離領域を形成す
    る段階と、 を含むことを特徴とする半導体素子隔離構造の形成方
    法。
  5. 【請求項５】前記マスク層を形成する段階は、半導体基
    板の表面にバッファ酸化膜と窒化膜とを順次形成するこ
    とにより、マスク層を形成することを特徴とする請求項
    ４に記載の半導体素子隔離構造の形成方法。
  6. 【請求項６】前記トレンチを形成する段階は、前記露出
    された半導体基板の表面を非等方性エッチングすること
    により、トレンチを形成することを特徴とする請求項４
    に記載の半導体素子隔離構造の形成方法。
  7. 【請求項７】前記イオンを注入する段階において注入す
    るイオンは、酸素を含むことを特徴とする請求項４に記
    載の半導体素子隔離構造の形成方法。
  8. 【請求項８】前記絶縁膜を形成して第２隔離領域を形成
    する段階は、 前記トレンチと前記マスク層上にトレンチ充填物質層を
    蒸着する段階と、 前記蒸着されたトレンチ充填物質層を選択的に除去して
    前記マスク層を露出させる段階と、を含むことを特徴と
    する請求項４に記載の半導体素子隔離構造の形成方法。
  9. 【請求項９】前記トレンチ充填物質層は、ＴＥＯＳ(TET
    RAETHYLORTHOSILICATE) を含むことを特徴とする請求項
    ８に記載の半導体素子隔離構造の形成方法。
  10. 【請求項10】前記トレンチ充填物質層を選択的に除去す
    る方法は、プラズマエッチング或いはＣＭＰ(CHEMICAL
    MECHANICAL POLISHING) であることを特徴とする請求項
    ８に記載の半導体素子隔離構造の形成方法。
JP9331399A 1996-12-26 1997-12-02 半導体素子隔離構造及びその形成方法 Pending JPH10189713A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR72490/1996 1996-12-26
KR1019960072490A KR100226488B1 (ko) 1996-12-26 1996-12-26 반도체 소자 격리구조 및 그 형성방법

Publications (1)

Publication Number Publication Date
JPH10189713A true JPH10189713A (ja) 1998-07-21

Family

ID=19491100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9331399A Pending JPH10189713A (ja) 1996-12-26 1997-12-02 半導体素子隔離構造及びその形成方法

Country Status (3)

Country Link
US (1) US5994200A (ja)
JP (1) JPH10189713A (ja)
KR (1) KR100226488B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008226904A (ja) * 2007-03-08 2008-09-25 Elpida Memory Inc 半導体記憶装置及びその製造方法
JP2009518867A (ja) * 2005-12-09 2009-05-07 アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド 半導体集積回路基板の絶縁構造およびその製作方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280107B1 (ko) * 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
US6146970A (en) * 1998-05-26 2000-11-14 Motorola Inc. Capped shallow trench isolation and method of formation
US6245638B1 (en) * 1998-08-03 2001-06-12 Advanced Micro Devices Trench and gate dielectric formation for semiconductor devices
KR100292616B1 (ko) 1998-10-09 2001-07-12 윤종용 트렌치격리의제조방법
US6472755B1 (en) 1999-01-05 2002-10-29 Advanced Micro Devices, Inc. Semiconductor device comprising copper interconnects with reduced in-line copper diffusion
TW407348B (en) * 1999-02-03 2000-10-01 United Microelectronics Corp Manufacture of the flash memory
US6133105A (en) * 1999-04-27 2000-10-17 United Microelectronics Corp. Method of manufacturing borderless contact hole including a silicide layer on source/drain and sidewall of trench isolation structure
TW415017B (en) * 1999-08-11 2000-12-11 Mosel Vitelic Inc Method of improving trench isolation
KR100338767B1 (ko) 1999-10-12 2002-05-30 윤종용 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
US6146988A (en) * 2000-01-05 2000-11-14 Advanced Micro Devices, Inc. Method of making a semiconductor device comprising copper interconnects with reduced in-line copper diffusion
KR100401348B1 (ko) * 2000-06-30 2003-10-11 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US6277709B1 (en) * 2000-07-28 2001-08-21 Vanguard International Semiconductor Corp. Method of forming shallow trench isolation structure
US6399461B1 (en) 2001-01-16 2002-06-04 Promos Technologies, Inc. Addition of planarizing dielectric layer to reduce a dishing phenomena experienced during a chemical mechanical procedure used in the formation of shallow trench isolation regions
US6645867B2 (en) * 2001-05-24 2003-11-11 International Business Machines Corporation Structure and method to preserve STI during etching
KR100428806B1 (ko) * 2001-07-03 2004-04-28 삼성전자주식회사 트렌치 소자분리 구조체 및 그 형성 방법
JP5121102B2 (ja) * 2001-07-11 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR20030056217A (ko) * 2001-12-27 2003-07-04 동부전자 주식회사 반도체 섭스트레이트의 소자 분리 방법
JP4684523B2 (ja) * 2002-09-09 2011-05-18 株式会社デンソー 半導体装置の製造方法
KR100481558B1 (ko) * 2002-09-09 2005-04-08 동부아남반도체 주식회사 에어 갭 특성을 이용한 반도체 ｓｔｉ 형성 방법
US6794269B1 (en) * 2002-12-20 2004-09-21 Cypress Semiconductor Corp. Method for and structure formed from fabricating a relatively deep isolation structure
US6890833B2 (en) * 2003-03-26 2005-05-10 Infineon Technologies Ag Trench isolation employing a doped oxide trench fill
KR100571410B1 (ko) * 2003-12-31 2006-04-14 동부아남반도체 주식회사 반도체 소자의 트랜치 소자 분리막 형성 방법
US20060134882A1 (en) * 2004-12-22 2006-06-22 Chartered Semiconductor Manufacturing Ltd. Method to improve device isolation via fabrication of deeper shallow trench isolation regions
DE102005002675B4 (de) * 2005-01-20 2007-02-22 Infineon Technologies Ag Verfahren zum Herstellen einer ebenen Spin-on-Schicht auf einer Halbleiterstruktur
US20070087565A1 (en) * 2005-10-18 2007-04-19 Marcus Culmsee Methods of forming isolation regions and structures thereof
US7648869B2 (en) * 2006-01-12 2010-01-19 International Business Machines Corporation Method of fabricating semiconductor structures for latch-up suppression
US20070158779A1 (en) * 2006-01-12 2007-07-12 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a buried damage layer
US7276768B2 (en) * 2006-01-26 2007-10-02 International Business Machines Corporation Semiconductor structures for latch-up suppression and methods of forming such semiconductor structures
US7491618B2 (en) * 2006-01-26 2009-02-17 International Business Machines Corporation Methods and semiconductor structures for latch-up suppression using a conductive region
US20070194403A1 (en) * 2006-02-23 2007-08-23 International Business Machines Corporation Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods
US20070224775A1 (en) * 2006-03-27 2007-09-27 Nick Lindert Trench isolation structure having an expanded portion thereof
US8112817B2 (en) * 2006-10-30 2012-02-07 Girish Chiruvolu User-centric authentication system and method
US7818702B2 (en) * 2007-02-28 2010-10-19 International Business Machines Corporation Structure incorporating latch-up resistant semiconductor device structures on hybrid substrates
US7754513B2 (en) * 2007-02-28 2010-07-13 International Business Machines Corporation Latch-up resistant semiconductor structures on hybrid substrates and methods for forming such semiconductor structures
KR100987794B1 (ko) * 2008-12-22 2010-10-13 한국전자통신연구원 반도체 장치의 제조 방법
US8389377B2 (en) * 2010-04-02 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Sensor element isolation in a backside illuminated image sensor
US8536019B2 (en) 2011-05-17 2013-09-17 GlobalFoundries, Inc. Semiconductor devices having encapsulated isolation regions and related fabrication methods

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566172A (en) * 1984-02-24 1986-01-28 Gte Laboratories Incorporated Method of fabricating a static induction type recessed junction field effect transistor
US4842675A (en) * 1986-07-07 1989-06-27 Texas Instruments Incorporated Integrated circuit isolation process
JPH0279445A (ja) * 1988-09-14 1990-03-20 Oki Electric Ind Co Ltd 素子分離領域の形成方法
JPH0834242B2 (ja) * 1988-12-08 1996-03-29 日本電気株式会社 半導体装置およびその製造方法
JPH03148852A (ja) * 1989-11-06 1991-06-25 Fujitsu Ltd 半導体装置
US5393693A (en) * 1994-06-06 1995-02-28 United Microelectronics Corporation "Bird-beak-less" field isolation method
US5445989A (en) * 1994-08-23 1995-08-29 United Microelectronics Corp. Method of forming device isolation regions
KR0176153B1 (ko) * 1995-05-30 1999-04-15 김광호 반도체 장치의 소자분리막 및 그 형성방법
KR0186083B1 (ko) * 1995-08-12 1999-04-15 문정환 반도체 소자의 소자격리방법
US5783476A (en) * 1997-06-26 1998-07-21 Siemens Aktiengesellschaft Integrated circuit devices including shallow trench isolation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009518867A (ja) * 2005-12-09 2009-05-07 アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド 半導体集積回路基板の絶縁構造およびその製作方法
JP2008226904A (ja) * 2007-03-08 2008-09-25 Elpida Memory Inc 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
KR100226488B1 (ko) 1999-10-15
KR19980053391A (ko) 1998-09-25
US5994200A (en) 1999-11-30

Similar Documents

Publication Publication Date Title
JPH10189713A (ja) 半導体素子隔離構造及びその形成方法
US7858492B2 (en) Method of filling a trench and method of forming an isolating layer structure using the same
US5902127A (en) Methods for forming isolation trenches including doped silicon oxide
US6069057A (en) Method for fabricating trench-isolation structure
US5933748A (en) Shallow trench isolation process
US6069058A (en) Shallow trench isolation for semiconductor devices
US6277709B1 (en) Method of forming shallow trench isolation structure
US5960298A (en) Method of fabricating semiconductor device having trench isolation structure
JPH1174344A (ja) 半導体デバイスの製造方法
JP4034136B2 (ja) 半導体素子の製造方法
US20050287764A1 (en) Method of fabricating shallow trench isolation by ultra-thin simox processing
US6143624A (en) Shallow trench isolation formation with spacer-assisted ion implantation
JP2003197784A (ja) フラッシュメモリセルの製造方法
EP0200771A1 (en) METHOD FOR PRODUCING INSULATION ZONES IN A SEMICONDUCTOR SUBSTRATE.
JP2003188251A (ja) トレンチ素子分離構造を有する半導体素子及びその製造方法
US6828210B2 (en) Method of forming a device isolation trench in an integrated circuit device
US6544861B2 (en) Method for forming isolation trench
US7691706B2 (en) Method of fabricating a semiconductor device
US6602759B2 (en) Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon
US6794266B2 (en) Method for forming a trench isolation structure
JPH11121607A (ja) 半導体装置の製造方法
US6271147B1 (en) Methods of forming trench isolation regions using spin-on material
US6727569B1 (en) Method of making enhanced trench oxide with low temperature nitrogen integration
US6764921B2 (en) Semiconductor device and method for fabricating the same
US6344374B1 (en) Method of fabricating insulators for isolating electronic devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20051130

Free format text: JAPANESE INTERMEDIATE CODE: A621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20080212

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080213

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20130222

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20130222

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20140222

LAPS Cancellation because of no payment of annual fees