JPH10171651A - レジスタファイル及びその制御システム - Google Patents
レジスタファイル及びその制御システムInfo
- Publication number
- JPH10171651A JPH10171651A JP9234738A JP23473897A JPH10171651A JP H10171651 A JPH10171651 A JP H10171651A JP 9234738 A JP9234738 A JP 9234738A JP 23473897 A JP23473897 A JP 23473897A JP H10171651 A JPH10171651 A JP H10171651A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- input
- cell
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Executing Machine-Instructions (AREA)
- Static Random-Access Memory (AREA)
- Microcomputers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】レジスタファイル内のセル間で直接データ転送
を可能とするレジスタファイル及びその制御システムを
提供する。 【解決手段】ＭＯＳトランジスタNM1a,NM1b のオン動作
でバスC-BUS から各リピーターセル21A,21B にデータを
入力して保持し、ＭＯＳトランジスタNM2a,NM3a,NM2b,N
M3b のオン動作で保持データをバスA-BUS,B-BUS に出力
すると共に、ＭＯＳトランジスタNM4a,NM5a,NM4b,NM5b
のオン動作で保持データをバスI-BUSを介してフィード
バック可能な複数の基本セルREG-PA,REG-PB を備え、各
基本セルREG-PA,REG-PB 間をバスI-BUS で相互接続し、
基本セル間のデータ転送時は、転送源の基本セルREG-PA
のＭＯＳトランジスタNM5aと転送先の基本セルREG-PBの
ＭＯＳトランジスタNM4bをオンさせてバスI-BUS を介し
てリピーターセル21A の保持データをリピーターセル21
B に転送する。
を可能とするレジスタファイル及びその制御システムを
提供する。 【解決手段】ＭＯＳトランジスタNM1a,NM1b のオン動作
でバスC-BUS から各リピーターセル21A,21B にデータを
入力して保持し、ＭＯＳトランジスタNM2a,NM3a,NM2b,N
M3b のオン動作で保持データをバスA-BUS,B-BUS に出力
すると共に、ＭＯＳトランジスタNM4a,NM5a,NM4b,NM5b
のオン動作で保持データをバスI-BUSを介してフィード
バック可能な複数の基本セルREG-PA,REG-PB を備え、各
基本セルREG-PA,REG-PB 間をバスI-BUS で相互接続し、
基本セル間のデータ転送時は、転送源の基本セルREG-PA
のＭＯＳトランジスタNM5aと転送先の基本セルREG-PBの
ＭＯＳトランジスタNM4bをオンさせてバスI-BUS を介し
てリピーターセル21A の保持データをリピーターセル21
B に転送する。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロプロセッ
サ内のレジスタファイル及びその制御システムに関し、
特に、レジスタファイルの内部のセル間で、情報を直接
に転送可能にするためのレジスタファイル及びその制御
システムに関する。
サ内のレジスタファイル及びその制御システムに関し、
特に、レジスタファイルの内部のセル間で、情報を直接
に転送可能にするためのレジスタファイル及びその制御
システムに関する。
【０００２】
【従来の技術】従来の一般的に使用されるマイクロプロ
セッサ内のレジスタファイルの制御システムの構成は、
図６に図示したように、制御ブロック１０とレジスタフ
ァイルブロック２０及び実行ブロック３０とからなる。
制御ブロック１０は、クロック端子ＣＬＫに外部から入
力し同期信号として使用するクロック信号ＣＬＯＣＫと
データ転送命令ＤＴＯを受けて、レジスタファイルブロ
ック２０の動作を制御する第１〜第３制御信号Ｃ−Ａ、
Ｃ−Ｂ、Ｃ−Ｃを発生すると共に、実行ブロック３０の
動作を制御する制御信号Ｃ−ｅｘｅを発生する。
セッサ内のレジスタファイルの制御システムの構成は、
図６に図示したように、制御ブロック１０とレジスタフ
ァイルブロック２０及び実行ブロック３０とからなる。
制御ブロック１０は、クロック端子ＣＬＫに外部から入
力し同期信号として使用するクロック信号ＣＬＯＣＫと
データ転送命令ＤＴＯを受けて、レジスタファイルブロ
ック２０の動作を制御する第１〜第３制御信号Ｃ−Ａ、
Ｃ−Ｂ、Ｃ−Ｃを発生すると共に、実行ブロック３０の
動作を制御する制御信号Ｃ−ｅｘｅを発生する。
【０００３】レジスタファイルブロック２０は、制御ブ
ロック１０から入力される第１〜第３制御信号Ｃ−Ａ、
Ｃ−Ｂ、Ｃ−Ｃにより、第３バスＣ−ＢＵＳを通して入
力するデータを保持すると共に、第１、第２バスＡ−Ｂ
ＵＳ、Ｂ−ＢＵＳを通して保持データを実行ブロック３
０へ出力する。実行ブロック３０は、レジスタファイル
ブロック２０から第１、第２バスＡ−ＢＵＳ、Ｂ−ＢＵ
Ｓを通して入力するデータを、制御信号Ｃ−ｅｘｅによ
り特定機能（例えば、四則演算）を実行した後、その結
果を第３バスＣ−ＢＵＳを通じてレジスタフィイル２０
へ出力する。
ロック１０から入力される第１〜第３制御信号Ｃ−Ａ、
Ｃ−Ｂ、Ｃ−Ｃにより、第３バスＣ−ＢＵＳを通して入
力するデータを保持すると共に、第１、第２バスＡ−Ｂ
ＵＳ、Ｂ−ＢＵＳを通して保持データを実行ブロック３
０へ出力する。実行ブロック３０は、レジスタファイル
ブロック２０から第１、第２バスＡ−ＢＵＳ、Ｂ−ＢＵ
Ｓを通して入力するデータを、制御信号Ｃ−ｅｘｅによ
り特定機能（例えば、四則演算）を実行した後、その結
果を第３バスＣ−ＢＵＳを通じてレジスタフィイル２０
へ出力する。
【０００４】かかる構成で、レジスタファイルブロック
２０は、単純な記憶装置としての役割のみを果たす。１
つのレジスタファイルブロックは、基本セルを複数個備
えて構成され、各基本セルは同一の構成であり、図７に
その基本セルの構成を示し説明する。図７において、従
来の基本セルは、実行ブロック３０から出力されるデー
タを入力するための第３バスＣ−ＢＵＳにドレーン端子
が連結され、制御ブロック１０から発生する制御信号の
中の第３制御信号Ｃ−Ｃがゲート端子に入力され、第３
制御信号Ｃ−Ｃの状態によってオン／オフ動作する第１
ＭＯＳトランジスタＮＭ１と、第１ＭＯＳトランジスタ
ＮＭ１のソース端子を通して出力されるデータが入力さ
れ、この値を保持するリピーターセル２１と、リピータ
ーセル２１の出力端に、それぞれドレーン端子が連結さ
れ、ゲート端子に入力される制御ブロック１０の第１、
第２制御信号Ｃ−Ａ、Ｃ−Ｂの状態によってオン／オフ
動作する第２、第３ＭＯＳトランジスタＮＭ１とから構
成されている。
２０は、単純な記憶装置としての役割のみを果たす。１
つのレジスタファイルブロックは、基本セルを複数個備
えて構成され、各基本セルは同一の構成であり、図７に
その基本セルの構成を示し説明する。図７において、従
来の基本セルは、実行ブロック３０から出力されるデー
タを入力するための第３バスＣ−ＢＵＳにドレーン端子
が連結され、制御ブロック１０から発生する制御信号の
中の第３制御信号Ｃ−Ｃがゲート端子に入力され、第３
制御信号Ｃ−Ｃの状態によってオン／オフ動作する第１
ＭＯＳトランジスタＮＭ１と、第１ＭＯＳトランジスタ
ＮＭ１のソース端子を通して出力されるデータが入力さ
れ、この値を保持するリピーターセル２１と、リピータ
ーセル２１の出力端に、それぞれドレーン端子が連結さ
れ、ゲート端子に入力される制御ブロック１０の第１、
第２制御信号Ｃ−Ａ、Ｃ−Ｂの状態によってオン／オフ
動作する第２、第３ＭＯＳトランジスタＮＭ１とから構
成されている。
【０００５】また、リピーターセル２１の構成は、イン
バータＩＮＶと、インバータＩＮＶの出力信号を帰還し
てインバータＩＮＶの入力端の電圧状態を維持させ、イ
ンバータＩＮＶの出力端の電圧状態を継続的に保持させ
るＭＯＳトランジスタＮ１、Ｐ１から構成される。尚、
前記ＭＯＳトランジスタＮ１、Ｐ１の出力信号は、正論
理と負論理とを選択し得るが、図７では負論理の出力信
号を有するように構成した。
バータＩＮＶと、インバータＩＮＶの出力信号を帰還し
てインバータＩＮＶの入力端の電圧状態を維持させ、イ
ンバータＩＮＶの出力端の電圧状態を継続的に保持させ
るＭＯＳトランジスタＮ１、Ｐ１から構成される。尚、
前記ＭＯＳトランジスタＮ１、Ｐ１の出力信号は、正論
理と負論理とを選択し得るが、図７では負論理の出力信
号を有するように構成した。
【０００６】次に、図８に図示している各信号及びデー
タ出力の波形を参照して図７に示す基本セルの動作を説
明する。図中の数字は、各出力期間における有効な信号
の順序を示す。データ転送命令ＤＴＯが発生し、最初の
第３バスＣ−ＢＵＳに信号が入力された状態で、第３制
御信号Ｃ−Ｃがハイとなると、第１ＭＯＳトランジスタ
ＮＭ１がオンし、第３バスＣ−ＢＵＳ上のデータ信号が
リピーターセル２１に入力される。第３バスＣ−ＢＵＳ
の信号によって、リピーターセル２１を備えた基本セル
に情報が保持される。この状態で、第１もしくは第２制
御信号Ｃ−Ａ、Ｃ−Ｂがハイ状態となると、リピーター
セル２１に保持されたデータ値が、第１バス又は第２バ
スＡ−ＢＵＳ、Ｂ−ＢＵＳを通して出力される。尚、図
８では、第１制御信号Ｃ−Ａがハイ状態となり、第１バ
スＡ−ＢＵＳを通してリピーターセル２１内のデータ値
が出力された場合を示す。
タ出力の波形を参照して図７に示す基本セルの動作を説
明する。図中の数字は、各出力期間における有効な信号
の順序を示す。データ転送命令ＤＴＯが発生し、最初の
第３バスＣ−ＢＵＳに信号が入力された状態で、第３制
御信号Ｃ−Ｃがハイとなると、第１ＭＯＳトランジスタ
ＮＭ１がオンし、第３バスＣ−ＢＵＳ上のデータ信号が
リピーターセル２１に入力される。第３バスＣ−ＢＵＳ
の信号によって、リピーターセル２１を備えた基本セル
に情報が保持される。この状態で、第１もしくは第２制
御信号Ｃ−Ａ、Ｃ−Ｂがハイ状態となると、リピーター
セル２１に保持されたデータ値が、第１バス又は第２バ
スＡ−ＢＵＳ、Ｂ−ＢＵＳを通して出力される。尚、図
８では、第１制御信号Ｃ−Ａがハイ状態となり、第１バ
スＡ−ＢＵＳを通してリピーターセル２１内のデータ値
が出力された場合を示す。
【０００７】そして、レジスタファイルブロック２０内
のこのように動作する基本セルと実行ブロック３０との
連結関係及びデータ転送の流れを、図９を参照して説明
すると、転送源セル(source cell) ＲＥＧ−Ａの出力
は、図中太線で示すように例えば第１データバスＡ−Ｂ
ＵＳ（もしくは第２データバスＡ−ＢＵＳ）を通ってデ
ータバス上の実行ブロック３０に入力され、実行ブロッ
ク３０では入力したデータを第３データバスＣ−ＢＵＳ
に出力し、出力されたデータは、転送先セル(destinati
on cell)ＲＥＧ−Ｂに保持される。
のこのように動作する基本セルと実行ブロック３０との
連結関係及びデータ転送の流れを、図９を参照して説明
すると、転送源セル(source cell) ＲＥＧ−Ａの出力
は、図中太線で示すように例えば第１データバスＡ−Ｂ
ＵＳ（もしくは第２データバスＡ−ＢＵＳ）を通ってデ
ータバス上の実行ブロック３０に入力され、実行ブロッ
ク３０では入力したデータを第３データバスＣ−ＢＵＳ
に出力し、出力されたデータは、転送先セル(destinati
on cell)ＲＥＧ−Ｂに保持される。
【０００８】上述のように、従来のレジスタファイルブ
ロック２０を備えたマイクロプロセッサにおいては、セ
ル間の情報転送時には、必ず実行ブロック３０が介在し
た後、第３バスＣ−ＢＵＳを通して転送先セルに情報が
転送されて情報転送が完了される。この場合、制御ブロ
ック１０は、クロック信号ＣＬＯＣＫとデータ転送命令
ＤＴＯを受けて、適切に第１〜第３制御信号Ｃ−Ａ、Ｃ
−Ｂ、Ｃ−Ｃを生成して出力する。
ロック２０を備えたマイクロプロセッサにおいては、セ
ル間の情報転送時には、必ず実行ブロック３０が介在し
た後、第３バスＣ−ＢＵＳを通して転送先セルに情報が
転送されて情報転送が完了される。この場合、制御ブロ
ック１０は、クロック信号ＣＬＯＣＫとデータ転送命令
ＤＴＯを受けて、適切に第１〜第３制御信号Ｃ−Ａ、Ｃ
−Ｂ、Ｃ−Ｃを生成して出力する。
【０００９】
【発明が解決しようとする課題】しかし、上述のごとく
動作する、従来のレジスタファイル及びその制御システ
ムでは、マイクロプロセッサにおいて、全ての基本セル
が転送源もしくは転送先セルとして指定することができ
る構造になっているが、掛算に関連したセルまたは、特
別な場合のセル等は専用に構成され、結果を他のセルに
転送するためには、セル間の転送サイクルが別に必要と
なる。即ち、セル間のデータ転送のためのクロックサイ
クル及びそれに従う命令が別に必要となる。
動作する、従来のレジスタファイル及びその制御システ
ムでは、マイクロプロセッサにおいて、全ての基本セル
が転送源もしくは転送先セルとして指定することができ
る構造になっているが、掛算に関連したセルまたは、特
別な場合のセル等は専用に構成され、結果を他のセルに
転送するためには、セル間の転送サイクルが別に必要と
なる。即ち、セル間のデータ転送のためのクロックサイ
クル及びそれに従う命令が別に必要となる。
【００１０】従って、全体の性能を最大限に発揮させ得
ないという問題がある。即ち、演算後の演算結果を他の
セルに転送する必要がある場合、転送に時間がかかり、
それにより全体の性能が低下するという問題点を有す
る。本発明は、上述のような問題点を解消するため、基
本セルの構成を改良し、一般の他の命令とセル間のデー
タ転送命令とを、付加装置なく並列に実行することによ
って、セル間のデータ転送時間の短縮化を図ることがで
きるレジスタファイル及びその制御システムを提供する
ことを目的とする。
ないという問題がある。即ち、演算後の演算結果を他の
セルに転送する必要がある場合、転送に時間がかかり、
それにより全体の性能が低下するという問題点を有す
る。本発明は、上述のような問題点を解消するため、基
本セルの構成を改良し、一般の他の命令とセル間のデー
タ転送命令とを、付加装置なく並列に実行することによ
って、セル間のデータ転送時間の短縮化を図ることがで
きるレジスタファイル及びその制御システムを提供する
ことを目的とする。
【００１１】
【課題を解決するための手段】このため、請求項１に記
載の発明のレジスタファイルでは、入力データを保持す
ると共に保持データを出力するリピーターセルと、デー
タ入力バスを介して入力するデータを第１の制御信号の
入力により前記リピーターセルに印加するデータ入力制
御手段と、第２の制御信号の入力により前記リピーター
セルから出力されるデータをデータ出力バスに送出する
データ出力制御手段と、複数の第３の制御信号の入力に
より前記リピーターセルから出力されるデータを当該リ
ピーターセルの入力側にフィードバックするフィードバ
ック転送制御手段と、を含んで構成される基本セルを、
多数備えて構成され、各基本セルに備えられている前記
フィードバック転送制御手段の転送路に接続し他の基本
セルへデータを転送可能なデータ転送バスを設けて構成
した。
載の発明のレジスタファイルでは、入力データを保持す
ると共に保持データを出力するリピーターセルと、デー
タ入力バスを介して入力するデータを第１の制御信号の
入力により前記リピーターセルに印加するデータ入力制
御手段と、第２の制御信号の入力により前記リピーター
セルから出力されるデータをデータ出力バスに送出する
データ出力制御手段と、複数の第３の制御信号の入力に
より前記リピーターセルから出力されるデータを当該リ
ピーターセルの入力側にフィードバックするフィードバ
ック転送制御手段と、を含んで構成される基本セルを、
多数備えて構成され、各基本セルに備えられている前記
フィードバック転送制御手段の転送路に接続し他の基本
セルへデータを転送可能なデータ転送バスを設けて構成
した。
【００１２】かかる構成では、レジスタファイルの基本
セルでは、データ入力制御手段により制御されてデータ
入力バスを介して入力されるデータがリピーターセルに
保持され、データ出力制御手段によってリピーターセル
内の保持データのデータ出力バスへの送出が制御され
る。基本セル間でデータ転送する場合は、フィードバッ
ク転送制御手段の転送路に接続するデータ転送バスを介
して基本セル間を接続するようにすることで、基本セル
間を直接連結することができ、セル間で直接データ転送
が可能である。
セルでは、データ入力制御手段により制御されてデータ
入力バスを介して入力されるデータがリピーターセルに
保持され、データ出力制御手段によってリピーターセル
内の保持データのデータ出力バスへの送出が制御され
る。基本セル間でデータ転送する場合は、フィードバッ
ク転送制御手段の転送路に接続するデータ転送バスを介
して基本セル間を接続するようにすることで、基本セル
間を直接連結することができ、セル間で直接データ転送
が可能である。
【００１３】前記データ入力制御手段は、具体的には、
請求項２記載の発明のように、ドレーン端子が前記デー
タ入力バスに接続され、ソース端子が前記リピーターセ
ルの入力端に接続され、ゲート端子に前記第１の制御信
号が入力された時に、ドレーン端子に入力されたデータ
をソース端子を介して出力する第１のＮＭＯＳトランジ
スタを含む構成である。
請求項２記載の発明のように、ドレーン端子が前記デー
タ入力バスに接続され、ソース端子が前記リピーターセ
ルの入力端に接続され、ゲート端子に前記第１の制御信
号が入力された時に、ドレーン端子に入力されたデータ
をソース端子を介して出力する第１のＮＭＯＳトランジ
スタを含む構成である。
【００１４】かかる構成では、第１のＭＯＳトランジス
タのオン／オフ動作によってリピーターセルへのデータ
入力が制御されるようになる。また、前記データ出力制
御手段は、具体的には、請求項３記載の発明のように、
ドレーン端子が前記リピーターセルの出力端に接続さ
れ、ソース端子が前記データ出力バスに接続され、ゲー
ト端子に前記第２の制御信号が入力された時に、ドレー
ン端子に入力されたデータをソース端子を介して出力す
る第２のＮＭＯＳトランジスタを含む構成である。
タのオン／オフ動作によってリピーターセルへのデータ
入力が制御されるようになる。また、前記データ出力制
御手段は、具体的には、請求項３記載の発明のように、
ドレーン端子が前記リピーターセルの出力端に接続さ
れ、ソース端子が前記データ出力バスに接続され、ゲー
ト端子に前記第２の制御信号が入力された時に、ドレー
ン端子に入力されたデータをソース端子を介して出力す
る第２のＮＭＯＳトランジスタを含む構成である。
【００１５】かかる構成では、第２のＭＯＳトランジス
タのオン／オフ動作によってリピーターセルからデータ
出力バスへのデータ送出が制御されるようになる。前記
フィードバック転送制御手段は、具体的には、請求項４
記載の発明のように、前記リピーターセルの出力端と入
力端とを接続する前記転送路と、該転送路に前記リピー
ターセルの出力端側から順次介装されて前記複数の第３
の制御信号により当該転送路の開閉を制御する第１及び
第２転送路開閉手段とを備え、前記第１転送路開閉手段
と第２転送路開閉手段の間の転送路に前記データ転送バ
スが接続される構成であり、基本セル内におけるデータ
フィードバック時、前記第１及び第２転送路開閉手段が
共にオン動作をする構成である。
タのオン／オフ動作によってリピーターセルからデータ
出力バスへのデータ送出が制御されるようになる。前記
フィードバック転送制御手段は、具体的には、請求項４
記載の発明のように、前記リピーターセルの出力端と入
力端とを接続する前記転送路と、該転送路に前記リピー
ターセルの出力端側から順次介装されて前記複数の第３
の制御信号により当該転送路の開閉を制御する第１及び
第２転送路開閉手段とを備え、前記第１転送路開閉手段
と第２転送路開閉手段の間の転送路に前記データ転送バ
スが接続される構成であり、基本セル内におけるデータ
フィードバック時、前記第１及び第２転送路開閉手段が
共にオン動作をする構成である。
【００１６】前記フィードバック転送制御手段は、請求
項５記載の発明のように、前記リピーターセルの出力端
と入力端とを接続する前記転送路と、該転送路に前記リ
ピーターセルの出力端側から順次介装されて前記複数の
第３の制御信号により当該転送路の開閉を制御する第１
及び第２転送路開閉手段とを備え、前記第１転送路開閉
手段と第２転送路開閉手段の間の転送路に前記データ転
送バスが接続される構成であり、基本セル間のデータ転
送時、一方の基本セルの第１転送路開閉手段と他方の基
本セルの第２転送路開閉手段のみがオン動作をする構成
である。
項５記載の発明のように、前記リピーターセルの出力端
と入力端とを接続する前記転送路と、該転送路に前記リ
ピーターセルの出力端側から順次介装されて前記複数の
第３の制御信号により当該転送路の開閉を制御する第１
及び第２転送路開閉手段とを備え、前記第１転送路開閉
手段と第２転送路開閉手段の間の転送路に前記データ転
送バスが接続される構成であり、基本セル間のデータ転
送時、一方の基本セルの第１転送路開閉手段と他方の基
本セルの第２転送路開閉手段のみがオン動作をする構成
である。
【００１７】請求項６記載の本発明では、入力される制
御信号によりデータ入力バスを介して入力するデータを
保持し、保持したデータをデータ出力バスを介して出力
するレジスタファイルブロックと、該レジスタファイル
ブロックから前記データ出力バスを介して入力されるデ
ータを、制御信号により特定の機能を実行した後、その
結果を前記データ入力バスを介して前記レジスタブロッ
クに入力する実行ブロックと、外部から入力し同期信号
として使用するクロック信号とデータ転送命令とに基づ
いて前記レジスタファイルブロックの動作を制御するた
めの前記制御信号を発生すると共に前記実行ブロックの
動作を制御するための前記制御信号を発生する制御ブロ
ックとを備えて構成されるレジスタファイルの制御シス
テムにおいて、前記レジスタファイルブロックが、前記
請求項１〜５のいずれか１つに記載のレジスタファイル
からなり、前記レジスタファイル内の任意の基本セルか
ら他の任意の基本セルに前記データ転送バスを介してデ
ータを転送可能とするよう、前記制御ブロックからレジ
スタファイルブロックに入力する第１〜第３の制御信号
のうちの前記第３の制御信号の発生を制御する構成とし
た。
御信号によりデータ入力バスを介して入力するデータを
保持し、保持したデータをデータ出力バスを介して出力
するレジスタファイルブロックと、該レジスタファイル
ブロックから前記データ出力バスを介して入力されるデ
ータを、制御信号により特定の機能を実行した後、その
結果を前記データ入力バスを介して前記レジスタブロッ
クに入力する実行ブロックと、外部から入力し同期信号
として使用するクロック信号とデータ転送命令とに基づ
いて前記レジスタファイルブロックの動作を制御するた
めの前記制御信号を発生すると共に前記実行ブロックの
動作を制御するための前記制御信号を発生する制御ブロ
ックとを備えて構成されるレジスタファイルの制御シス
テムにおいて、前記レジスタファイルブロックが、前記
請求項１〜５のいずれか１つに記載のレジスタファイル
からなり、前記レジスタファイル内の任意の基本セルか
ら他の任意の基本セルに前記データ転送バスを介してデ
ータを転送可能とするよう、前記制御ブロックからレジ
スタファイルブロックに入力する第１〜第３の制御信号
のうちの前記第３の制御信号の発生を制御する構成とし
た。
【００１８】かかる構成では、制御ブロックからレジス
タファイルに出力する制御信号のうちの第３の制御信号
の発生状態を制御することによって、レジスタファイル
内の基本セル間で直接データ転送が可能となる。具体的
には、請求項７記載のように、前記レジスタファイルブ
ロックが、前記データ入力バスにドレーン端子が連結さ
れ、前記第１の制御信号がゲート端子に入力されオン／
オフ動作をする第１ＭＯＳトランジスタと、該第１ＭＯ
Ｓトランジスタのソース端子を介して出力されるデータ
を保持して出力するリピーターセルと、該リピーターセ
ルの出力端にそれぞれドレーン端子が連結され、ゲート
端子に入力される前記制御ブロックの前記第２の制御信
号の状態によってオン／オフ動作をし、前記実行ブロッ
クと連結されたデータ出力バスを介してリピーターセル
に保持されたデータを出力する第２、第３ＭＯＳトラン
ジスタと、前記リピーターセルの入力端に、ソース端子
が前記第１ＭＯＳトランジスタのソース端子と共通に接
続され、ゲート端子に入力される前記制御ブロックから
発生される第３の制御信号のうちの一方の制御信号の状
態によってオン／オフ動作をする第４ＭＯＳトランジス
タと、前記リピーターセルの出力端にドレーン端子が連
結され、ソース端子が前記第４ＭＯＳトランジスタのド
レーン端子に連結され、ゲート端子に入力される前記制
御ブロックから発生される第３の制御信号のうちの他方
の制御信号の状態によってオン／オフ動作をする第５Ｍ
ＯＳトランジスタと、から構成された多数の基本セルを
備え、各基本セルの第４ＭＯＳトランジスタと第５ＭＯ
Ｓトランジスタとの中間点が、他の基本セルの第４ＭＯ
Ｓトランジスタと第５ＭＯＳトランジスタとの中間点に
前記データ転送バスにより連結され、前記制御ブロック
から発生して前記第４及び第５ＭＯＳトランジスタのゲ
ート端子に入力するそれぞれの第３の制御信号の発生状
態に基づいて、任意の基本セルから他の任意の基本セル
にデータを直接転送し得る構成とした。
タファイルに出力する制御信号のうちの第３の制御信号
の発生状態を制御することによって、レジスタファイル
内の基本セル間で直接データ転送が可能となる。具体的
には、請求項７記載のように、前記レジスタファイルブ
ロックが、前記データ入力バスにドレーン端子が連結さ
れ、前記第１の制御信号がゲート端子に入力されオン／
オフ動作をする第１ＭＯＳトランジスタと、該第１ＭＯ
Ｓトランジスタのソース端子を介して出力されるデータ
を保持して出力するリピーターセルと、該リピーターセ
ルの出力端にそれぞれドレーン端子が連結され、ゲート
端子に入力される前記制御ブロックの前記第２の制御信
号の状態によってオン／オフ動作をし、前記実行ブロッ
クと連結されたデータ出力バスを介してリピーターセル
に保持されたデータを出力する第２、第３ＭＯＳトラン
ジスタと、前記リピーターセルの入力端に、ソース端子
が前記第１ＭＯＳトランジスタのソース端子と共通に接
続され、ゲート端子に入力される前記制御ブロックから
発生される第３の制御信号のうちの一方の制御信号の状
態によってオン／オフ動作をする第４ＭＯＳトランジス
タと、前記リピーターセルの出力端にドレーン端子が連
結され、ソース端子が前記第４ＭＯＳトランジスタのド
レーン端子に連結され、ゲート端子に入力される前記制
御ブロックから発生される第３の制御信号のうちの他方
の制御信号の状態によってオン／オフ動作をする第５Ｍ
ＯＳトランジスタと、から構成された多数の基本セルを
備え、各基本セルの第４ＭＯＳトランジスタと第５ＭＯ
Ｓトランジスタとの中間点が、他の基本セルの第４ＭＯ
Ｓトランジスタと第５ＭＯＳトランジスタとの中間点に
前記データ転送バスにより連結され、前記制御ブロック
から発生して前記第４及び第５ＭＯＳトランジスタのゲ
ート端子に入力するそれぞれの第３の制御信号の発生状
態に基づいて、任意の基本セルから他の任意の基本セル
にデータを直接転送し得る構成とした。
【００１９】
【発明の実施の形態】以下、添付図面を参照して、本発
明による好ましい実施形態を説明する。尚、従来と同一
要素は同一符号を付してある。図１は、本発明に係るレ
ジスタファイルの基本セルの実施形態の構成図で、１個
のリピーターセル２１に５個のＭＯＳトランジスタ（Ｎ
Ｍ１〜ＮＭ５）が連結された構造を有する。図２は、図
１の基本セルを備えるレジスタファイルの動作を制御す
るための制御システムの構成図である。
明による好ましい実施形態を説明する。尚、従来と同一
要素は同一符号を付してある。図１は、本発明に係るレ
ジスタファイルの基本セルの実施形態の構成図で、１個
のリピーターセル２１に５個のＭＯＳトランジスタ（Ｎ
Ｍ１〜ＮＭ５）が連結された構造を有する。図２は、図
１の基本セルを備えるレジスタファイルの動作を制御す
るための制御システムの構成図である。
【００２０】まず、図２の制御システムについて説明す
る。図２において、本実施形態の制御システムは、クロ
ック端子ＣＬＫに外部から入力し同期信号として使用す
るクロック信号ＣＬＯＣＫとデータ転送命令ＤＴＯが入
力され、レジスタファイルブロック２００の動作を制御
する第１〜第５制御信号Ｃ−Ａ、Ｃ−Ｂ、Ｃ−Ｃ、Ｃ−
Ｄ、Ｃ−Ｅを発生すると共に、実行ブロック３００の動
作を制御する制御信号Ｃ−ｅｘｅを発生する制御ブロッ
ク１００と、該制御ブロック１００から入力される第１
〜第５制御信号Ｃ−Ａ、Ｃ−Ｂ、Ｃ−Ｃ、Ｃ−Ｄ、Ｃ−
Ｅに従って、第３バスＣ−ＢＵＳを通して入力するデー
タを保持すると共に、第１、第２バスＡ−ＢＵＳ、Ｂ−
ＢＵＳを通して保持データを出力するレジスタファイル
ブロック２００と、レジスタファイルブロック２００か
ら第１、第２バスＡ−ＢＵＳ、Ｂ−ＢＵＳを通して入力
されるデータを、制御信号Ｃ−ｅｘｅによって特定機能
（例えば、四則演算）を実行した後、その結果を第３バ
スＣ−ＢＵＳを通してレジスタブロック２００に出力す
る実行ブロック３００とを備えて構成される。
る。図２において、本実施形態の制御システムは、クロ
ック端子ＣＬＫに外部から入力し同期信号として使用す
るクロック信号ＣＬＯＣＫとデータ転送命令ＤＴＯが入
力され、レジスタファイルブロック２００の動作を制御
する第１〜第５制御信号Ｃ−Ａ、Ｃ−Ｂ、Ｃ−Ｃ、Ｃ−
Ｄ、Ｃ−Ｅを発生すると共に、実行ブロック３００の動
作を制御する制御信号Ｃ−ｅｘｅを発生する制御ブロッ
ク１００と、該制御ブロック１００から入力される第１
〜第５制御信号Ｃ−Ａ、Ｃ−Ｂ、Ｃ−Ｃ、Ｃ−Ｄ、Ｃ−
Ｅに従って、第３バスＣ−ＢＵＳを通して入力するデー
タを保持すると共に、第１、第２バスＡ−ＢＵＳ、Ｂ−
ＢＵＳを通して保持データを出力するレジスタファイル
ブロック２００と、レジスタファイルブロック２００か
ら第１、第２バスＡ−ＢＵＳ、Ｂ−ＢＵＳを通して入力
されるデータを、制御信号Ｃ−ｅｘｅによって特定機能
（例えば、四則演算）を実行した後、その結果を第３バ
スＣ−ＢＵＳを通してレジスタブロック２００に出力す
る実行ブロック３００とを備えて構成される。
【００２１】また、図１の基本セルは、実行ブロック３
００から出力されるデータを転送するデータ入力バスで
ある第３バスＣ−ＢＵＳにドレーン端子が連結されてお
り、制御ブロック１００から発生される制御信号の中の
第１の制御信号として機能する第３制御信号Ｃ−Ｃがゲ
ート端子に入力され、第３制御信号Ｃ−Ｃの状態によっ
てオン／オフ動作をする第１のＭＯＳトランジスタであ
る第１ＭＯＳトランジスタＮＭ１と、第１ＭＯＳトラン
ジスタＮＭ１のソース端子を通して出力されるデータが
入力され、それを保持するリピーターセル２１と、リピ
ーターセル２１の出力端に、それぞれドレーン端子が連
結され、ゲート端子に入力される制御ブロック１００の
第２の制御信号として機能する第１、第２制御信号Ｃ−
Ａ、Ｃ−Ｂの状態によってオン／オフ動作をし実行ブロ
ック３００と連結されたデータ出力バスである第１、第
２バスＡ＿ＢＵＳ、Ｂ＿ＢＵＳを通してリピーターセル
２１に保持されたデータを出力する第２のＭＯＳトラン
ジスタとしての第２、第３ＭＯＳトランジスタＮＭ２、
ＮＭ３と、リピーターセル２１の出力端にドレーン端子
が連結され、ゲート端子に入力される制御ブロック１０
０から発生される第５制御信号Ｃ−Ｅの状態によってオ
ン／オフ動作をする第５ＭＯＳトランジスタＮＭ５、及
びドレーン端子が第５ＭＯＳトランジスタＮＭ５のソー
ス端子に連結され、ソース端子が第１ＭＯＳトランジス
タＮＭ１のソース端子と共通に連結され、ゲート端子に
入力される制御ブロックの第４制御信号Ｃ−Ｄに従って
オン／オフ動作をして、第５ＭＯＳトランジスタＮＭ５
のオン動作時にソース端子を通して出力される信号をリ
ピーターセル２１に入力する第４ＭＯＳトランジスタＮ
Ｍ４から構成される。この時、第４ＭＯＳトランジスタ
ＮＭ４のドレーン端子と第５ＭＯＳトランジスタＮＭ５
のソース端子との連結路（転送路）及び後述の図４中の
転送源セルＲＥＧ−ＰＡと転送先セルＲＥＧ−ＰＢ間の
前記連結路を接続する部分をデータ転送バスとしての第
４バスＩ−ＢＵＳとする。
００から出力されるデータを転送するデータ入力バスで
ある第３バスＣ−ＢＵＳにドレーン端子が連結されてお
り、制御ブロック１００から発生される制御信号の中の
第１の制御信号として機能する第３制御信号Ｃ−Ｃがゲ
ート端子に入力され、第３制御信号Ｃ−Ｃの状態によっ
てオン／オフ動作をする第１のＭＯＳトランジスタであ
る第１ＭＯＳトランジスタＮＭ１と、第１ＭＯＳトラン
ジスタＮＭ１のソース端子を通して出力されるデータが
入力され、それを保持するリピーターセル２１と、リピ
ーターセル２１の出力端に、それぞれドレーン端子が連
結され、ゲート端子に入力される制御ブロック１００の
第２の制御信号として機能する第１、第２制御信号Ｃ−
Ａ、Ｃ−Ｂの状態によってオン／オフ動作をし実行ブロ
ック３００と連結されたデータ出力バスである第１、第
２バスＡ＿ＢＵＳ、Ｂ＿ＢＵＳを通してリピーターセル
２１に保持されたデータを出力する第２のＭＯＳトラン
ジスタとしての第２、第３ＭＯＳトランジスタＮＭ２、
ＮＭ３と、リピーターセル２１の出力端にドレーン端子
が連結され、ゲート端子に入力される制御ブロック１０
０から発生される第５制御信号Ｃ−Ｅの状態によってオ
ン／オフ動作をする第５ＭＯＳトランジスタＮＭ５、及
びドレーン端子が第５ＭＯＳトランジスタＮＭ５のソー
ス端子に連結され、ソース端子が第１ＭＯＳトランジス
タＮＭ１のソース端子と共通に連結され、ゲート端子に
入力される制御ブロックの第４制御信号Ｃ−Ｄに従って
オン／オフ動作をして、第５ＭＯＳトランジスタＮＭ５
のオン動作時にソース端子を通して出力される信号をリ
ピーターセル２１に入力する第４ＭＯＳトランジスタＮ
Ｍ４から構成される。この時、第４ＭＯＳトランジスタ
ＮＭ４のドレーン端子と第５ＭＯＳトランジスタＮＭ５
のソース端子との連結路（転送路）及び後述の図４中の
転送源セルＲＥＧ−ＰＡと転送先セルＲＥＧ−ＰＢ間の
前記連結路を接続する部分をデータ転送バスとしての第
４バスＩ−ＢＵＳとする。
【００２２】尚、前記第４、５制御信号Ｃ−Ｄ、Ｃ−Ｅ
は第３の制御信号として機能するものである。また、前
記第１ＭＯＳトランジスタＮＭ１がデータ入力制御手
段、前記第２、第３ＭＯＳトランジスタＮＭ２、ＮＭ３
がデータ出力制御手段、前記第５ＭＯＳトランジスタＮ
Ｍ５が第１転送路開閉手段、前記第４ＭＯＳトランジス
タＮＭ４が第２転送路開閉手段に相当し、第４、第５Ｍ
ＯＳトランジスタＮＭ４、ＮＭ５及び第４バスＩ−ＢＵ
Ｓを備えてフィードバック転送制御手段が構成される。
は第３の制御信号として機能するものである。また、前
記第１ＭＯＳトランジスタＮＭ１がデータ入力制御手
段、前記第２、第３ＭＯＳトランジスタＮＭ２、ＮＭ３
がデータ出力制御手段、前記第５ＭＯＳトランジスタＮ
Ｍ５が第１転送路開閉手段、前記第４ＭＯＳトランジス
タＮＭ４が第２転送路開閉手段に相当し、第４、第５Ｍ
ＯＳトランジスタＮＭ４、ＮＭ５及び第４バスＩ−ＢＵ
Ｓを備えてフィードバック転送制御手段が構成される。
【００２３】このように構成される本実施形態によるレ
ジスタファイルブロック２００の基本セルの動作を、図
３を参照して説明する。第１−３制御信号Ｃ−Ａ、Ｃ−
Ｂ、Ｃ−Ｃの制御信号による一般命令に従う動作は、図
３（Ａ）に示すように従来と同様である（この時、第
４、第５制御信号Ｃ−Ｄ、Ｃ−Ｅは、全てロー状態であ
る）。
ジスタファイルブロック２００の基本セルの動作を、図
３を参照して説明する。第１−３制御信号Ｃ−Ａ、Ｃ−
Ｂ、Ｃ−Ｃの制御信号による一般命令に従う動作は、図
３（Ａ）に示すように従来と同様である（この時、第
４、第５制御信号Ｃ−Ｄ、Ｃ−Ｅは、全てロー状態であ
る）。
【００２４】即ち、図３（Ａ）に示すように、第３バス
Ｃ−ＢＵＳ上のデータがローの状態で第３制御信号Ｃ−
Ｃがオンするとリピーターセル２１にローのデータが保
持され、この状態で、第１、第２制御信号Ｃ−Ａ、Ｃ−
Ｂがオンすると、第１、第２バスＡ−ＢＵＳ、Ｂ−ＢＵ
Ｓ上にローのデータが出力される。第３バスＣ−ＢＵＳ
上のデータがハイの状態に変化した後、第３制御信号Ｃ
−Ｃがオンするとリピーターセル２１にハイのデータが
保持され、この状態で、例えば第２制御信号Ｃ−Ｂがオ
ンすれば、第２バスＢ−ＢＵＳ上にハイのデータが出力
される。その後、第３バスＣ−ＢＵＳ上のデータがロー
に変化しても、第３制御信号Ｃ−Ｃがオンしない場合は
リピーターセル２１にはハイのデータが保持されてお
り、この状態で、例えば第１制御信号Ｃ−Ａがオンする
と、第１バスＡ−ＢＵＳ上にハイのデータが出力され
る。
Ｃ−ＢＵＳ上のデータがローの状態で第３制御信号Ｃ−
Ｃがオンするとリピーターセル２１にローのデータが保
持され、この状態で、第１、第２制御信号Ｃ−Ａ、Ｃ−
Ｂがオンすると、第１、第２バスＡ−ＢＵＳ、Ｂ−ＢＵ
Ｓ上にローのデータが出力される。第３バスＣ−ＢＵＳ
上のデータがハイの状態に変化した後、第３制御信号Ｃ
−Ｃがオンするとリピーターセル２１にハイのデータが
保持され、この状態で、例えば第２制御信号Ｃ−Ｂがオ
ンすれば、第２バスＢ−ＢＵＳ上にハイのデータが出力
される。その後、第３バスＣ−ＢＵＳ上のデータがロー
に変化しても、第３制御信号Ｃ−Ｃがオンしない場合は
リピーターセル２１にはハイのデータが保持されてお
り、この状態で、例えば第１制御信号Ｃ−Ａがオンする
と、第１バスＡ−ＢＵＳ上にハイのデータが出力され
る。
【００２５】一方、セル間の直接的な転送動作では、第
４制御信号と第５制御信号Ｃ−Ｄ、Ｃ−Ｅとの信号状態
が、互いに反対の状態とならねばならない。即ち、図３
（Ｂ）に示すように、転送源セルのリピーターセルの保
持データがハイの状態で、第５制御信号Ｃ−Ｅがオンす
ると、第４バスＩ−ＢＵＳにハイのデータが出力され
る。この時、転送先セルの第４制御信号Ｃ−Ｄがオンと
すると、第４バスＩ−ＢＵＳ上のハイのデータが転送先
セルの第４ＭＯＳトランジスタＮＭ４を介して転送先セ
ルのリピーターセルに転送される。転送源セルのリピー
ターセルの保持データがローに変化した後、第５制御信
号Ｃ−Ｅがオンすると、第４バスＩ−ＢＵＳにローのデ
ータが出力され、この時、転送先セルの第４制御信号Ｃ
−Ｄがオンとすると、同様にして転送源セルのローデー
タが転送先セルのリピーターセルに転送される。尚、図
３（Ｂ）中、第５制御信号Ｃ−Ｅは、転送源セル側の信
号を示し、第４制御信号Ｃ−Ｄは、転送先セル側の信号
を示すものとする。
４制御信号と第５制御信号Ｃ−Ｄ、Ｃ−Ｅとの信号状態
が、互いに反対の状態とならねばならない。即ち、図３
（Ｂ）に示すように、転送源セルのリピーターセルの保
持データがハイの状態で、第５制御信号Ｃ−Ｅがオンす
ると、第４バスＩ−ＢＵＳにハイのデータが出力され
る。この時、転送先セルの第４制御信号Ｃ−Ｄがオンと
すると、第４バスＩ−ＢＵＳ上のハイのデータが転送先
セルの第４ＭＯＳトランジスタＮＭ４を介して転送先セ
ルのリピーターセルに転送される。転送源セルのリピー
ターセルの保持データがローに変化した後、第５制御信
号Ｃ−Ｅがオンすると、第４バスＩ−ＢＵＳにローのデ
ータが出力され、この時、転送先セルの第４制御信号Ｃ
−Ｄがオンとすると、同様にして転送源セルのローデー
タが転送先セルのリピーターセルに転送される。尚、図
３（Ｂ）中、第５制御信号Ｃ−Ｅは、転送源セル側の信
号を示し、第４制御信号Ｃ−Ｄは、転送先セル側の信号
を示すものとする。
【００２６】このような転送源セルと転送先セル間の直
接的なデータ転送の流れを、図４を参照して説明する
と、転送源セルＲＥＧ−ＰＡ内のリピーターセル２１Ａ
の出力は、第５ＭＯＳトランジスタＮＭ５ａのオン動作
と、前記リピーターセル２１Ａの入力端に連結された第
４ＭＯＳトランジスタＮＭ４ａのオフ動作により、転送
先セルＲＥＧ−ＰＢ内部のリピーターセル２１Ｂの入力
端に連結された第４ＭＯＳトランジスタＮＭ４ｂのドレ
ーン端子に印加される。この時、転送先セルＲＥＧ−Ｐ
Ｂのリピーターセル２１Ｂの入力端に連結された第４Ｍ
ＯＳトランジスタＮＭ４ｂがオン状態にあれば、転送源
セルＲＥＧ−ＰＡのリピーターセル２１Ａから出力され
た信号は、図４中の太線で示すように実行ブロック３０
０を通さず直接に転送先セルＲＥＧ−ＰＢのリピーター
セル２１Ｂに転送される。
接的なデータ転送の流れを、図４を参照して説明する
と、転送源セルＲＥＧ−ＰＡ内のリピーターセル２１Ａ
の出力は、第５ＭＯＳトランジスタＮＭ５ａのオン動作
と、前記リピーターセル２１Ａの入力端に連結された第
４ＭＯＳトランジスタＮＭ４ａのオフ動作により、転送
先セルＲＥＧ−ＰＢ内部のリピーターセル２１Ｂの入力
端に連結された第４ＭＯＳトランジスタＮＭ４ｂのドレ
ーン端子に印加される。この時、転送先セルＲＥＧ−Ｐ
Ｂのリピーターセル２１Ｂの入力端に連結された第４Ｍ
ＯＳトランジスタＮＭ４ｂがオン状態にあれば、転送源
セルＲＥＧ−ＰＡのリピーターセル２１Ａから出力され
た信号は、図４中の太線で示すように実行ブロック３０
０を通さず直接に転送先セルＲＥＧ−ＰＢのリピーター
セル２１Ｂに転送される。
【００２７】このように動作するレジスタファイルブロ
ック２００を制御する制御システムの全体的な動作を図
５の動作波形と図４を参照して以下に説明する。図５で
クロック信号ＣＬＯＣＫは、システムで動作時の基準と
なる信号である。図中のＡ〜Ｅで示す区間は、一般命令
に従ってレジスタファイルブロック２００に入力される
第１〜３制御信号Ｃ−Ａ、Ｃ−Ｂ、Ｃ−Ｃと、レジスタ
ファイルブロック２００に入力される値（第３バスＣ−
ＢＵＳ上の値）と、出力される値（第１、第２バスＡ−
ＢＵＳ、Ｂ−ＢＵＳ上の値）を示す。また、数字１〜４
で示す区間は、セル間のデータ転送命令に従ってレジス
タファイルブロック２００に入力される第４、第５制御
信号Ｃ−Ｄ、Ｃ−Ｅと、レジスタファイルブロック２０
０内の転送源セルＲＥＧ−ＰＡから転送先セルＲＥＧ−
ＰＢに転送される値（第４バスＩ−ＢＵＳ上の値）を示
す。
ック２００を制御する制御システムの全体的な動作を図
５の動作波形と図４を参照して以下に説明する。図５で
クロック信号ＣＬＯＣＫは、システムで動作時の基準と
なる信号である。図中のＡ〜Ｅで示す区間は、一般命令
に従ってレジスタファイルブロック２００に入力される
第１〜３制御信号Ｃ−Ａ、Ｃ−Ｂ、Ｃ−Ｃと、レジスタ
ファイルブロック２００に入力される値（第３バスＣ−
ＢＵＳ上の値）と、出力される値（第１、第２バスＡ−
ＢＵＳ、Ｂ−ＢＵＳ上の値）を示す。また、数字１〜４
で示す区間は、セル間のデータ転送命令に従ってレジス
タファイルブロック２００に入力される第４、第５制御
信号Ｃ−Ｄ、Ｃ−Ｅと、レジスタファイルブロック２０
０内の転送源セルＲＥＧ−ＰＡから転送先セルＲＥＧ−
ＰＢに転送される値（第４バスＩ−ＢＵＳ上の値）を示
す。
【００２８】また、本発明による、レジスタファイルブ
ロック２００の転送源セルＲＥＧ−ＰＡの第１、第２制
御信号Ｃ−Ａａ、Ｃ−Ｂａは、一般命令を実行する場
合、レジスタファイルブロック２００内の選択された転
送源セルＲＥＧ−ＰＡに入力される制御信号を示す。ま
た、転送先セルＲＥＧ−ＰＢの第３制御信号Ｃ−Ｃｂ
は、一般命令を実行する場合、レジスタファイルブロッ
ク２００の選択された転送先セルＲＥＧ−ＰＢに入力さ
れる制御信号を示す。
ロック２００の転送源セルＲＥＧ−ＰＡの第１、第２制
御信号Ｃ−Ａａ、Ｃ−Ｂａは、一般命令を実行する場
合、レジスタファイルブロック２００内の選択された転
送源セルＲＥＧ−ＰＡに入力される制御信号を示す。ま
た、転送先セルＲＥＧ−ＰＢの第３制御信号Ｃ−Ｃｂ
は、一般命令を実行する場合、レジスタファイルブロッ
ク２００の選択された転送先セルＲＥＧ−ＰＢに入力さ
れる制御信号を示す。
【００２９】本実施形態によるレジスタファイルで、一
般命令を実行する場合は、レジスタファイルブロック２
００内の転送源セルＲＥＧ−ＰＡ内の値は、クロック１
周期に第１、第２バスＡ−ＢＵＳ、Ｂ−ＢＵＳに出力さ
れる。ここで、命令によって第１バスＡ−ＢＵＳのみに
出力される場合もあり、第２バスＢ−ＢＵＳのみに出力
される場合もある。この場合、第１バスＡ−ＢＵＳ及び
第２バスＢ−ＢＵＳへデータを出力する転送源セルは、
同じセルでなくでもかまわない。即ち、第１、第２バス
Ａ−ＢＵＳ、Ｂ−ＢＵＳのそれぞれには、相互に異なる
転送源セルが指定されてセル値が出力され得る。それ
は、命令に従って、制御ブロック１００から使用する転
送源セルを指定する信号が出るからである。クロック２
周期では、実行ブロック３００で第１第２バスＡ−ＢＵ
Ｓ、Ｂ−ＢＵＳに出力された値を読んで命令を実行し、
その結果をクロック２−２周期間に第３バスＣ−ＢＵＳ
に出力する。この場合、出力された結果は、転送先セル
ＲＥＧ−ＰＢに対する第３制御信号Ｃ−Ｃｂにより、転
送先セルＲＥＧ−ＰＢ内のリピーターセル２１Ｂに保持
される。
般命令を実行する場合は、レジスタファイルブロック２
００内の転送源セルＲＥＧ−ＰＡ内の値は、クロック１
周期に第１、第２バスＡ−ＢＵＳ、Ｂ−ＢＵＳに出力さ
れる。ここで、命令によって第１バスＡ−ＢＵＳのみに
出力される場合もあり、第２バスＢ−ＢＵＳのみに出力
される場合もある。この場合、第１バスＡ−ＢＵＳ及び
第２バスＢ−ＢＵＳへデータを出力する転送源セルは、
同じセルでなくでもかまわない。即ち、第１、第２バス
Ａ−ＢＵＳ、Ｂ−ＢＵＳのそれぞれには、相互に異なる
転送源セルが指定されてセル値が出力され得る。それ
は、命令に従って、制御ブロック１００から使用する転
送源セルを指定する信号が出るからである。クロック２
周期では、実行ブロック３００で第１第２バスＡ−ＢＵ
Ｓ、Ｂ−ＢＵＳに出力された値を読んで命令を実行し、
その結果をクロック２−２周期間に第３バスＣ−ＢＵＳ
に出力する。この場合、出力された結果は、転送先セル
ＲＥＧ−ＰＢに対する第３制御信号Ｃ−Ｃｂにより、転
送先セルＲＥＧ−ＰＢ内のリピーターセル２１Ｂに保持
される。
【００３０】そして、本実施形態の制御システムでは、
上述の一般命令の実行と同時に、転送源セルＲＥＧ−Ｐ
Ａから転送先セルＲＥＧ−ＰＢへ直接データを転送する
ことが可能である。即ち、クロック１周期に転送源セル
ＲＥＧ−ＰＡは、入力される第５制御信号Ｃ−Ｅａの入
力により、リピーターセル２１Ａが保持している値を、
第４バスＩ−ＢＵＳに出力する。それと同時に転送先セ
ルＲＥＧ−ＰＢに対する第４制御信号Ｃ−Ｄｂが入力さ
れる。それによって、転送源セルＲＥＧ−ＰＡから出力
された値がクロック１周期にリピーターセル２１Ｂへ転
送され保持され、データ転送命令を終了する。
上述の一般命令の実行と同時に、転送源セルＲＥＧ−Ｐ
Ａから転送先セルＲＥＧ−ＰＢへ直接データを転送する
ことが可能である。即ち、クロック１周期に転送源セル
ＲＥＧ−ＰＡは、入力される第５制御信号Ｃ−Ｅａの入
力により、リピーターセル２１Ａが保持している値を、
第４バスＩ−ＢＵＳに出力する。それと同時に転送先セ
ルＲＥＧ−ＰＢに対する第４制御信号Ｃ−Ｄｂが入力さ
れる。それによって、転送源セルＲＥＧ−ＰＡから出力
された値がクロック１周期にリピーターセル２１Ｂへ転
送され保持され、データ転送命令を終了する。
【００３１】その後、次のクロック周期には、また他の
セル間に情報を転送し得るので、各クロックサイクル毎
に、セル間で情報が伝達される。この場合、数字１〜４
で示す区間は、各クロックサイクル毎に情報が伝達され
るサイクルを示している。従って、一般命令と完全に並
列にセル間で直接情報が転送される。
セル間に情報を転送し得るので、各クロックサイクル毎
に、セル間で情報が伝達される。この場合、数字１〜４
で示す区間は、各クロックサイクル毎に情報が伝達され
るサイクルを示している。従って、一般命令と完全に並
列にセル間で直接情報が転送される。
【００３２】
【発明の効果】以上説明したように、請求項１〜７に記
載のレジスタファイル及びその制御システムによれば、
マイクロプロセッサ内のレジスタファイルで、基本セル
間のデータ転送に実行ブロックが介在さずデータ転送時
間が短縮化されるので、レジスタファイルの活動率が向
上すると共に、マイクロプロセッサの性能全体を向上さ
せ得る。
載のレジスタファイル及びその制御システムによれば、
マイクロプロセッサ内のレジスタファイルで、基本セル
間のデータ転送に実行ブロックが介在さずデータ転送時
間が短縮化されるので、レジスタファイルの活動率が向
上すると共に、マイクロプロセッサの性能全体を向上さ
せ得る。
【図１】本発明によるレジスタファイルの基本セルの一
実施形態を示す構成図
実施形態を示す構成図
【図２】本発明によるレジスタファイルの制御システム
の簡略なブロック構成図
の簡略なブロック構成図
【図３】（Ａ）図１の基本セルの一般命令動作時の信号
波形図、（Ｂ）はセル間のデータ転送時の信号波形図
波形図、（Ｂ）はセル間のデータ転送時の信号波形図
【図４】レジスタファイル内のセル間のデータ転送経路
を示す図
を示す図
【図５】図２に図示した制御システムの動作時の信号波
形図
形図
【図６】従来のレジスタファイル制御システムの簡略な
ブロック構成図
ブロック構成図
【図７】従来のレジスタファイルを構成する基本セルの
構成図
構成図
【図８】従来のレジスタファイル制御システムの動作時
の信号波形図
の信号波形図
【図９】従来のセル間のデータ転送経路を示す図
２１ リピーターセル １００ 制御ブロック ２００ レジスタファイルブロック ３００ 実行ブロック ＮＭ１〜ＮＭ５ 第１〜第５ＭＯＳトランジスタ Ａ−ＢＵＳ、Ｂ−ＢＵＳ、Ｃ−ＢＵＳ、Ｉ−ＢＵＳ
第１〜第４バス Ｃ−Ａ、Ｃ−Ｂ、Ｃ−Ｃ、Ｃ−Ｄ、Ｃ−Ｅ 第１〜第
５制御信号
第１〜第４バス Ｃ−Ａ、Ｃ−Ｂ、Ｃ−Ｃ、Ｃ−Ｄ、Ｃ−Ｅ 第１〜第
５制御信号
Claims (7)
- 【請求項１】入力データを保持すると共に保持データを
出力するリピーターセルと、データ入力バスを介して入
力するデータを第１の制御信号の入力により前記リピー
ターセルに印加するデータ入力制御手段と、 第２の制御信号の入力により前記リピーターセルから出
力されるデータをデータ出力バスに送出するデータ出力
制御手段と、 複数の第３の制御信号の入力により前記リピーターセル
から出力されるデータを当該リピーターセルの入力側に
フィードバックするフィードバック転送制御手段と、を
含んで構成される基本セルを、多数備えて構成され、 各基本セルに備えられている前記フィードバック転送制
御手段の転送路に接続し他の基本セルへデータを転送可
能なデータ転送バスを設けて構成したことを特徴とする
レジスタファイル。 - 【請求項２】前記データ入力制御手段は、ドレーン端子
が前記データ入力バスに接続され、ソース端子が前記リ
ピーターセルの入力端に接続され、ゲート端子に前記第
１の制御信号が入力された時に、ドレーン端子に入力さ
れたデータをソース端子を介して出力する第１のＮＭＯ
Ｓトランジスタを含むことを特徴とする請求項１記載の
レジスタファイル。 - 【請求項３】前記データ出力制御手段は、ドレーン端子
が前記リピーターセルの出力端に接続され、ソース端子
が前記データ出力バスに接続され、ゲート端子に前記第
２の制御信号が入力された時に、ドレーン端子に入力さ
れたデータをソース端子を介して出力する第２のＮＭＯ
Ｓトランジスタを含むことを特徴とする請求項１又は２
記載のレジスタファイル。 - 【請求項４】前記フィードバック転送制御手段は、前記
リピーターセルの出力端と入力端とを接続する前記転送
路と、該転送路に前記リピーターセルの出力端側から順
次介装されて前記複数の第３の制御信号により当該転送
路の開閉を制御する第１及び第２転送路開閉手段とを備
え、前記第１転送路開閉手段と第２転送路開閉手段の間
の転送路に前記データ転送バスが接続される構成であ
り、基本セル内におけるデータフィードバック時、前記
第１及び第２転送路開閉手段が共にオン動作をすること
を特徴とする請求項１〜３のいずれか１つに記載のレジ
スタファイル。 - 【請求項５】前記フィードバック転送制御手段は、前記
リピーターセルの出力端と入力端とを接続する前記転送
路と、該転送路に前記リピーターセルの出力端側から順
次介装されて前記複数の第３の制御信号により当該転送
路の開閉を制御する第１及び第２転送路開閉手段とを備
え、前記第１転送路開閉手段と第２転送路開閉手段の間
の転送路に前記データ転送バスが接続される構成であ
り、基本セル間のデータ転送時、一方の基本セルの第１
転送路開閉手段と他方の基本セルの第２転送路開閉手段
のみがオン動作をすることを特徴とする請求項１〜３の
いずれか１つに記載のレジスタファイル。 - 【請求項６】入力される制御信号によりデータ入力バス
を介して入力するデータを保持し、保持したデータをデ
ータ出力バスを介して出力するレジスタファイルブロッ
クと、該レジスタファイルブロックから前記データ出力
バスを介して入力されるデータを、制御信号により特定
の機能を実行した後、その結果を前記データ入力バスを
介して前記レジスタブロックに入力する実行ブロック
と、外部から入力し同期信号として使用するクロック信
号とデータ転送命令とに基づいて前記レジスタファイル
ブロックの動作を制御するための前記制御信号を発生す
ると共に前記実行ブロックの動作を制御するための前記
制御信号を発生する制御ブロックとを備えて構成される
レジスタファイルの制御システムにおいて、 前記レジスタファイルブロックが、前記請求項１〜５の
いずれか１つに記載のレジスタファイルからなり、前記
レジスタファイル内の任意の基本セルから他の任意の基
本セルに前記データ転送バスを介してデータを転送可能
とするよう、前記制御ブロックからレジスタファイルブ
ロックに入力する第１〜第３の制御信号のうちの前記第
３の制御信号の発生を制御することを特徴とするレジス
タファイルの制御システム。 - 【請求項７】前記レジスタファイルブロックが、 前記データ入力バスにドレーン端子が連結され、前記第
１の制御信号がゲート端子に入力されオン／オフ動作を
する第１ＭＯＳトランジスタと、 該第１ＭＯＳトランジスタのソース端子を介して出力さ
れるデータを保持して出力するリピーターセルと、 該リピーターセルの出力端にそれぞれドレーン端子が連
結され、ゲート端子に入力される前記制御ブロックの前
記第２の制御信号の状態によってオン／オフ動作をし、
前記実行ブロックと連結されたデータ出力バスを介して
リピーターセルに保持されたデータを出力する第２、第
３ＭＯＳトランジスタと、 前記リピーターセルの入力端に、ソース端子が前記第１
ＭＯＳトランジスタのソース端子と共通に接続され、ゲ
ート端子に入力される前記制御ブロックから発生される
第３の制御信号のうちの一方の制御信号の状態によって
オン／オフ動作をする第４ＭＯＳトランジスタと、 前記リピーターセルの出力端にドレーン端子が連結さ
れ、ソース端子が前記第４ＭＯＳトランジスタのドレー
ン端子に連結され、ゲート端子に入力される前記制御ブ
ロックから発生される第３の制御信号のうちの他方の制
御信号の状態によってオン／オフ動作をする第５ＭＯＳ
トランジスタと、 から構成された多数の基本セルを備え、 各基本セルの第４ＭＯＳトランジスタと第５ＭＯＳトラ
ンジスタとの中間点が、他の基本セルの第４ＭＯＳトラ
ンジスタと第５ＭＯＳトランジスタとの中間点に前記デ
ータ転送バスにより連結され、前記制御ブロックから発
生して前記第４及び第５ＭＯＳトランジスタのゲート端
子に入力するそれぞれの第３の制御信号の発生状態に基
づいて、任意の基本セルから他の任意の基本セルにデー
タを直接転送し得る構成であることを特徴とする請求項
６記載のレジスタファイルの制御システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960036717A KR100211073B1 (ko) | 1996-08-30 | 1996-08-30 | 레지스터 파일 및 그 운영 시스템 |
| KR36717/1996 | 1996-08-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10171651A true JPH10171651A (ja) | 1998-06-26 |
| JP2942921B2 JP2942921B2 (ja) | 1999-08-30 |
Family
ID=19471614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9234738A Expired - Fee Related JP2942921B2 (ja) | 1996-08-30 | 1997-08-29 | レジスタファイル及びその制御システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5974527A (ja) |
| JP (1) | JP2942921B2 (ja) |
| KR (1) | KR100211073B1 (ja) |
| DE (1) | DE19724270C2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298585B1 (ko) * | 1998-11-10 | 2001-10-29 | 윤종용 | 반도체메모리장치및이장치를구비한시스템 |
| US6996785B1 (en) | 2003-04-25 | 2006-02-07 | Universal Network Machines, Inc . | On-chip packet-based interconnections using repeaters/routers |
| US10348298B2 (en) | 2017-05-03 | 2019-07-09 | Texas Instruments Incorporated | Repeater for an open-drain communication system using a current detector and a control logic circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2665081B2 (ja) * | 1991-07-08 | 1997-10-22 | 三菱電機株式会社 | マイクロコンピュータのレジスタ間データ転送方式 |
| US5414866A (en) * | 1991-10-29 | 1995-05-09 | Rohm Co., Ltd. | One-chip microcomputer with parallel operating load and unload data buses |
-
1996
- 1996-08-30 KR KR1019960036717A patent/KR100211073B1/ko not_active IP Right Cessation
-
1997
- 1997-06-09 DE DE19724270A patent/DE19724270C2/de not_active Expired - Fee Related
- 1997-08-21 US US08/915,568 patent/US5974527A/en not_active Expired - Lifetime
- 1997-08-29 JP JP9234738A patent/JP2942921B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980016967A (ko) | 1998-06-05 |
| JP2942921B2 (ja) | 1999-08-30 |
| KR100211073B1 (ko) | 1999-07-15 |
| US5974527A (en) | 1999-10-26 |
| DE19724270A1 (de) | 1998-03-12 |
| DE19724270C2 (de) | 2002-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04236682A (ja) | マイクロコンピュータシステム | |
| JPH10117127A (ja) | 論理記憶回路及び論理回路 | |
| JP2942921B2 (ja) | レジスタファイル及びその制御システム | |
| JPH0876976A (ja) | Ｘｏｒ回路と反転セレクタ回路及びこれらを用いた加算回路 | |
| JP3386535B2 (ja) | 中央演算処理装置内汎用レジスタセット回路装置 | |
| JPH05268016A (ja) | 半導体集積回路 | |
| JP4204655B2 (ja) | パルス出力機能付マイクロコンピュータ | |
| KR100271653B1 (ko) | 입력버퍼회로 | |
| JPS6227408B2 (ja) | ||
| JPH0193928A (ja) | ダイナミック方式プログラマブルロジックアレイ | |
| JP2682394B2 (ja) | マルチプレクサ回路 | |
| JPH0962421A (ja) | ポートの状態切換回路 | |
| JPS63103512A (ja) | フリツプフロツプ回路 | |
| JPS58199490A (ja) | 半導体集積回路 | |
| JP3048762B2 (ja) | 半導体集積回路装置 | |
| JPH07182267A (ja) | 出力制御回路 | |
| JPH0681146B2 (ja) | デ−タバス回路 | |
| JPS61289448A (ja) | バツフア記憶装置 | |
| JPH10124485A (ja) | Ｍａｃのバンクレジスタ回路 | |
| JPH06160492A (ja) | 半導体集積回路及びその試験方法 | |
| JPS6358410B2 (ja) | ||
| JPH03262327A (ja) | 論理回路 | |
| JPS59151217A (ja) | マイクロコンピユ−タ | |
| JPS6139297A (ja) | 半導体集積回路 | |
| JPH01150959A (ja) | バス制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |