DE19724270C2 - Registerzelle, Registerdatei und Betriebssystem derselben - Google Patents
Registerzelle, Registerdatei und Betriebssystem derselbenInfo
- Publication number
- DE19724270C2 DE19724270C2 DE19724270A DE19724270A DE19724270C2 DE 19724270 C2 DE19724270 C2 DE 19724270C2 DE 19724270 A DE19724270 A DE 19724270A DE 19724270 A DE19724270 A DE 19724270A DE 19724270 C2 DE19724270 C2 DE 19724270C2
- Authority
- DE
- Germany
- Prior art keywords
- bus
- cell
- register
- data
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Executing Machine-Instructions (AREA)
- Static Random-Access Memory (AREA)
- Microcomputers (AREA)
- Logic Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Registerzelle, eine Registerda
tei und ein Betriebssystem derselben in einem Mikroprozessor
und speziell auf eine Registerdatei und ein Betriebssystem
derselben in einem Mikroprozessor zum Durchführen einer Da
tenübertragung zwischen Wiederholerzellen in einer Register
datei.
Wie in Fig. 1 gezeigt ist, besteht das Betriebssystem für
eine herkömmliche Registerdatei, die allgemein verwendet
wird, aus einem Registerdateiblock 20, einem Ausführungs
block 30 und einem Steuerblock 10.
Das Verfahren zum Speichern von Daten in dem Registerdatei
block 20 wird nachfolgend erklärt. Gemäß Steuersignalen von
dem Steuerblock 10 C-A, C-B, C-C werden Daten von dem Aus
führungsblock 30 über einen dritten Bus C-BUS zu dem Regi
sterdateiblock 20 übertragen. Daten, die in dem Registerda
teiblock 20 gespeichert sind, werden über einen ersten und
einen zweiten Bus A-BUS, B-BUS gesendet. Der Ausführungs
block 30 führt eine spezielle Funktion durch, beispielsweise
eine arithmetische Operation mit den Daten aus dem Register
dateiblock 20, die auf A-BUS und B-BUS übertragen werden,
nach der Übernahme eines Steuersignals C-exe, und sendet
nachfolgend das Ergebnis unter Verwendung von C-BUS in den
Registerdateiblock 20. Der Steuerblock 10 empfängt ein Takt
signal CLOCK (Clock = Takt) eines synchronen Signals und ei
nen Datenübertragungsbefehl von einer externen Vorrichtung
und erzeugt das erste, zweite und dritte Steuersignal C-A,
C-B, C-C zum Steuern des Betriebs des Registerdateiblocks 20
und das Steuersignal C-exe zum Steuern des Betriebs des Aus
führungsblocks 30. Wie aus dem obigen zu sehen ist, spielt
der herkömmliche Registerdateiblock 20 ausschließlich eine
Rolle als eine Speichervorrichtung.
Wie in Fig. 2 gezeigt ist, besteht eine Registerzelle, die
einen Registerdateiblock bildet, aus folgenden Merkmalen:
einem ersten MOS-Transistor NM1, der abhängig von Signalen, die durch seine Drain- und seine Gate-Elektrode eingegeben werden, EIN- oder AUS-geschaltet ist. Die Drain-Elektrode ist dabei mit C-BUS verbunden, der Daten von dem Ausfüh rungsblock 30 überträgt, während die Gate-Elektrode das dritte Steuersignal C-C, eines der Signale von dem Steuer block 10, empfängt;
einem zweiten und einem dritten MOS-Transistor NM2, NM3, die abhängig von Signalen, die durch die Drain- und Gate-Elek troden derselben eingegeben werden, EIN- oder AUS-geschaltet sind. Dabei sind die Drain-Elektroden derselben mit dem Aus gang der Wiederholerzelle 21 verbunden, während die Gate- Elektroden C-A bzw. C-B von dem Steuerblock 10 empfangen.
einem ersten MOS-Transistor NM1, der abhängig von Signalen, die durch seine Drain- und seine Gate-Elektrode eingegeben werden, EIN- oder AUS-geschaltet ist. Die Drain-Elektrode ist dabei mit C-BUS verbunden, der Daten von dem Ausfüh rungsblock 30 überträgt, während die Gate-Elektrode das dritte Steuersignal C-C, eines der Signale von dem Steuer block 10, empfängt;
einem zweiten und einem dritten MOS-Transistor NM2, NM3, die abhängig von Signalen, die durch die Drain- und Gate-Elek troden derselben eingegeben werden, EIN- oder AUS-geschaltet sind. Dabei sind die Drain-Elektroden derselben mit dem Aus gang der Wiederholerzelle 21 verbunden, während die Gate- Elektroden C-A bzw. C-B von dem Steuerblock 10 empfangen.
Ferner besteht die Wiederholerzelle 21 aus einem Inverter
INV und zwei MOS-Transistoren N1, P1, die als der Inverter
wirksam sind, der den Eingangsspannungszustand von INV durch
Umkehren des Ausgangssignals von INV hält, um den Ausgangs
spannungszustand der Wiederholerzelle 21 zu halten. Eine
Wiederholerzelle kann aus einer positiven oder negativen Lo
gikschaltung zum Auswählen ihres Ausgangssignals zusammenge
setzt sein. Für die vorliegende Erfindung wird die negative
Logikschaltung verwendet.
Eine Mehrzahl von Registerzellen bildet einen Registerdatei
block. Wie in Fig. 3 gezeigt ist, werden Daten von einer
Quellenregisterzelle auf dem Datenweg in den Ausführungs
block 30 eingegeben, wobei der Ausführungsblock 30 unter
Verwendung des Ausgabebusses C-BUS Daten in eine Bestim
mungsregisterzelle ausgibt.
Bei dem Mikroprozessor mit den herkömmlichen Registerdateien
benötigt eine Datenübertragung zwischen Registerzellen notwendigerweise
eine Ausführungseinheit. Dabei empfängt der
Steuerblock 10 ein Taktsignal und einen Datenübertragungs
befehl, um geeignete Steuersignale C-A, C-B, C-C zu erzeu
gen.
Jeder Signalverlauf der Steuersignale, der Eingangs- und
Ausgangs-Signale ist in Fig. 4 dargestellt. Die Bezugszei
chen 1 und 2 zeigen eine Sequenz verfügbarer Signale während
jeder Signalausgabe. Wenn das dritte Steuersignal C-C einen
hohen Pegel aufweist, während der dritte Bus C-BUS ein Si
gnal überträgt, ist der erste MOS-Transistor NM1 in Betrieb,
wobei das Signal, das auf dem dritten Bus C-BUS übertragen
wird, in die Wiederholerzelle 21 eingegeben wird. Die Regi
sterdatei mit einer Mehrzahl von Wiederholerzellen speichert
Daten gemäß dem Signal, das auf C-BUS übertragen wird. Dabei
werden, wenn das erste oder das zweite Steuersignal C-A, C-B
auf einem hohen Pegel ist, Daten, die in der Wiederholerzel
le 21 gespeichert sind, über A-BUS oder B-BUS ausgegeben.
Auf dem Gebiet der Technik, das die herkömmliche Registerda
tei betrifft, können die meisten Register als ein Quellen-
oder Bestimmungs-Register spezifiziert sein. Jedoch wird, da
bestimmte Register ausschließlich für eine logische Multi
plikation oder einen anderen speziellen Zweck sind, ein zu
sätzlicher Übertragungszyklus zwischen Registern für eine
Datenübertragung von einem bestimmten Register zu einem an
deren Register benötigt. Das heißt, daß ein zusätzlicher
Taktzyklus und ein Datenübertragungsbefehl erforderlich
sind.
Folglich kann der Gesamtwirkungsgrad des Mikroprozessors
kein Maximum erreichen. In anderen Worten heißt das, daß,
wenn das Ergebnis einer logischen Operation in einer Regi
sterdatei zu einem anderen Register übertragen wird, dassel
be einen Zeitverbrauch bewirkt, wodurch der Gesamtwirkungs
grad des Mikroprozessors gesenkt wird.
Das U.S.-Patent Nr. 5,300,354 offenbart ein Datenübertra
gungssystem zwischen Registern für einen Mikrocomputer. Da
ten werden direkt von einem Quellenregister in eine Regis
terdatei, die mit einem Datenbus verbunden ist, zu einem
Zielregister in der Registerdatei übertragen, wobei diese
Übertragung über einen Daten-Lesen-Latch, eine Datenbusumge
hungseinrichtung und einen Daten-Schreiben-Latch stattfin
det.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine
Registerzelle, eine Registerdatei sowie ein Registerdatei-
Betriebssystem zu schaffen, die einen verbesserten Wirkungs
grad eines Mikroprozessors ermöglichen.
Diese Aufgabe wird durch eine Registerzelle gemäß Anspruch
1, eine Registerdatei gemäß Anspruch 3 sowie ein Registerda
tei-Betriebssystem gemäß Anspruch 6 gelöst.
Die vorliegende Erfindung schafft eine Registerdatei mit
zwei zusätzlichen MOS-Transistoren und ein Betriebssystem
derselben, das die parallele Durchführung eines Datenüber
tragungsbefehls zwischen Registern ohne eine zusätzliche
Einheit und eines allgemeinen Befehls ermöglicht. Dadurch
wird bei der Übertragung von Daten zwischen Registern in ei
nem Mikroprozessor kein Ausführungsblock benötigt, wobei der
Zeitverbrauch und die Benutzungsrate von Registerdateien
verbessert wird.
Gemäß der vorliegenden Erfindung weist eine Registerzelle,
zum Aufbau einer Registerdatei folgende Merkmale auf:
eine Wiederholerzelle, die den Zustand des Eingangssignals hält und das gehaltene Eingangssignal fortgesetzt ausgibt, es sei denn, das Eingangssignal wird geändert;
eine Dateneingabe-Steuereinheit, die Daten, die auf dem Ein gangsbus übertragen werden, gemäß einem ersten Steuersignal zu der Wiederholerzelle überträgt;
eine Datenübertragungs-Steuereinheit, die Daten von der Wie derholerzelle gemäß einem zweiten Steuersignal zu einem ex ternen Datenübertragungsbus ausgibt;
eine Rückkopplungsübertragungs-Steuereinheit, die eine Rück kopplungsübertragungsleitung bildet, um Daten von dem Aus gang der Wiederholerzelle gemäß einem dritten Steuersignal zu dem Eingang der Wiederholerzelle zurückzugeben.
eine Wiederholerzelle, die den Zustand des Eingangssignals hält und das gehaltene Eingangssignal fortgesetzt ausgibt, es sei denn, das Eingangssignal wird geändert;
eine Dateneingabe-Steuereinheit, die Daten, die auf dem Ein gangsbus übertragen werden, gemäß einem ersten Steuersignal zu der Wiederholerzelle überträgt;
eine Datenübertragungs-Steuereinheit, die Daten von der Wie derholerzelle gemäß einem zweiten Steuersignal zu einem ex ternen Datenübertragungsbus ausgibt;
eine Rückkopplungsübertragungs-Steuereinheit, die eine Rück kopplungsübertragungsleitung bildet, um Daten von dem Aus gang der Wiederholerzelle gemäß einem dritten Steuersignal zu dem Eingang der Wiederholerzelle zurückzugeben.
Die vorliegende Erfindung schafft ferner ein Registerdatei-
Betriebssystem mit folgenden Merkmalen:
einem Registerdateiblock, der Daten speichert, die über den dritten Bus eingegeben werden, und der die gespeicherten Da ten gemäß einem Steuersignal unter Verwendung eines ersten oder zweiten Busses ausgibt;
einem Ausführungsblock, der gemäß einem Steuersignal eine spezielle Funktion mit Daten durchführt, die von dem Regi sterdateiblock über den ersten oder zweiten Bus ausgegeben werden, und nachfolgend das Ergebnis unter Verwendung des dritten Busses in den Registerblock überträgt;
einem Steuerblock, der das Taktsignal eines synchronen Si gnals und einen Datenübertragungsbefehl von der externen Vorrichtung empfängt, um Steuersignale für den Registerda teiblock und ein Steuersignal für den Ausführungsblock zu erzeugen, wobei der Registerdateiblock eine Mehrzahl von Registerzellen aufweist und eine Verbindungsstruktur zwi schen einem vierten MOS-Transistor einer Registerzelle und einem fünften MOS-Transistor einer weiteren Registerzelle, oder einem fünften MOS-Transistor der erstgenannten und ei nem vierten MOS-Transistor der letztgenannten, besitzt, um gemäß einem vierten und fünften Steuersignal von dem Steuer block eine direkte Datenübertragung von einer bestimmten Re gisterzelle zu einer weiteren Registerzelle durchzuführen, ohne den Ausführungsblock zu durchlaufen, wobei die Regi sterzelle folgende Merkmale aufweist:
einen ersten MOS-Transistor mit einer Drain-Elektrode, die mit einem dritten Bus verbunden ist, der Daten von dem Aus führungsblock überträgt, der durch den Empfang eines dritten Steuersignals von dem Steuerblock durch die Gate-Elektrode desselben EIN- oder AUS-geschaltet ist;
eine Wiederholerzelle, die Daten von der Source-Elektrode des ersten MOS-Transistors speichert;
einen zweiten und einen dritten MOS-Transistor, deren Drain-Elektroden mit dem Ausgang der Wiederholerzelle ver bunden sind, und die gemäß dem Zustand eines ersten oder zweiten Steuersignals von dem Steuerblock, das in die Gate- Elektroden derselben eingegeben wird, EIN- oder AUS-geschal tet sind, um Daten, die in der Wiederholerzelle gespeichert sind, unter Verwendung eines ersten oder zweiten Busses, der mit dem Ausführungsblock verbunden ist, auszugeben;
einen fünften MOS-Transistor mit einer Drain-Elektrode, die mit dem Ausgang der Wiederholerzelle verbunden ist, der ge mäß dem Zustand eines fünften Steuersignals von dem Steuer block, das in die Gate-Elektrode desselben eingegeben wird, EIN- oder AUS-geschaltet ist;
einen vierten MOS-Transistor mit einer Drain-Elektrode, die mit der Source-Elektrode des fünften MOS-Transistors verbun den ist, und einer Source-Elektrode, die mit der Source- Elektrode des ersten MOS-Transistors verbunden ist, der ge mäß dem Zustand eines vierten Steuersignals von dem Steuer block, das in die Gate-Elektrode desselben eingegeben wird, EIN- oder AUS-geschaltet ist, um Daten von der Source-Elek trode des fünften MOS-Transistors zu übertragen, wenn der fünfte MOS-Transistor EIN-geschaltet ist.
einem Registerdateiblock, der Daten speichert, die über den dritten Bus eingegeben werden, und der die gespeicherten Da ten gemäß einem Steuersignal unter Verwendung eines ersten oder zweiten Busses ausgibt;
einem Ausführungsblock, der gemäß einem Steuersignal eine spezielle Funktion mit Daten durchführt, die von dem Regi sterdateiblock über den ersten oder zweiten Bus ausgegeben werden, und nachfolgend das Ergebnis unter Verwendung des dritten Busses in den Registerblock überträgt;
einem Steuerblock, der das Taktsignal eines synchronen Si gnals und einen Datenübertragungsbefehl von der externen Vorrichtung empfängt, um Steuersignale für den Registerda teiblock und ein Steuersignal für den Ausführungsblock zu erzeugen, wobei der Registerdateiblock eine Mehrzahl von Registerzellen aufweist und eine Verbindungsstruktur zwi schen einem vierten MOS-Transistor einer Registerzelle und einem fünften MOS-Transistor einer weiteren Registerzelle, oder einem fünften MOS-Transistor der erstgenannten und ei nem vierten MOS-Transistor der letztgenannten, besitzt, um gemäß einem vierten und fünften Steuersignal von dem Steuer block eine direkte Datenübertragung von einer bestimmten Re gisterzelle zu einer weiteren Registerzelle durchzuführen, ohne den Ausführungsblock zu durchlaufen, wobei die Regi sterzelle folgende Merkmale aufweist:
einen ersten MOS-Transistor mit einer Drain-Elektrode, die mit einem dritten Bus verbunden ist, der Daten von dem Aus führungsblock überträgt, der durch den Empfang eines dritten Steuersignals von dem Steuerblock durch die Gate-Elektrode desselben EIN- oder AUS-geschaltet ist;
eine Wiederholerzelle, die Daten von der Source-Elektrode des ersten MOS-Transistors speichert;
einen zweiten und einen dritten MOS-Transistor, deren Drain-Elektroden mit dem Ausgang der Wiederholerzelle ver bunden sind, und die gemäß dem Zustand eines ersten oder zweiten Steuersignals von dem Steuerblock, das in die Gate- Elektroden derselben eingegeben wird, EIN- oder AUS-geschal tet sind, um Daten, die in der Wiederholerzelle gespeichert sind, unter Verwendung eines ersten oder zweiten Busses, der mit dem Ausführungsblock verbunden ist, auszugeben;
einen fünften MOS-Transistor mit einer Drain-Elektrode, die mit dem Ausgang der Wiederholerzelle verbunden ist, der ge mäß dem Zustand eines fünften Steuersignals von dem Steuer block, das in die Gate-Elektrode desselben eingegeben wird, EIN- oder AUS-geschaltet ist;
einen vierten MOS-Transistor mit einer Drain-Elektrode, die mit der Source-Elektrode des fünften MOS-Transistors verbun den ist, und einer Source-Elektrode, die mit der Source- Elektrode des ersten MOS-Transistors verbunden ist, der ge mäß dem Zustand eines vierten Steuersignals von dem Steuer block, das in die Gate-Elektrode desselben eingegeben wird, EIN- oder AUS-geschaltet ist, um Daten von der Source-Elek trode des fünften MOS-Transistors zu übertragen, wenn der fünfte MOS-Transistor EIN-geschaltet ist.
Die vorliegende Erfindung schafft ferner eine Registerdatei,
die eine Mehrzahl von Registerzellen aufweist und einen in
ternen gemeinsamen Bus enthält, der Daten durch das Verbin
den von Rückkopplungsübertragungs-Steuereinheiten, die in
jeder Registerzelle vorgesehen sind, direkt zwischen Regi
sterzellen übertragen kann, wobei die Registerzelle folgende
Merkmale aufweist:
eine Wiederholerzelle, die den Zustand ihres Eingangssignals hält und das bewahrte Eingangssignal fortgesetzt ausgibt, es sei denn, das Eingangssignal wird geändert;
eine Dateneingabe-Steuereinheit, die Daten, die auf dem Ein gangsbus übertragen werden, gemäß einem ersten Steuersignal zu der Wiederholerzelle überträgt;
einer Datenübertragungs-Steuereinheit, die Daten gemäß einem zweiten Steuersignal von der Wiederholerzelle zu einem ex ternen Datenübertragungsbus ausgibt; und
eine Rückkopplungsübertragungs-Steuereinheit, die eine Rück kopplungsübertragungsleitung bildet, um Daten gemäß einem dritten Steuersignal von dem Ausgang der Wiederholerzelle zu dem Eingang der Wiederholerzelle zurückzugeben.
eine Wiederholerzelle, die den Zustand ihres Eingangssignals hält und das bewahrte Eingangssignal fortgesetzt ausgibt, es sei denn, das Eingangssignal wird geändert;
eine Dateneingabe-Steuereinheit, die Daten, die auf dem Ein gangsbus übertragen werden, gemäß einem ersten Steuersignal zu der Wiederholerzelle überträgt;
einer Datenübertragungs-Steuereinheit, die Daten gemäß einem zweiten Steuersignal von der Wiederholerzelle zu einem ex ternen Datenübertragungsbus ausgibt; und
eine Rückkopplungsübertragungs-Steuereinheit, die eine Rück kopplungsübertragungsleitung bildet, um Daten gemäß einem dritten Steuersignal von dem Ausgang der Wiederholerzelle zu dem Eingang der Wiederholerzelle zurückzugeben.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend bezugnehmend auf die beiliegenden Zeich
nungen näher erläutert. Es zeigen:
Fig. 1 ein Blockdiagramm, das ein Betriebssystem einer
herkömmlichen Registerdatei zeigt;
Fig. 2 ein Schaltungsdiagramm, das eine Registerzelle zum
Aufbau einer herkömmlichen Registerdatei zeigt;
Fig. 3 ein Flußdiagramm, das eine Datenübertragung zwi
schen Registerzellen zeigt, wenn herkömmliche Re
gisterzellen verwendet sind;
Fig. 4 ein Zeitablaufdiagramm während des Betriebs der
herkömmlichen Registerdatei;
Fig. 5 ein Schaltungsdiagramm, das eine Registerzelle ge
mäß der vorliegenden Erfindung zeigt;
Fig. 6 ein Zeitablaufdiagramm, das einen Betrieb der Regi
sterzelle von Fig. 5 zeigt;
Fig. 7 ein Flußdiagramm, das eine Datenübertragung zwi
schen Registerzellen gemäß der vorliegenden Erfindung
zeigt;
Fig. 8 ein Blockdiagramm, das ein Betriebssystem einer Re
gisterdatei gemäß der vorliegenden Erfindung zeigt;
und
Fig. 9 ein Zeitablaufdiagramm, das einen Betrieb der Regi
sterdatei von Fig. 8 zeigt.
Fig. 5 zeigt eine Registerzelle, bei der fünf MOS-Transisto
ren NM1 bis NM5 gemäß der vorliegenden Erfindung mit einer
Wiederholerzelle 21 verbunden sind. In ihrer Verschaltung
weist die Registerzelle folgende Merkmale auf:
einen Registerdateiblock, der Daten speichert, die durch ei nen dritten Bus eingegeben werden, und der die gespeicherten Daten gemäß einem Steuersignal unter Verwendung eines ersten oder zweiten Busses ausgibt;
einen Ausführungsblock, der gemäß einem Steuersignal eine spezielle Funktion mit Daten durchführt, die von dem Regi sterdateiblock über den ersten oder zweiten Bus ausgegeben werden, und nachfolgend das Ergebnis unter Verwendung des dritten Busses in den Registerblock überträgt;
einen Steuerblock, der das Taktsignal eines synchronen Si gnals und einen Datenübertragungsbefehl von einer äußeren Vorrichtung empfängt, um Steuersignale für den Registerda teiblock und ein Steuersignal C-exe für den Ausführungsblock zu erzeugen. Dabei wird ein Abschnitt, in dem die Drain- Elektrode des vierten MOS-Transistors NM4 und die Source- Elektrode des fünften MOS-Transistors NM5 verbunden sind, als vierter Bus I-BUS bezeichnet.
einen Registerdateiblock, der Daten speichert, die durch ei nen dritten Bus eingegeben werden, und der die gespeicherten Daten gemäß einem Steuersignal unter Verwendung eines ersten oder zweiten Busses ausgibt;
einen Ausführungsblock, der gemäß einem Steuersignal eine spezielle Funktion mit Daten durchführt, die von dem Regi sterdateiblock über den ersten oder zweiten Bus ausgegeben werden, und nachfolgend das Ergebnis unter Verwendung des dritten Busses in den Registerblock überträgt;
einen Steuerblock, der das Taktsignal eines synchronen Si gnals und einen Datenübertragungsbefehl von einer äußeren Vorrichtung empfängt, um Steuersignale für den Registerda teiblock und ein Steuersignal C-exe für den Ausführungsblock zu erzeugen. Dabei wird ein Abschnitt, in dem die Drain- Elektrode des vierten MOS-Transistors NM4 und die Source- Elektrode des fünften MOS-Transistors NM5 verbunden sind, als vierter Bus I-BUS bezeichnet.
Fig. 6 erklärt den Betrieb einer Registerzelle, die die Zu
sammensetzung aufweist, die oben gemäß der vorliegenden Er
findung beschrieben wurde. Wie in Fig. 6 gezeigt ist, ist
der Betrieb gemäß dem ersten, dem zweiten und dem dritten
Steuersignal C-A, C-B, C-C gleich der herkömmlichen Vorge
hensweise (wobei sowohl das vierte als auch das fünfte Steu
ersignal C-D, C-E einen hohen Pegel aufweisen).
Zum Durchführen des direkten Datenübertragungsverfahrens ge
mäß der vorliegenden Erfindung sollte das vierte Steuersi
gnal C-D grundsätzlich bezüglich des fünften Steuersignals
C-E einen entgegengesetzten Pegel aufweisen.
Fig. 7 zeigt den Fluß der direkten Datenübertragung zwischen
Registerzellen in einem Registerdateiblock, der aus einer
Mehrzahl von Registerzellen besteht, die den Aufbau gemäß
Fig. 5 aufweisen. Wie in Fig. 7 gezeigt ist, werden Daten,
wenn der fünfte NMOS-Transistor NM5a EIN-geschaltet ist und
der vierte NMOS-Transistor NM4a, der mit dem Eingangsan
schluß der ersten Wiederholerzelle 21A verbunden ist, AUS-
geschaltet ist, in die Drain-Elektrode des vierten NMOS-
Transistors NM4b eingegeben, der mit dem Eingang der zweiten
Wiederholerzelle 21B verbunden ist. Wenn der vierte NMOS-
Transistor NM4b EIN-geschaltet bleibt, werden dabei Daten
von der ersten Wiederholerzelle 21A in der zweiten Wiederho
lerzelle 21B gespeichert, ohne den Ausführungsblock zu
durchlaufen.
Fig. 8 erklärt ein Betriebssystem für die Datenübertragung
zwischen Registerzellen unter Verwendung der Registerdatei
gemäß der vorliegenden Erfindung. Das Betriebssystem weist
folgende Merkmale auf:
einen Registerdateiblock 200, der Daten speichert, die durch den dritten Bus C-BUS eingegeben werden, und die gespeicher ten Daten unter Verwendung des ersten Busses A-BUS oder des zweiten Busses B-BUS gemäß einem Steuersignal ausgibt;
einen Ausführungsblock 300, der gemäß einem Steuersignal C- exe eine spezielle Funktion mit Daten, die von dem Register dateiblock 200 über den ersten Bus A-BUS oder den zweiten Bus B-BUS ausgegeben werden, durchführt, und danach das Er gebnis unter Verwendung des dritten Busses C-BUS in den Re gisterblock 200 überträgt;
einen Registerdateiblock 200, der Daten speichert, die durch den dritten Bus C-BUS eingegeben werden, und die gespeicher ten Daten unter Verwendung des ersten Busses A-BUS oder des zweiten Busses B-BUS gemäß einem Steuersignal ausgibt;
einen Ausführungsblock 300, der gemäß einem Steuersignal C- exe eine spezielle Funktion mit Daten, die von dem Register dateiblock 200 über den ersten Bus A-BUS oder den zweiten Bus B-BUS ausgegeben werden, durchführt, und danach das Er gebnis unter Verwendung des dritten Busses C-BUS in den Re gisterblock 200 überträgt;
einen Steuerblock 100, der das Taktsignal CLOCK eines syn
chronen Signals und einen Datenübertragungsbefehl von der
äußeren Vorrichtung empfängt, um Steuersignale C-A, C-B,
C-C, C-D, C-E für den Registerdateiblock 200 und ein Steuer
signal C-exe für den Ausführungsblock 300 zu erzeugen.
Fig. 9 zeigt Signalverläufe von Signalen beim Betrieb einer
Registerdatei, die den oben beschriebenen Aufbau aufweist.
Alle Signale in Fig. 9 arbeiten auf der Basis des Taktsi
gnals CLK. Die Bezeichnungen A bis E stellen das erste, das
zweite und das dritte Steuersignal C-A, C-B, C-C, die gemäß
einem allgemeinen Befehl in die Registerdatei eingegeben
werden, Eingangsdaten in die Registerdatei (Daten, die auf
dem dritten Bus C-BUS übertragen werden) und Ausgangsdaten
von der Registerdatei (Daten, die auf dem ersten und dem
zweiten Bus A-BUS, B-BUS übertragen werden) dar.
Ferner stellen die Bezeichnungen 1 bis 4 das vierte und das
fünfte Steuersignal C-D, C-E dar, die entsprechend der vor
liegenden Erfindung gemäß einem Datenübertragungsbefehl in
die Registerdatei eingegeben werden, und Ausgangsdaten aus
der Registerdatei ausgeben (Daten, die auf dem vierten Bus
I-BUS übertragen werden).
Ferner stellen das erste und das zweite Steuersignal C-A,
C-B der Quellenzelle Signale dar, die in eine Registerzelle
RES-PA eingegeben werden, die während eines Allgemeinbefehl
verhaltens gemäß der vorliegenden Erfindung als eine Quel
lenzelle innerhalb einer Registerdatei ausgewählt wurde.
Ferner stellt das dritte Steuersignal C-Cb der Bestimmungs
zelle ein Signal dar, das in eine Registerzelle REG-PB ein
gegeben wird, die während eines Allgemeinbefehlverhaltens
als eine Bestimmungszelle in einer Registerdatei ausgewählt
wurde.
Dadurch werden, während eines Allgemeinbefehlverhaltens in
einer Registerdatei Daten, die in der Quellenzelle REG-PA
gespeichert sind, auf dem ersten und dem zweiten Bus A-BUS,
B-BUS für den ersten Taktzyklus übertragen. Abhängig von dem
Befehl werden Daten entweder auf dem ersten Bus A-BUS oder
dem zweiten Bus B-BUS übertragen. Dabei ist es gestattet,
daß Daten, die auf A-BUS und B-BUS übertragen werden, von
jeweils unterschiedlichen Registerzellen kommen.
Das heißt, daß A-BUS und B-BUS jeweils eine unterschiedliche
Registerzelle aufweisen, wobei jede Zelle Daten auf den zu
gewiesenen Bus ausgibt. Dazu stammt ein Signal von dem Steu
erblock, um eine Registerzelle zuzuweisen, um gemäß einem
Befehl verwendet zu werden. Bei dem zweiten Taktzyklus liest
der Ausführungsblock Daten von dem ersten und dem zweiten
Bus A-BUS, B-BUS, führt den Befehl aus und gibt die Ergeb
nisse bei dem zweiten zweiten Taktzyklus auf den dritten Bus
C-BUS aus. Die Ergebnisse, die auf C-BUS übertragen werden,
werden durch das dritte Steuersignal C-Cb der Bestimmungs
zelle REG-PB in der zweiten Wiederholerzelle 21B gespei
chert.
Eine Datenübertragung von der Quellenzelle REG-PA zu der Be
stimmungszelle REG-PB wird während eines Allgemeinbefehlver
haltens wie oben beschrieben gleichzeitig direkt durchge
führt. Bei dem ersten Taktzyklus überträgt die Quellenzelle
REG-PA Daten, die in der ersten Wiederholerzelle 21A gespei
chert sind, abhängig von dem eingegebenen fünften Steuersi
gnal C-Ea zu dem vierten Bus I-BUS. Gleichzeitig wird das
vierte Steuersignal C-Db der Bestimmungszelle REG-PB in der
zweiten Wiederholerzelle 21B gespeichert.
Dadurch werden Daten von der Quellenzelle REG-PA während des
ersten Taktzyklusses in der Bestimmungszelle REG-PB gespei
chert und der Datenübertragungsbefehl wird abgeschlossen.
Zwischen weiteren Registern können Daten während des folgen
den Taktzyklusses übertragen werden. Bei jedem Taktzyklus
wird eine Datenübertragung zwischen Registern durchgeführt.
Die Bezeichnungen 1 bis 4 zeigen Datenübertragungszyklen in
jedem Taktzyklus. Daher werden ein allgemeiner (üblicher)
Befehl und ein Datenübertragungsbefehl zwischen Registern
gleichzeitig parallel durchgeführt.
Wenn die Registerdatei gemäß der vorliegenden Erfindung und
das Betriebssystem derselben vorgesehen sind, benötigt eine
Datenübertragung zwischen Registern gemäß der obigen Be
schreibung nicht die Verwendung des Ausführungsblocks, wobei
die Senkung der Benutzungsrate der Registerdatei und der
Zeitverbrauch verbessert sind. Folglich kann die Gesamtlei
stungsfähigkeit des Mikroprozessors verbessert sein.
Claims (6)
1. Registerzelle zum Aufbau einer Registerdatei mit fol
genden Merkmalen:
einer Wiederholerzelle (21), die den Zustand eines Ein gangssignals hält und das bewahrte Eingangssignal fort gesetzt ausgibt, es sei denn, das Eingangssignal wird geändert;
einer Dateneingabe-Steuereinheit (NM1), die Daten, die auf einem Eingangsbus (C-BUS) übertragen werden, gemäß einem ersten Steuersignal (C-C) zu der Wiederholerzelle (21) überträgt;
einer Datenübertragungs-Steuereinheit (NM2, NM3), die Daten von der Wiederholerzelle (21) gemäß einem zweiten Steuersignal (C-1k, C-B) zu einem externen Datenübertra gungsbus (A-BUS, B-BUS) ausgibt;
einer Rückkopplungsübertragungs-Steuereinheit (NM4, NM5), die eine Rückkopplungsübertragungsleitung (I-BUS) bildet, um Daten von der Wiederholerzelle (21) gemäß einem dritten Steuersignal (C-D, C-E) von dem Ausgang der Wiederholerzelle (21) zu dem Eingang der Wiederho lerzelle zurückzugeben.
einer Wiederholerzelle (21), die den Zustand eines Ein gangssignals hält und das bewahrte Eingangssignal fort gesetzt ausgibt, es sei denn, das Eingangssignal wird geändert;
einer Dateneingabe-Steuereinheit (NM1), die Daten, die auf einem Eingangsbus (C-BUS) übertragen werden, gemäß einem ersten Steuersignal (C-C) zu der Wiederholerzelle (21) überträgt;
einer Datenübertragungs-Steuereinheit (NM2, NM3), die Daten von der Wiederholerzelle (21) gemäß einem zweiten Steuersignal (C-1k, C-B) zu einem externen Datenübertra gungsbus (A-BUS, B-BUS) ausgibt;
einer Rückkopplungsübertragungs-Steuereinheit (NM4, NM5), die eine Rückkopplungsübertragungsleitung (I-BUS) bildet, um Daten von der Wiederholerzelle (21) gemäß einem dritten Steuersignal (C-D, C-E) von dem Ausgang der Wiederholerzelle (21) zu dem Eingang der Wiederho lerzelle zurückzugeben.
2. Registerzelle gemäß Anspruch 1, bei der ein N-Typ-MOS-
Transistor als die Rückkopplungsübertragungs-Steuerein
heit verwendet ist, wobei der N-Typ-MOS-Transistor eine
Drain-Elektrode als Eingangsanschluß, eine Source-Elek
trode als Ausgangsanschluß und eine Gate-Elektrode auf
weist, die ein Steuersignal empfängt, um das Signal,
das in die Drain-Elektrode eingegeben wird, durch die
Source-Elektrode auszugeben.
3. Registerdatei mit einer Mehrzahl von Registerzellen
(REG-PA, REG-PB), die einen internen gemeinsamen Bus
(I-BUS) aufweist, der Daten zwischen Registerzellen
(REG-PA, REG-PB) durch das Verbinden von Rückkopplungs
übertragungs-Steuereinheiten (NM5a, NM4b), die in jeder
Registerzelle vorgesehen sind, direkt übertragen kann,
wobei die Registerzelle folgende Merkmale aufweist:
eine Wiederholerzelle (21), die den Zustand eines Ein gangssignals hält und das bewahrte Eingangssignal fort gesetzt ausgibt, es sei denn, das Eingangssignal wird geändert;
eine Dateneingabe-Steuereinheit (NM1), die Daten, die auf dem Eingangsbus (C-BUS) übertragen werden, gemäß einem ersten Steuersignal (C-C) überträgt;
eine Datenübertragungs-Steuereinheit (NM2, NM3), die Daten von der Wiederholerzelle (21) gemäß einem zweiten Steuersignal (C-A, C-B) zu einem externen Datenübertra gungsbus (A-BUS, B-BUS) überträgt;
eine Rückkopplungsübertragungs-Steuereinheit (NM4, NM5), die eine Rückkopplungsübertragungsleitung (I-BUS) bildet, um Daten gemäß einem dritten Steuersignal (C-D, C-E) von dem Ausgang der Wiederholerzelle (21) zu dem Eingang der Wiederholerzelle zurückzugeben.
eine Wiederholerzelle (21), die den Zustand eines Ein gangssignals hält und das bewahrte Eingangssignal fort gesetzt ausgibt, es sei denn, das Eingangssignal wird geändert;
eine Dateneingabe-Steuereinheit (NM1), die Daten, die auf dem Eingangsbus (C-BUS) übertragen werden, gemäß einem ersten Steuersignal (C-C) überträgt;
eine Datenübertragungs-Steuereinheit (NM2, NM3), die Daten von der Wiederholerzelle (21) gemäß einem zweiten Steuersignal (C-A, C-B) zu einem externen Datenübertra gungsbus (A-BUS, B-BUS) überträgt;
eine Rückkopplungsübertragungs-Steuereinheit (NM4, NM5), die eine Rückkopplungsübertragungsleitung (I-BUS) bildet, um Daten gemäß einem dritten Steuersignal (C-D, C-E) von dem Ausgang der Wiederholerzelle (21) zu dem Eingang der Wiederholerzelle zurückzugeben.
4. Registerdatei gemäß Anspruch 3, bei der die Rückkopp
lungsübertragungs-Steuereinheit einen internen gemein
samen Bus (I-BUS) und Schalteinheiten (NM4, NM5) für
zwei Übertragungsleitungen, die mit dem Eingangs- und
dem Ausgangs-Anschluß jeder Wiederholerzelle (21) ver
bunden sind, aufweist, wobei in dem Fall einer Daten
rückkopplung innerhalb einer Registerzelle alle Schalt
einheiten für zwei Übertragungsleitungen in der Regi
sterzelle eingeschaltet sind.
5. Registerdatei gemäß Anspruch 3, bei der die Rückkopplungsübertragungs-Steuereinheit
einen internen gemein
samen Bus (I-BUS) und Schalteinheiten (NM4, NM5) für
zwei Übertragungsleitungen, die mit dem Eingangs- und
dem Ausgangs-Anschluß jeder Registerzelle (21) verbun
den sind, aufweist, wobei in dem Fall einer Datenüber
tragung zwischen Registerzellen nur die Übertragungs
leitungs-Schalteinheit (NM5), die an dem Ausgangsan
schluß der Wiederholerzelle (21) in einer Quellenregi
sterzelle (REG-PA) vorgesehen ist, und die, die an dem
Eingangsanschluß einer Wiederholerzelle in einer Be
stimmungsregisterzelle (REG-PB) vorgesehen ist, einge
schaltet sind.
6. Registerdatei-Betriebssystem mit folgenden Merkmalen:
einem Registerdateiblock (200), der Daten speichert, die durch einen dritten Bus (C-BUS) eingegeben werden, und die gespeicherten Daten unter Verwendung eines er sten oder eines zweiten Busses (A-BUS, B-BUS) gemäß Steuersignalen (C-A, C-B, C-C, C-D, C-E) ausgibt;
einem Ausführungsblock (300), der gemäß einem Steuer signal (C-exe) eine spezielle Funktion mit Daten durch führt, die von dem Registerdateiblock (200) über den ersten oder den zweiten Bus (A-BUS, B-BUS) ausgegeben werden, und nachfolgend das Ergebnis unter Verwendung des dritten Busses (C-BUS) in den Registerdateiblock (200) überträgt;
einem Steuerblock (100), der das Taktsignal (CLOCK) ei nes synchronen Signals und einen Datenübertragungsbe fehl von einer externen Vorrichtung verwendet, um die Steuersignale (C-A, C-B, C-C, C-D, C-E) für den Regi sterdateiblock (200) und ein Steuersignal (C-exe) für den Ausführungsblock (300) zu erzeugen,
wobei der Registerdateiblock (200) eine Mehrzahl von Registerzellen aufweist und eine Verbindungsstruktur zwischen einem vierten MOS-Transistor (NM4) einer Re gisterzelle und einem fünften MOS-Transistor (NM5) ei ner weiteren Registerzelle oder zwischen einem fünften MOS-Transistor der erstgenannten Registerzelle und ei nem vierten MOS-Transistor der letztgenannten Register zelle aufweist, um eine direkte Datenübertragung von einer bestimmten Registerzelle zu einer anderen Regi sterzelle gemäß einem vierten und fünften Steuersignal (C-D, C-E) von dem Steuerblock (100) durchzuführen, ohne den Ausführungsblock (300) zu durchlaufen, wobei die Registerzelle folgende Merkmale aufweist:
einen ersten MOS-Transistor (NM1) mit einer Drain-Elek trode, die mit einem dritten Bus (C-BUS) verbunden ist, der Daten von dem Ausführungsblock (300) überträgt, der durch Empfangen eines dritten Steuersignals (C-C) von dem Steuerblock (100) durch eine Gate-Elektrode dessel ben ein- oder ausgeschaltet ist;
eine Wiederholerzelle (21), die Daten von der Source- Elektrode des ersten MOS-Transistors (NM1) speichert;
einen zweiten und einen dritten MOS-Transistor (NM2, NM3), die eine Drain-Elektrode aufweisen, die mit dem Ausgang der Wiederholerzelle (21) verbunden ist, wobei dieselben gemäß dem Zustand eines ersten oder zweiten Steuersignals (C-A, C-B) von dem Steuerblock (100), das in eine Gate-Elektrode derselben eingegeben wird, ein- oder ausgeschaltet sind, um Daten, die in der Wieder holerzelle (21) gespeichert sind, unter Verwendung ei nes ersten oder eines zweiten Busses (A-BUS, B-BUS), der mit dem Ausführungsblock (300) verbunden ist, aus zugeben;
einen fünften MOS-Transistor (NM5) mit einer Drain- Elektrode, die mit dem Ausgang der Wiederholerzelle (21) verbunden ist, und gemäß dem Zustand eines fünften Steuersignals (C-E) von dem Steuerblock (100), das in die Gate-Elektrode desselben eingegeben wird, ein- oder ausgeschaltet ist; und
einen vierten MOS-Transistor (NM4) mit einer Drain- Elektrode, die mit der Source-Elektrode des fünften MOS-Transistors (NM5) verbunden ist, und einer Source- Elektrode, die mit der Source-Elektrode des ersten MOS-Transistors (NM1) verbunden ist, der gemäß dem Zu stand eines vierten Steuersignals (C-D) von dem Steuer block (100), das in die Gate-Elektrode desselben einge geben wird, ein- oder ausgeschaltet ist, um Daten von der Source-Elektrode des fünften MOS-Transistors (NM5) zu der Wiederholerzelle (21) zu übertragen, wenn der fünfte MOS-Transistor (NM5) eingeschaltet ist.
einem Registerdateiblock (200), der Daten speichert, die durch einen dritten Bus (C-BUS) eingegeben werden, und die gespeicherten Daten unter Verwendung eines er sten oder eines zweiten Busses (A-BUS, B-BUS) gemäß Steuersignalen (C-A, C-B, C-C, C-D, C-E) ausgibt;
einem Ausführungsblock (300), der gemäß einem Steuer signal (C-exe) eine spezielle Funktion mit Daten durch führt, die von dem Registerdateiblock (200) über den ersten oder den zweiten Bus (A-BUS, B-BUS) ausgegeben werden, und nachfolgend das Ergebnis unter Verwendung des dritten Busses (C-BUS) in den Registerdateiblock (200) überträgt;
einem Steuerblock (100), der das Taktsignal (CLOCK) ei nes synchronen Signals und einen Datenübertragungsbe fehl von einer externen Vorrichtung verwendet, um die Steuersignale (C-A, C-B, C-C, C-D, C-E) für den Regi sterdateiblock (200) und ein Steuersignal (C-exe) für den Ausführungsblock (300) zu erzeugen,
wobei der Registerdateiblock (200) eine Mehrzahl von Registerzellen aufweist und eine Verbindungsstruktur zwischen einem vierten MOS-Transistor (NM4) einer Re gisterzelle und einem fünften MOS-Transistor (NM5) ei ner weiteren Registerzelle oder zwischen einem fünften MOS-Transistor der erstgenannten Registerzelle und ei nem vierten MOS-Transistor der letztgenannten Register zelle aufweist, um eine direkte Datenübertragung von einer bestimmten Registerzelle zu einer anderen Regi sterzelle gemäß einem vierten und fünften Steuersignal (C-D, C-E) von dem Steuerblock (100) durchzuführen, ohne den Ausführungsblock (300) zu durchlaufen, wobei die Registerzelle folgende Merkmale aufweist:
einen ersten MOS-Transistor (NM1) mit einer Drain-Elek trode, die mit einem dritten Bus (C-BUS) verbunden ist, der Daten von dem Ausführungsblock (300) überträgt, der durch Empfangen eines dritten Steuersignals (C-C) von dem Steuerblock (100) durch eine Gate-Elektrode dessel ben ein- oder ausgeschaltet ist;
eine Wiederholerzelle (21), die Daten von der Source- Elektrode des ersten MOS-Transistors (NM1) speichert;
einen zweiten und einen dritten MOS-Transistor (NM2, NM3), die eine Drain-Elektrode aufweisen, die mit dem Ausgang der Wiederholerzelle (21) verbunden ist, wobei dieselben gemäß dem Zustand eines ersten oder zweiten Steuersignals (C-A, C-B) von dem Steuerblock (100), das in eine Gate-Elektrode derselben eingegeben wird, ein- oder ausgeschaltet sind, um Daten, die in der Wieder holerzelle (21) gespeichert sind, unter Verwendung ei nes ersten oder eines zweiten Busses (A-BUS, B-BUS), der mit dem Ausführungsblock (300) verbunden ist, aus zugeben;
einen fünften MOS-Transistor (NM5) mit einer Drain- Elektrode, die mit dem Ausgang der Wiederholerzelle (21) verbunden ist, und gemäß dem Zustand eines fünften Steuersignals (C-E) von dem Steuerblock (100), das in die Gate-Elektrode desselben eingegeben wird, ein- oder ausgeschaltet ist; und
einen vierten MOS-Transistor (NM4) mit einer Drain- Elektrode, die mit der Source-Elektrode des fünften MOS-Transistors (NM5) verbunden ist, und einer Source- Elektrode, die mit der Source-Elektrode des ersten MOS-Transistors (NM1) verbunden ist, der gemäß dem Zu stand eines vierten Steuersignals (C-D) von dem Steuer block (100), das in die Gate-Elektrode desselben einge geben wird, ein- oder ausgeschaltet ist, um Daten von der Source-Elektrode des fünften MOS-Transistors (NM5) zu der Wiederholerzelle (21) zu übertragen, wenn der fünfte MOS-Transistor (NM5) eingeschaltet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960036717A KR100211073B1 (ko) | 1996-08-30 | 1996-08-30 | 레지스터 파일 및 그 운영 시스템 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19724270A1 DE19724270A1 (de) | 1998-03-12 |
DE19724270C2 true DE19724270C2 (de) | 2002-08-01 |
Family
ID=19471614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19724270A Expired - Fee Related DE19724270C2 (de) | 1996-08-30 | 1997-06-09 | Registerzelle, Registerdatei und Betriebssystem derselben |
Country Status (4)
Country | Link |
---|---|
US (1) | US5974527A (de) |
JP (1) | JP2942921B2 (de) |
KR (1) | KR100211073B1 (de) |
DE (1) | DE19724270C2 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100298585B1 (ko) * | 1998-11-10 | 2001-10-29 | 윤종용 | 반도체메모리장치및이장치를구비한시스템 |
US6996785B1 (en) | 2003-04-25 | 2006-02-07 | Universal Network Machines, Inc . | On-chip packet-based interconnections using repeaters/routers |
US10348298B2 (en) * | 2017-05-03 | 2019-07-09 | Texas Instruments Incorporated | Repeater for an open-drain communication system using a current detector and a control logic circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5303354A (en) * | 1991-07-08 | 1994-04-12 | Mitsubishi Denki Kabushiki Kaisha | Data transfer system between registers for microcomputer |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5414866A (en) * | 1991-10-29 | 1995-05-09 | Rohm Co., Ltd. | One-chip microcomputer with parallel operating load and unload data buses |
-
1996
- 1996-08-30 KR KR1019960036717A patent/KR100211073B1/ko not_active IP Right Cessation
-
1997
- 1997-06-09 DE DE19724270A patent/DE19724270C2/de not_active Expired - Fee Related
- 1997-08-21 US US08/915,568 patent/US5974527A/en not_active Expired - Lifetime
- 1997-08-29 JP JP9234738A patent/JP2942921B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5303354A (en) * | 1991-07-08 | 1994-04-12 | Mitsubishi Denki Kabushiki Kaisha | Data transfer system between registers for microcomputer |
Also Published As
Publication number | Publication date |
---|---|
US5974527A (en) | 1999-10-26 |
KR100211073B1 (ko) | 1999-07-15 |
KR19980016967A (ko) | 1998-06-05 |
DE19724270A1 (de) | 1998-03-12 |
JP2942921B2 (ja) | 1999-08-30 |
JPH10171651A (ja) | 1998-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3318829C2 (de) | Ausgangsstufe einer Schnittstelle in einem Bussystem | |
DE3913219C2 (de) | ||
DE4320681C2 (de) | Schieberegisterzelle | |
DE2713648A1 (de) | Stromzufuhr-steuervorrichtung fuer speichervorrichtungen | |
DE19854730A1 (de) | LCD-Quellentreiber | |
DE112007000954T5 (de) | Korrekte Energieverteilung für Mehrfachspannungschips | |
DE19960005A1 (de) | Speichermodulsystem und Halbleiterspeicherbauelement mit Dateneingabe- und/oder Datenausgabesteuerung | |
DE2828726A1 (de) | Monolithischer baustein | |
DE4441007C2 (de) | Multibit-Testschaltkreis einer Halbleiterspeichereinrichtung | |
DE2335785A1 (de) | Schaltungsanordnung zum pruefen einer matrixverdrahtung | |
DE4023015C1 (de) | ||
DE10063307A1 (de) | Auffangschaltung für Daten und deren Ansteuerungsverfahren | |
DE60100612T2 (de) | Synchrone Halbleiterspeichervorrichtung | |
DE4018296A1 (de) | Elektrische schaltung fuer einen parallelschreibtest eines breiten mehrfachbytes in einer halbleiterspeichereinrichtung | |
DE4305677C2 (de) | Testschaltung | |
DE3635754C2 (de) | ||
DE3247834A1 (de) | Schaltkreis-baustein | |
EP0628832A2 (de) | Integrierte Schaltung mit Registerstufen | |
DE2064473B2 (de) | Schaltung zur Bestimmung der Adresse einer in einem Speicher einer Datenverarbeitungsanlage enthaltenden, gesuchten Information | |
DE2656086A1 (de) | Rechnersystem | |
DE19724270C2 (de) | Registerzelle, Registerdatei und Betriebssystem derselben | |
DE3727941A1 (de) | Integrierte halbleiter-logikschaltungsanordnung | |
DE19644443C2 (de) | Adressübergangs-Detektorschaltung | |
EP0920154A2 (de) | Verfahren und Schaltungsanordnung zur selektiven digitalen seriellen Übertragung | |
DE19514814A1 (de) | Übertragungsvorrichtung und Übertragungsverfahren für Kalibrierungsdaten eines Halbleiter-Testgeräts |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
8339 | Ceased/non-payment of the annual fee |