JPH10161943A - 機器の誤動作防止方式 - Google Patents

機器の誤動作防止方式

Info

Publication number
JPH10161943A
JPH10161943A JP8316292A JP31629296A JPH10161943A JP H10161943 A JPH10161943 A JP H10161943A JP 8316292 A JP8316292 A JP 8316292A JP 31629296 A JP31629296 A JP 31629296A JP H10161943 A JPH10161943 A JP H10161943A
Authority
JP
Japan
Prior art keywords
port
cpu
state
result
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8316292A
Other languages
English (en)
Inventor
Yoshikazu Arai
吉一 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Electric Works Ltd
Original Assignee
Tamura Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Electric Works Ltd filed Critical Tamura Electric Works Ltd
Priority to JP8316292A priority Critical patent/JPH10161943A/ja
Publication of JPH10161943A publication Critical patent/JPH10161943A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 CPUのポートがノイズ等により異常となっ
た場合、自動的にポートを復旧する。 【解決手段】 CPU11の入出力ポートの正常時の状
態を内蔵メモリ11Aに記憶すると共に、一定時間毎に
入出力ポートの状態を検出してその検出結果と内蔵メモ
リの記憶内容との一致を比較し、その不一致が検出され
ると内蔵メモリの記憶内容に基づき入出力ポートを再設
定する。この結果、ノイズ等によりCPUのポートが異
常となった場合にCPUを人為的にリセットすることな
く自動的にポートを正常なあるべき状態に復旧でき、従
ってこうしたCPUを搭載した機器を無人の場所に設置
し、無人システムとして使用できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、到来するノイズ等
に起因して誤動作する機器の誤動作防止方式に関する。
【0002】
【従来の技術】一般にCPUを内蔵した各種の機器にお
いては、ノイズ等によるCPUの誤動作を防止するため
に、CPUにウオッチドッグ回路を接続するようにして
いる。このような機器では、CPUに定期的にウオッチ
ドッグ回路をアクセスさせ、CPUがノイズ等により暴
走してウオッチドッグ回路をアクセスできなくなった時
に、ウオッチドッグ回路がリセット回路を動作させてC
PUにリセットをかけるように構成している。
【0003】
【発明が解決しようとする課題】ところでこの種の機器
には、各I/O等を制御するためのポートを有するワン
チップCPUを使用したものもあり、こうした機器では
回線等から到来するノイズや雷サージ等により、ワンチ
ップCPUのポートが異常となることがある。この場
合、CPUが暴走してウオッチドッグ回路が機能すれ
ば、CPUがリセットされることによりポートが初期化
されるため、以降はポートは正常動作状態を呈するが、
CPUが暴走せずウオッチドッグ回路が機能しない場合
はポートのみが異常状態となり、従ってCPUは見かけ
上正常に動作しているものの、実際の動作が異常となる
状態を呈する。
【0004】こうした場合、従来は、CPUを人為的に
リセットするしか手段がないため、CPUを搭載したこ
うした機器が無人システムにも使用できるように、CP
Uのポートを自動復旧できるような手段が要望されてい
る。従って本発明は、CPUのポートがノイズ等により
異常となった場合、自動的にポートを復旧することを目
的とする。
【0005】
【課題を解決するための手段】このような課題を解決す
るために本発明は、I/O等の入出力制御を行うポート
を有するCPUを搭載した機器において、ポートの正常
時の状態を記憶する記憶手段と、ポートの状態を検出し
てその検出結果と記憶手段の記憶内容との一致を比較す
る比較手段と、比較手段の比較結果が不一致となったと
きに記憶手段の記憶内容に基づいてポートの再設定を行
う設定手段とを設けたものである。また、比較手段は、
一定時間毎にポートの状態を検出してこの検出結果と記
憶手段の記憶内容との一致を比較するようにしたもので
ある。また、スリープモードを有するCPUを用いた場
合、スリープモードに入る前にポートの状態を記憶手段
に記憶し、比較手段は、スリープモードから復帰後にポ
ートの状態を検出してその検出結果と記憶手段の記憶内
容との一致を比較するようにしたものである。
【0006】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。図1は本発明を適用した装置の構成を示
すブロック図である。同図に示す装置は、回線L1,L
2に接続されると共に、ガスの消費量を測定する電文メ
ータ1からのデータを収集して回線L1,L2を介し図
示しないセンタへ送信するガス検針装置である。なお、
この装置には、電話機2が接続され、かつハンディター
ミナル3も接続されるようになっている。
【0007】本装置は、電池Eを電源とするもので、ス
イッチSWをオンすることにより電源回路10から各部
に電源が供給される。また、本装置には制御部としてワ
ンチップCPU11が設けられ、CPU1には各ポート
P0〜P11を介してDP(ダイヤルパルス)発生部1
2,1,650Hz検出部13,回線L1,L2に到来
する着信信号を検出する着信検出部14,電話機2のフ
ック信号を検出するフック検出部15,電文メータイン
タフェース16,シリアル信号制御部17,ハンディタ
ーミナルインタフェース18,リレー制御回路19及び
ウオッチドッグ回路20が接続されている。そして、ウ
オッチドッグ回路20の出力にリセット回路21が接続
され、リセット回路21の出力がCPU11のRESE
T端子に接続される。
【0008】なお、ワンチップCPU11の図1中に示
す「DATA IN」(データ入力),「DATA O
UT」(データ出力),「DV」(データ受信終了),
「R/W」(リード/ライト),「EN」(データ送信
イネーブル)の端子は、ポートの端子であり、従ってD
TMF信号送受信部22もワンチップCPU11のポー
トと接続される。また、回線L1,L2には雷サージに
対して装置を保護するための雷保護回路23と、回線ノ
イズを除去するためのラインフィルタ24が接続され、
さらに電文メータ1と電文メータインタフェース16と
の間にも保護回路25が設けられている。
【0009】次に以上のように構成された本装置の概略
の動作について説明する。ワンチップCPU(以下、C
PU)11は、常時は、電文メータ1のデータを電文メ
ータインタフェース16及びシリアル信号制御部17を
介して入力し、内蔵メモリ11Aに記憶している。そし
て、こうした処理が終了すると、電池Eの消耗を防止す
るために低消費電力モードのスリープモードとなり、動
作を停止する。
【0010】このスリープモード中に所定時間が経過し
内蔵タイマ11Bがタイムアップすると、CPU11は
ウェイクアップして再び電文メータ1のデータ収集など
の処理を実行する。このように本装置は間欠動作を行
う。また、こうしたスリープモード中に、センタから着
信がありこれが着信検出部14で検知され割込ポートで
あるポートP2に出力されると、CPU11は起動され
てDP発生部12を制御して回線L1,L2の直流ルー
プを閉結し着信に応答する。そして、内蔵メモリ11A
に記憶されている電文メータ1からの収集データをDT
MF信号送受信部22に出力することにより、DTMF
信号送受信部22からこのデータに相当するDTMF信
号を、トランスT,リレーRL1等を介して回線L1,
L2へ送信する。この結果、センタがこの電文メータ1
のデータを受信することで、ガスの集中検針が可能にな
る。
【0011】なお、CPU11は、こうした処理動作時
には定期的にウオッチドッグ回路20をポートP11を
介してアクセスする。また、スリープモード中にも定期
的にウェイクアップしてウオッチドッグ回路20をアク
セスする。これにより、リセット回路21からCPU1
1へのリセット信号の送出が回避される。
【0012】ところでこのような装置では、電文メータ
1や電話機2からのノイズ、或いは回線L1,L2を介
して雷サージ等が到来することがある。こうした外来ノ
イズや雷サージにより、CPU11が暴走すると、CP
U11からウオッチドッグ回路20へのアクセスが停止
されるため、リセット回路21からリセット信号がCP
U11へ出力され、CPU11はリセットされる。この
結果、CPU11は起動されて先頭番地に戻り初期処理
から処理を開始する。
【0013】こうした初期処理の際には各ポートが初期
化され、雷サージ等によりCPU11の暴走とともに、
CPU11のポートがラッチアップするような異常状態
になっても、以降CPU11のポートも正常な状態にセ
ットされる。しかし、ノイズや雷サージ等によりCPU
11が暴走せずにCPU11のポートのみが異常状態と
なることがある。このような場合、CPU11は見かけ
上正常動作を行っているものの、実際の動作が異常とな
る。
【0014】ここで、本実施の形態では、図1のDTM
F信号送受信部22と接続されるCPU11の各ポート
「DATA IN」,「DATA OUT」,「D
V」,「R/W」,「EN」は入出力ポートを用いてい
る。この入出力ポートは、入力ポートや出力ポートとし
て設定することができる。この例では、ポート「DAT
AIN」,「DV」の2つのポートが入力ポートとして
設定され、「DATAOUT」,「R/W」,「EN」
の3つのポートが出力ポートとして設定されているが、
こうした入出力ポートは、強度のノイズ等により入力ポ
ートになる。従って、出力ポートとして設定されている
「DATA OUT」,「R/W」,「EN」の3つの
ポートが、ノイズ等により入力ポートとなってしまうこ
とからデータ送信が不可能になるといった事態を招く。
このため、CPU11の各ポートが設定された状態とな
っているか否かを一定時間毎にチェックし、異常の場合
は、正常状態に復旧できるようにする。
【0015】図2は、CPU11のポートを正常状態に
復旧する本装置のCPU11の動作を示すフローチャー
トである。まず図2(a)のフローチャートに従って本
装置の要部動作を説明する。スイッチSWのオンにより
本装置に対し電源回路10を介し電池Eの電源が供給さ
れることによりリセット回路10からリセット信号が出
力されるか、或いはCPU11がノイズ等により暴走し
CPU11によりウオッチドッグ回路20がアクセスさ
れずにリセット回路21からリセット信号が出力され、
そのリセット信号が解除されると、CPU11は起動さ
れてステップS1でイニシャライズ処理(即ち、上述の
初期化処理)を実行し、ポートの初期化等を行う。
【0016】このポート初期化処理においては、例えば
DTMF信号送受信部22に接続される入出力ポート
を、ポート「DATA IN」,「DV」については入
力ポート、ポート「DATA OUT」,「R/W」,
「EN」については出力ポートとして設定する。なお、
こうした入出力ポートの設定状態を予め内蔵メモリ11
Aに記憶する。
【0017】その後、電文メータ1のデータ読み取りや
センタへのデータ送信等の通常動作をステップS2で行
う。そして、この通常動作の終了後、内蔵の時計部11
Cから時刻情報を読み出して、一定時間経過したか否か
をステップS3で判断する。この一定時間は、例えばプ
ログラム設定等により1日(24時間)の時間として設
定される。そして、一定時間経過しない場合はステップ
S4で低消費電力モードのスリープ状態となる。このス
リープ状態は、上述したように、内蔵タイマ11Bや時
計部11Cからの所定時間毎の割り込み、或いは回線L
1,L2からの着信信号による割り込みによりウエイク
アップし、この場合、ステップS2へ戻って通常動作を
行う。
【0018】一方、一定時間が経過し、ステップS3の
判定が「Y」となると、ステップS5でポートを正常状
態に復旧するための診断モード処理を実行する。即ち、
ステップS5の診断モード処理は一定時間毎、つまりこ
の場合は1日に1回実行される。そして、この診断モー
ド処理では、図2(b)のフローチャートにも詳細に記
述されているように、CPU11は自身の各ポートの状
態を読み込み、これと内蔵メモリ11Aに退避してある
該当ポートの入出力状態とを比較し、ポートの異常の有
無を検出する。そして、異常状態が検出されると、退避
してあるポートの状態に再設定する。
【0019】即ち、図2(b)に示す診断モード処理で
は、まずステップS11でレジスタを内蔵メモリ11A
の所定エリアに退避し、かつ内蔵メモリ11Aの他のエ
リア記憶されていた各データをステップS12で該メモ
リ11Aの上記所定エリアに退避するメモリ退避を行
う。その後、ステップS13で各ポートの入出力状態を
内蔵メモリ11Aに退避した後、ステップS14で診断
プログラムを起動する。
【0020】診断プログラムが起動され実行されると、
まずステップS15で各ポートの入出力状態をチェック
し、このチェック結果と内蔵メモリ11Aに退避してあ
るポートの入出力状態とを比較する。そして、比較結果
が不一致となりステップS16で異常の検出が判定され
ると、ステップS17でポートを内蔵メモリ11Aに退
避してある正常な状態に再設定して復旧する処理を実行
する。その後、内蔵メモリ11Aに退避中のデータの復
帰及びレジスタの復帰を行い、処理を終了する。また、
ポートの異常が検出されなければステップS18でポー
トを退避状態に戻し、かつ内蔵メモリ11Aに退避中の
データの復帰及びレジスタの復帰を行った後、処理を終
了する。
【0021】なお、こうした間欠動作を行う装置は、ス
リープモード中の時間が長いため、このスリープモード
中にノイズ等によるポート異常が発生する場合が多い。
このため、図2(a)のステップS3の通常動作の終了
時にポートの状態を読み取って内蔵メモリ11Aに記憶
しておき、スリープ状態に入る。そして、スリープ状態
から復帰した時点で、再度ポートの状態を読み取って内
蔵メモリ11Aに記憶されているポートの設定内容と比
較し、不一致となったときに現在のポートの入出力状態
を内蔵メモリ11Aに記憶されている状態に再設定す
る。
【0022】このように、ノイズ等によりCPU11の
ポートが異常となった場合にCPU11を人為的にリセ
ットすることなく自動的に復旧できるようにしたので、
こうしたCPU11を搭載した機器を無人の場所に設置
し、無人システムとして使用することが可能になる。ま
た、本発明はノイズが発生してポートがラッチアップす
るような自動車機器にも適用できる。さらに、高信頼性
が要求されるセキュリティシステムにも適用できる。こ
のように本発明は、ポートを有するCPUを搭載した機
器であれば、いかなる機器にも適用可能である。
【0023】
【発明の効果】以上説明したように本発明によれば、C
PUのポートの正常時の状態を記憶手段に記憶すると共
に、ポートの状態を検出してその検出結果と記憶手段の
記憶内容との一致を比較し、その比較結果が不一致とな
ったときに記憶手段の記憶内容に基づいてポートを再設
定するようにしたので、ノイズ等によりCPUのポート
が異常となった場合にCPUを人為的にリセットするこ
となく自動的にポートを正常なあるべき状態に復旧で
き、従ってこうしたCPUを搭載した機器を無人の場所
に設置し、無人システムとして使用できる。また、一定
時間毎にポートの状態を検出してこの検出結果と記憶手
段の記憶内容との一致を比較するようにしたので、ポー
ト復旧のためのCPUの処理の負荷を軽減できる。ま
た、スリープモードを有するCPUを用いた場合、スリ
ープモードに入る前にポートの状態を記憶手段に記憶
し、比較手段は、スリープモードから復帰後にポートの
状態を検出してその検出結果と記憶手段の記憶内容との
一致を比較するようにしたので、低消費電力モードであ
るスリープモード中にポートがノイズ等で異常となった
場合でもこれを的確に復旧できる。
【図面の簡単な説明】
【図1】 本発明を適用した装置のブロック図である。
【図2】 上記装置の要部動作を示すフローチャートで
ある。
【符号の説明】
1…電文メータ、2…電話機、10…電源回路、11…
CPU、11A…内蔵メモリ、11B…内蔵タイマ、1
1C…時計部、14…着信検出部、15…フック検出
部、20…ウオッチドッグ回路、21…リセット回路、
22…DTMF信号送受信部、P0〜P11…ポート、
DATAIN,DATAOUT,DV,R/W,EN…
入出力ポート、L1,L2…回線、E…電池。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 I/O等の入出力制御を行うポートを有
    するCPUを搭載した機器において、 前記ポートの正常時の状態を記憶する記憶手段と、前記
    ポートの状態を検出してその検出結果と前記記憶手段の
    記憶内容との一致を比較する比較手段と、比較手段の比
    較結果が不一致となったときに前記記憶手段の記憶内容
    に基づいて前記ポートの再設定を行う設定手段とを備え
    たことを特徴とする機器の誤動作防止方式。
  2. 【請求項2】 請求項1において、 前記比較手段は、一定時間毎にポートの状態を検出して
    この検出結果と前記記憶手段の記憶内容との一致を比較
    することを特徴とする機器の誤動作防止方式。
  3. 【請求項3】 請求項1において、 前記CPUはスリープモードを有し、前記スリープモー
    ドに入る前に前記ポートの状態を前記記憶手段に記憶
    し、前記比較手段は、前記スリープモードから復帰後に
    ポートの状態を検出してその検出結果と前記記憶手段の
    記憶内容との一致を比較することを特徴とする機器の誤
    動作防止方式。
JP8316292A 1996-11-27 1996-11-27 機器の誤動作防止方式 Pending JPH10161943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8316292A JPH10161943A (ja) 1996-11-27 1996-11-27 機器の誤動作防止方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8316292A JPH10161943A (ja) 1996-11-27 1996-11-27 機器の誤動作防止方式

Publications (1)

Publication Number Publication Date
JPH10161943A true JPH10161943A (ja) 1998-06-19

Family

ID=18075495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8316292A Pending JPH10161943A (ja) 1996-11-27 1996-11-27 機器の誤動作防止方式

Country Status (1)

Country Link
JP (1) JPH10161943A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005339297A (ja) * 2004-05-28 2005-12-08 Fuji Xerox Co Ltd 制御装置および制御プログラム
JP2006195778A (ja) * 2005-01-14 2006-07-27 Alps Electric Co Ltd コンピュータ周辺機器
JP2012008898A (ja) * 2010-06-28 2012-01-12 Yazaki Corp 中央演算処理装置、制御システム、及び、ポート設定方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005339297A (ja) * 2004-05-28 2005-12-08 Fuji Xerox Co Ltd 制御装置および制御プログラム
JP4581484B2 (ja) * 2004-05-28 2010-11-17 富士ゼロックス株式会社 制御装置および制御プログラム
JP2006195778A (ja) * 2005-01-14 2006-07-27 Alps Electric Co Ltd コンピュータ周辺機器
JP2012008898A (ja) * 2010-06-28 2012-01-12 Yazaki Corp 中央演算処理装置、制御システム、及び、ポート設定方法

Similar Documents

Publication Publication Date Title
JPH10161943A (ja) 機器の誤動作防止方式
JP3491358B2 (ja) 電源遮断検出装置
JPH0723722Y2 (ja) 車両用故障診断装置
JP2738229B2 (ja) シリアル・データ通信制御装置
JP2738991B2 (ja) 通信装置
JPH1116605A (ja) 端末装置
KR100496190B1 (ko) 사설 교환시스템에서 국선 인터페이스 장치 및 방법
JP2919506B2 (ja) 網制御装置
JP3349006B2 (ja) 共通線方式インターホン端末リセット装置
JPS5814204A (ja) マイクロコンピユ−タ制御装置
JPH07182586A (ja) テレメータ放流警報システムの子局装置
JPS60247760A (ja) デ−タ通信システム
JP3107104B2 (ja) 待機冗長方式
JP2614926B2 (ja) 電源制御システム
JPH09212201A (ja) 生産設備用制御回路
JP3349005B2 (ja) 共通線方式インターホン端末リセット装置
JP2000013469A (ja) 通信機器の復旧装置及び復旧方法
JP2980550B2 (ja) 通信装置
JPH05250195A (ja) 情報処理システムのヘルスチェック制御方式
JP3169488B2 (ja) 通信制御装置
JPS6323598B2 (ja)
JP2626259B2 (ja) 遠隔電源制御装置
JPS62102646A (ja) 自己診断方式
JPH10327259A (ja) コンピュータ自動電源制御方式
JPH0887431A (ja) 中央処理装置の異常検出装置