JPH10150143A

JPH10150143A - メモリモジュールおよびプリント基板

Info

Publication number: JPH10150143A
Application number: JP8307790A
Authority: JP
Inventors: Kensuke Tokida; 健祐常田; Seiichiro Tsukui; 誠一郎津久井; Tomohiko Sato; 朝彦佐藤
Original assignee: Hitachi Ltd; Hitachi Tohbu Semiconductor Ltd
Current assignee: Hitachi Ltd; Renesas Eastern Japan Semiconductor Inc
Priority date: 1996-11-19
Filing date: 1996-11-19
Publication date: 1998-06-02
Anticipated expiration: 2016-11-19
Also published as: JP3718015B2

Abstract

(57)【要約】【課題】書き込み制御端子を有する不揮発性メモリを
メモリモジュールのプリント基板に実装後、所定のデー
タを不揮発性メモリに書き込むことができるメモリモジ
ュールおよびプリント基板を提供する。【解決手段】パーソナルコンピュータ、ワークステー
ションなどの電子機器、システムなどのそれぞれの用途
向けのメモリモジュールであって、メモリモジュール基
板１上に、ＥＥＰＲＯＭ２と、プルアップ抵抗３と、複
数のメモリデバイス４と、複数のチップコンデンサとが
実装され、メモリモジュール基板１は、ＪＥＤＥＣ統一
規格に適合した標準仕様のプリント基板が用いられ、こ
の主面にはＥＥＰＲＯＭ２の書き込み制御端子６の搭載
パッドに接続され、プルアップ抵抗３を介して電源Ｖｃ
ｃに接続された書き込み制御専用のパッド８が設けら
れ、このパッド８の電圧レベルが書き込み時に外部から
電気的に制御される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリモジュール
の基板設計技術に関し、特にデータ入出力がシリアル形
式のＥＥＰＲＯＭ（Electrically Erasable and Progra
mmable Read OnlyMemory)などの不揮発性メモリを搭載
するメモリモジュールの設計および製造技術に好適なメ
モリモジュールおよびプリント基板に適用して有効な技
術に関する。

【０００２】

【従来の技術】近年、パーソナルコンピュータの小型・
軽量化は急速に進んでおり、またこれらのパーソナルコ
ンピュータなどに搭載されるＣＰＵ（Central Processi
ng Unit)も多ビットバス化へと高性能化してきており、
これに伴い、メモリに対してもシステムバスへの高速・
大容量データ転送が実現できる多ビットバス対応モジュ
ールの開発が強く求められている。

【０００３】そこで、ノート型、デスクトップ型のパー
ソナルコンピュータ、ワークステーションなどの電子機
器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ
（Joint Electron Device Engineering Council)統一規
格に適合する多ビット化、大容量化、多ピン化を可能と
した標準仕様によるビットバス対応のメモリモジュール
の開発が進められてきている。

【０００４】たとえば、このようなメモリモジュールの
識別データを提供するための記憶媒体としては、データ
の入出力がシリアル形式の不揮発性メモリであるＥＥＰ
ＲＯＭを搭載したメモリモジュールが用いられ、このメ
モリモジュールに搭載されるＥＥＰＲＯＭとしてはＩ²
Ｃ(Inter-Integrated Circuit)インターフェイスの２線
式技術を用いたものなどが考えられる。

【０００５】ここで、本発明者が検討した技術として、
図１４および図１５に、ＥＥＰＲＯＭの概略平面図とＥ
ＥＰＲＯＭの内部構成図との一例、図１６に、ＥＥＰＲ
ＯＭへのデータ書き込み方法の一例を示す。

【０００６】まず、図１４および図１５のＥＥＰＲＯＭ
の概略平面図と内部構成図とにおいて、２はこのＥＥＰ
ＲＯＭであり、ＳＣＬ端子には基準となるクロック信号
を入力し、ＳＤＡ端子を使って書き込み／読み出しの制
御をコマンド形式で行い、かつＳＤＡ端子からはデータ
入出力も行う。つまり、このＥＥＰＲＯＭ２はＳＣＬ端
子とＳＤＡ端子との２線のみの制御でデータの書き込み
／読み出しが可能なメモリである。

【０００７】このＥＥＰＲＯＭ２の動作は、スタート／
ストップロジック１２およびコントローラロジック１３
により、ＳＣＬ端子からのクロック信号に同期して、Ｓ
ＤＡ端子からの信号により書き込み／読み出し時におけ
るデータ入出力を制御し、スレーブアドレスコンパレー
タ１４、ワードアドレスカウンタ１５およびメモリコン
トローラ１６により、ＳＤＡ端子からのアドレスとデー
タとの信号に基づいてメモリマトリックス１１内の任意
のメモリセルを選択し、このメモリセルに対してデータ
レジスタ１７に格納されているデータの書き込み／読み
出しを行うことができる。

【０００８】次に、図１６のＥＥＰＲＯＭへのデータ書
き込み方法においては、まず、書き込み対象となるＥＥ
ＰＲＯＭ２のスレーブアドレスデータをＥＥＰＲＯＭ２
に転送するために、ＳＣＬ端子からの基準となるクロッ
ク信号にのせてＳＤＡ端子に送り込む（ステップ１６０
１）。さらに、データ転送の成功を示すためのアクノリ
ッジという作業後（ステップ１６０２）、データの書き
込みを行うアドレス番地をＥＥＰＲＯＭ２に転送するた
めに、同じくＳＤＡ端子に送り込み（ステップ１６０
３）、アクノリッジを行う（ステップ１６０４）。

【０００９】その後、書き込みデータをＳＤＡ端子に送
り込み、書き込みが完了するまでステップ１６０１〜１
６０４までの処理を繰り返して連続で書き込みを行い、
繰り返す毎にアクノリッジを行う（ステップ１６０５，
１６０６）。ここで、書き込みが完了したら、アクノリ
ッジを行うことによってデータの書き込みが終了する
（ステップ１６０７）。以上のようにして、ＥＥＰＲＯ
Ｍ２へのデータの書き込みを実行することができる。な
お、アクノリッジは、ＳＤＡ端子の電圧レベルを下げる
ことにより行われる。

【００１０】

【発明が解決しようとする課題】ところで、前記のよう
なＥＥＰＲＯＭ２をメモリモジュール基板１に搭載した
メモリモジュール（図１７）の技術において、本発明者
が検討したところによれば、以下のようなことが考えら
れる。

【００１１】すなわち、従来、主流を占めているＥＥＰ
ＲＯＭ２には外部接続端子に書き込み制御端子がないた
め、ＳＤＡ端子からの制御のみで書き込みが可能になっ
てしまうので、システムにおいて使用される場合には誤
ってデータを消去または誤書き込みしてしまう可能性が
ある。

【００１２】そこで、図１８および図１９に示すような
書き込みを制御できるＷＰ（WriteProtect)端子を有し
たＥＥＰＲＯＭ２を使うことが、データの消去、誤書き
込み防止には非常に有用である。この書き込み制御（Ｗ
Ｐ）端子を有したＥＥＰＲＯＭ２の場合は、図２０に示
すようにデータの書き込み開始にあたって、まず書き込
み制御（ＷＰ）端子を接地Ｖｓｓレベルにして書き込み
を可能にする必要がある（ステップ２００１）。なお、
ステップ２００２以降は、前記図１６の書き込み手順と
同じである。

【００１３】この書き込み制御（ＷＰ）端子を有したＥ
ＥＰＲＯＭ２を搭載したメモリモジュールの一部を図２
１に示す。図２１において、メモリモジュール基板１に
は、ＥＥＰＲＯＭ２およびメモリデバイス４が実装さ
れ、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６は書
き込み制御用の配線７を通じて電源Ｖｃｃに接続され、
またメモリモジュール基板１の端部にはメモリモジュー
ル端子９が設けられている。

【００１４】ここで、このＥＥＰＲＯＭ２に所定のデー
タを書き込むためには、書き込み制御（ＷＰ）端子６を
接地Ｖｓｓレベルにする必要がある。しかし、メモリモ
ジュール基板１上では書き込まれたデータの誤消去防止
などのために書き込み制御（ＷＰ）端子６は通常、電源
Ｖｃｃに接続されている。これは、このメモリモジュー
ルが使用されるシステムに搭載された場合、書き込み制
御（ＷＰ）端子６は電源Ｖｃｃに接続され、ＥＥＰＲＯ
Ｍ２が書き込み禁止の状態になることを意味する。

【００１５】よって、ＥＥＰＲＯＭ２をメモリモジュー
ル基板１に実装後には所定のデータを書き込むことが不
可能となり、メモリモジュール基板１に搭載前に所定の
データを書き込んでおく必要がある。または、ＥＥＰＲ
ＯＭ２の書き込み制御（ＷＰ）端子６をメモリモジュー
ル端子９のいずれかと接続しておく必要がある。

【００１６】従って、ＥＥＰＲＯＭ２に所定のデータを
書き込んでからメモリモジュール基板１に実装すること
になり、製造上のコスト増大を招くことが考えられる。
また、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６を
メモリモジュール端子９に接続した場合は、そのために
メモリモジュールの端子数が増加し、メモリモジュール
が大型化してしまい、かつそのメモリモジュールを使用
する電子機器、システムにおいて、そのメモリモジュー
ル端子９を電源Ｖｃｃに接続しなくてはならない。

【００１７】そこで、本発明の目的は、プリント基板上
に、少なくとも、書き込み制御端子を有しデータ入出力
がシリアル形式のＥＥＰＲＯＭなどの不揮発性メモリを
搭載したメモリモジュールにおいて、メモリモジュール
の端子数を増大させることなく、書き込み制御端子を有
する不揮発性メモリをメモリモジュールのプリント基板
に実装後、所定のデータを不揮発性メモリに書き込むこ
とを可能にすることができるメモリモジュールおよびプ
リント基板を提供することにある。

【００１８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００２０】すなわち、本発明のメモリモジュールは、
少なくとも、書き込み制御端子を有しデータ入出力がシ
リアル形式のＥＥＰＲＯＭなどの不揮発性メモリをプリ
ント基板上に搭載したメモリモジュールに適用されるも
のであり、プリント基板上に、メモリモジュールの外部
接続端子とは別に、不揮発性メモリの書き込み制御端子
を外部から電気的に制御可能とし、かつ書き込み制御端
子に電気的に接続された導電性端子を有し、この導電性
端子をプルアップ抵抗を介して電源にプリント基板上で
接続しているものである。

【００２１】この場合に、前記メモリモジュールに設け
られる導電性端子を、プリント基板の位置合わせマーク
と兼ねるようにしたり、不揮発性メモリの搭載パッドと
兼ねるようにしたり、またはメモリモジュールの外部接
続端子と同一列に配列するようにしたものである。さら
に、前記プルアップ抵抗については、不揮発性メモリと
ともにプリント基板上に搭載するようにしたり、または
不揮発性メモリの内部に作り込むようにしたものであ
る。

【００２２】また、本発明のプリント基板は、少なくと
も、書き込み制御端子を有しデータ入出力がシリアル形
式のＥＥＰＲＯＭなどの不揮発性メモリを搭載するプリ
ント基板に適用されるものであり、このプリント基板上
に、外部接続端子とは別に、不揮発性メモリの書き込み
制御端子を外部から電気的に制御可能とし、かつ書き込
み制御端子に電気的に接続された導電性端子を有し、こ
の導電性端子をプルアップ抵抗を介して電源にプリント
基板上で接続しているものである。

【００２３】この場合に、前記プリント基板上の導電性
端子を、このプリント基板の位置合わせマークと兼ねる
ようにしたり、不揮発性メモリの搭載パッドと兼ねるよ
うにしたり、またはプリント基板の外部接続端子と同一
列に配列するようにしたものである。

【００２４】よって、前記メモリモジュールまたはプリ
ント基板によれば、プリント基板上に、ＥＥＰＲＯＭな
どの不揮発性メモリの書き込み制御端子と電気的に接続
された導電性端子を設けることで、メモリモジュールの
外部接続端子の端子数を増やすことなく、書き込み制御
端子を有する不揮発性メモリをプリント基板に搭載した
後においても、この不揮発性メモリに導電性端子の電圧
レベルを制御して所定のデータを書き込むことができ
る。

【００２５】一方、このメモリモジュールをパーソナル
コンピュータ、ワークショップなどの電子機器、システ
ムで使用する場合には、導電性端子がプルアップ抵抗を
介して電源に接続されているので、不揮発性メモリは書
き込み禁止状態となり、よって書き込まれたデータの誤
消去や破壊を防止することができる。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一機能を有するものは同一の
符号を付し、その繰り返しの説明は省略する。

【００２７】（実施の形態１）図１は本発明の実施の形
態１であるメモリモジュールを示す平面図、図２は本実
施の形態１のメモリモジュールを示す側面図、図３はメ
モリモジュールの要部を示す平面図、図４はメモリモジ
ュールの製造工程を示すフロー図、図５は選別試験装置
を示す概略構成図、図６は本実施の形態１に対応する比
較例のメモリモジュールの製造工程を示すフロー図、図
７はメモリモジュール基板の製造工程を示すフロー図で
ある。

【００２８】まず、図１、図２、図３により本実施の形
態１のメモリモジュールの構成を説明する。

【００２９】本実施の形態１のメモリモジュールは、た
とえばパーソナルコンピュータ、ワークステーションな
どの電子機器、システムなどのそれぞれの用途向けに、
ＪＥＤＥＣ統一規格に適合する多ビット化、大容量化、
多ピン化によるビットバス対応を可能とし、書き込み制
御端子を有しデータ入出力がシリアル形式の不揮発性メ
モリをプリント基板上に搭載したメモリモジュールとさ
れ、メモリモジュール基板１（プリント基板）上に、Ｅ
ＥＰＲＯＭ２（不揮発性メモリ）と、プルアップ抵抗３
と、複数のメモリデバイス４と、複数のチップコンデン
サ５とが実装されて構成されている。

【００３０】メモリモジュール基板１は、たとえばＪＥ
ＤＥＣ統一規格に適合した標準仕様のプリント基板が用
いられ、この主面には、たとえば１個のＥＥＰＲＯＭ
２、１個のプルアップ抵抗３、４個のメモリデバイス
４、５個のチップコンデンサ５が実装されるそれぞれの
搭載パッドとともに、ＥＥＰＲＯＭ２の書き込み制御端
子６の搭載パッドに書き込み制御用の配線７を通じて電
気的に接続された書き込み制御専用のパッド８（導電性
端子）が設けられている。一方、このメモリモジュール
基板１の裏面には、たとえば４個のメモリデバイス４、
４個のチップコンデンサ５のみが実装されるそれぞれの
搭載パッドが設けられている。

【００３１】また、メモリモジュール基板１の主面に設
けられたパッド８は、書き込み制御用の配線７を通じて
プルアップ抵抗３の一端が実装される搭載パッドに電気
的に接続され、さらにプルアップ抵抗３の他端が実装さ
れる搭載パッドは書き込み制御用の配線７を通じて電源
Ｖｃｃに電気的に接続されており、このパッド８を通じ
てメモリモジュール基板１に実装されるＥＥＰＲＯＭ２
へのデータの書き込みを外部から電気的に制御すること
が可能となっている。

【００３２】さらに、メモリモジュール基板１には、そ
の主面および裏面の長手方向の一端側に、たとえば１４
４ピン、１６８ピンなどのメモリモジュール端子９（外
部接続端子）が分割して設けられ、これらのメモリモジ
ュール端子９は配線１０を通じて、ＥＥＰＲＯＭ２、メ
モリデバイス４およびチップコンデンサ５などが実装さ
れるそれぞれの搭載パッドに電気的に接続されている。
なお、図３においては、明瞭にするためにＥＥＰＲＯＭ
２が実装される搭載パッドとメモリモジュール端子９と
を接続する一部の配線１０のみを図示している。

【００３３】ＥＥＰＲＯＭ２は、電気的に消去、書き込
み可能な読み出し専用の不揮発性メモリであり、メモリ
モジュールの機能を設定する所定のデータがメモリモジ
ュール基板１への実装後に書き込み可能となっており、
たとえば前記図１８に示したように８ピンのＱＦＰなど
の表面実装型パッケージとされ、デバイスアドレスを指
定するＡ０〜Ａ２端子、基準となるクロック信号を入力
するＳＣＬ端子、書き込み／読み出しの制御をコマンド
形式で行い、かつデータ入出力を行うＳＤＡ端子、書き
込みを制御する書き込み制御（ＷＰ）端子６、電源を印
加するＶｃｃ端子、接地に落とすＶｓｓ端子による外部
接続端子が設けられ、ＷＰ端子６の電圧レベルを制御す
ることにより書き込みが制御されるようになっている。

【００３４】また、このＥＥＰＲＯＭ２は、たとえば前
記図１９に示したように、データを記憶する複数のメモ
リセルによるメモリマトリックス１１と、クロック信号
に同期して、書き込み／読み出し時におけるデータ入出
力、書き込みなどを制御するスタート／ストップロジッ
ク１２およびコントローラロジック１３と、アドレスを
指定してメモリマトリックス１１内の任意のメモリセル
を選択するスレーブアドレスコンパレータ１４、ワード
アドレスカウンタ１５およびメモリコントローラ１６
と、データを一時的に格納するデータレジスタ１７など
の機能ブロックから構成されている。

【００３５】すなわち、このＥＥＰＲＯＭ２において、
メモリマトリックス１１は、格子状に配列された複数の
メモリセルからなり、それぞれのメモリセルにデータを
記憶する。スタート／ストップロジック１２は、データ
の書き込み／読み出しの開始および終了コマンドの検出
を行う。コントローラロジック１３は、ＥＥＰＲＯＭ２
の内部回路の全体的な制御を行っており、各種命令に対
するフローの発生、入出力の制御を行う。

【００３６】スレーブアドレスコンパレータ１４は、ス
レーブアドレスのラッチを行い、すなわち入力されたス
レーブアドレスとデバイス自身に割り当てられているス
レーブアドレスとを比較し、また書き込み命令か、読み
出し命令かをデコードしている。ワードアドレスカウン
タ１５は、アドレスに対するデータの割り当てを行い、
また書き込み時は一度、データをストアしてから書き込
みを開始するため、その制御を行う。

【００３７】メモリコントローラ１６は、アドレスデコ
ーダ、データデコーダ、ＨＶ（HighVoltage）ジェネレ
ータおよびタイミングコントローラなどからなり、ＨＶ
ジェネレータは電源電圧を昇圧してメモリセルへの書き
込み電圧を発生するＤＣ（Direct Current）−ＤＣコン
バータである。データレジスタ１７は、入力データのラ
ッチ、入力データおよび出力データのシリアル／パラレ
ルとパラレル／シリアル変換、一時的なストアを行うシ
フトレジスタである。

【００３８】このＥＥＰＲＯＭ２における基本動作は、
スタート／ストップロジック１２により、データの書き
込み／読み出しの開始および終了コマンドの検出を行
い、ＳＣＬ端子からのクロック信号に同期して、各種命
令に対するフローの発生、入出力の制御を行うコントロ
ーラロジック１３により、ＥＥＰＲＯＭ２の内部回路の
全体的な制御が行われている。

【００３９】まず、ＳＤＡ端子から入力されるスレーブ
アドレス信号がデバイス自身に割り当てられているスレ
ーブアドレスと同一か否かをスレーブアドレスコンパレ
ータ１４で検出し、同一であればそれ以降の命令を実行
し、データの書き込みなのか、読み出しなのかを判定す
る。なお、メモリデバイス４のデバイスアドレスはＡ０
〜Ａ２端子からのデバイスアドレス信号により指定され
る。

【００４０】この判定の結果、書き込みの場合には、Ｓ
ＤＡ端子から書き込みアドレスと書き込みデータとの信
号が入力され、ワードアドレスカウンタ１５で書き込み
アドレスが制御され、データレジスタ１７で書き込みデ
ータをラッチして入力のシリアルデータからパラレルデ
ータにデータ変換を行い、メモリコントローラ１６の制
御を受けて、メモリマトリックス１１内の任意のメモリ
セルに所定のデータを書き込むことができる。

【００４１】一方、読み出しの場合には、ＳＤＡ端子か
ら読み出しアドレスの信号が入力され、ワードアドレス
カウンタ１５で読み出しアドレスが制御され、メモリコ
ントローラ１６の制御を受けて、メモリマトリックス１
１内の任意のメモリセルから所定のデータを読み出し、
データレジスタ１７でデータをラッチしてパラレルデー
タから出力のシリアルデータにデータ変換を行い、ＳＤ
Ａ端子から所定のデータを読み出すことができる。

【００４２】特に、このＥＥＰＲＯＭ２に対する書き込
みは、このＥＥＰＲＯＭ２をメモリモジュール基板１に
実装した後においても書き込み制御（ＷＰ）端子６の電
圧レベルを制御することで禁止または可能となり、すな
わちＷＰ端子６を接地Ｖｓｓに接続することで書き込み
が可能となり、一方、ＷＰ端子６を電源Ｖｃｃに電気的
に接続することで書き込みが禁止されるようになってい
る。

【００４３】プルアップ抵抗３は、たとえば２〜１０Ｋ
Ωなどの数ＫΩの抵抗値による抵抗が用いられ、このプ
ルアップ抵抗３の一端はメモリモジュール基板１上にお
いて書き込み制御用の配線７を通じてパッド８に電気的
に接続され、他方は書き込み制御用の配線７を通じて電
源Ｖｃｃに電気的に接続され、このプルアップ抵抗３に
よって通常の使用状態におけるパッド８の電圧レベルが
高くなっている。

【００４４】メモリデバイス４は、たとえば２４ピン、
３２ピンなどのＱＦＰなどの表面実装型パッケージとさ
れ、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＤ
ＲＡＭ（Synchronous DRAM）、ＳＧＲＡＭ（Synchronou
s Graphics RAM）などのメモリが用いられ、これらのメ
モリデバイス４の数量およびそれぞれの容量によってメ
モリモジュールとしての記憶容量が決定されている。

【００４５】チップコンデンサ５は、メモリモジュール
のノイズ対策用にＥＥＰＲＯＭ２およびメモリデバイス
４の近傍に配置されており、たとえば負荷変動、ノイズ
リプルの発生を防ぐため、さらに他の回路への影響を防
止するために接地Ｖｓｓラインの配線に電気的に接続さ
れている。

【００４６】以上のように構成されるメモリモジュール
は、このメモリモジュール基板１のメモリモジュール端
子９が、たとえばパーソナルコンピュータ、ワークステ
ーションなどの電子機器、システムなどのモジュール実
装ソケットへの挿入によって電気的に接続され、これら
の電子機器、システムなどの拡張メモリとして用いられ
るようになっている。なお、このメモリモジュールにお
いては、たとえば3.３Ｖ、５Ｖなどの電圧仕様に対応し
てメモリモジュール基板１の所定の位置に切り欠き１８
が設けられている。

【００４７】次に、本実施の形態１の作用について、始
めにメモリモジュールの製造工程を図４のフロー図に基
づいて説明する。

【００４８】このメモリモジュールの製造に先立って、
メモリモジュール基板１と、このメモリモジュール基板
１に実装するＥＥＰＲＯＭ２、プルアップ抵抗３、メモ
リデバイス４およびチップコンデンサ５と、製造工程に
必要な半田ペーストなどを用意する。なお、メモリモジ
ュール基板１の製造工程については詳細に後述する。

【００４９】まず、半田印刷工程において、メモリモジ
ュール基板１の実装部品の搭載パッド部分に半田ペース
トをスクリーン印刷機を用いて印刷する（ステップ４０
１）。そして、部品搭載工程において、実装部品である
ＥＥＰＲＯＭ２、プルアップ抵抗３、メモリデバイス４
およびチップコンデンサ５をメモリモジュール基板１に
搭載する（ステップ４０２）。

【００５０】さらに、半田リフロー工程において、実装
部品が搭載されたメモリモジュール基板１を、たとえば
赤外線リフロー半田付け装置を用いて加熱し、再溶融接
続によって実装部品のそれぞれの外部接続端子とメモリ
モジュール基板１の搭載パッドとを半田付けする（ステ
ップ４０３）。

【００５１】なお、このステップ４０２，４０３による
実装部品の搭載から半田リフローの工程は、たとえば両
面リフロープロセスで行われるので、まずメモリモジュ
ール基板１の主面をリフロー半田付けし、次いでメモリ
モジュール基板１を反転した後に、再度、裏面をリフロ
ー半田付けする。

【００５２】続いて、マーク印刷工程において、メモリ
モジュールの識別のために、たとえばメモリモジュール
基板１の主面に実装された実装部品の表面などに、製品
名、製造年月日などを記載したシールを貼り付ける（ス
テップ４０４）。

【００５３】その後、選別試験工程において、選別試験
装置を用いてメモリモジュールのメモリモジュール端子
９と電気的な接触を取り、メモリデバイス４の電気特性
試験を行うとともに、本実施の形態１の特徴である書き
込み制御専用のパッド８にも電気的に接触させて、ＥＥ
ＰＲＯＭ２への所定のデータの書き込みを行う（ステッ
プ４０５）。この選別試験装置については詳細に後述す
る。

【００５４】最後に、メモリモジュールの選別試験およ
びＥＥＰＲＯＭ２への所定のデータの書き込みが終了し
た後、このメモリモジュールを製品として梱包箱に梱包
して出荷する（ステップ４０６）。

【００５５】以上のようにして、ＥＥＰＲＯＭ２をメモ
リモジュール基板１に搭載した後に、メモリモジュール
の選別試験と同時に所定のデータをＥＥＰＲＯＭ２に書
き込むことができるメモリモジュールを実現することが
できる。

【００５６】次に、本発明の特徴である選別試験装置
と、それを用いたメモリモジュールの選別試験とＥＥＰ
ＲＯＭ２への所定のデータの書き込み方法とを図５を用
いて詳細に説明する。

【００５７】選別試験装置は、たとえば図５に示すよう
な構成とされ、測定治具台１９の上に設けられた、ばね
２０の弾性力を利用してメモリモジュールを挟み込む構
造の測定治具２１に、ＥＥＰＲＯＭ２の書き込み制御専
用のパッド８に電気的な接続を取る金属針２２と、この
金属針２２により押されるメモリモジュール基板１を裏
面より支えて金属針２２とパッド８との接触を確実にす
るための金属針２３と、メモリモジュール端子９のそれ
ぞれと電気的な接続を取る複数の金属針２４とが設けら
れ、これらの金属針２２，２４は配線２５を通じてメモ
リテスタ２６に電気的に接続されている。

【００５８】この選別試験装置を用いて、前記ステップ
４０５の電気特性試験は、複数の金属針２４をそれぞれ
対応するメモリモジュール端子９に接触させて電気的な
接続を取り、メモリテスタ２６から所定のテストデータ
を入力して、出力される測定データを判定することによ
って電気特性選別試験を行うことができる。

【００５９】同時に、ステップ４０５において同じ選別
試験装置を用いて、ＥＥＰＲＯＭ２にデータを書き込む
ためには、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子
６を接地Ｖｓｓレベルにする必要がある。そこで、ＥＥ
ＰＲＯＭ２の書き込み制御専用のパッド８に金属針２２
を接触させて電気的な接続を取り、パッド８を接地Ｖｓ
ｓに接続する。

【００６０】これにより、ＥＥＰＲＯＭ２の書き込み制
御（ＷＰ）端子６は接地Ｖｓｓレベルとなり、ワード線
およびビット線によるメモリ構成、ＤＲＡＭ、ＳＤＲＡ
Ｍ、ＳＧＲＡＭなどのメモリ種別などのメモリモジュー
ルの機能を設定するための所定のデータをＥＥＰＲＯＭ
２に書き込むことができる。そして、所定のデータを書
き込んだ後には、ＥＥＰＲＯＭ２のパッド８に接続して
いた金属針２２を切り離す。

【００６１】このように、図５のような選別試験装置を
用いることで、メモリモジュールの選別試験と同時にＥ
ＥＰＲＯＭ２に所定のデータを書き込むことが可能にな
る。従って、ＥＥＰＲＯＭ２の書き込み制御専用のパッ
ド８はメモリモジュール基板１のなかでメモリモジュー
ル端子９の近傍に設けられることが好ましく、ＥＥＰＲ
ＯＭ２やメモリデバイス４などの実装されていないとこ
ろに配置することで、選別試験装置用の測定治具も容易
な構造で形成することができる。

【００６２】次に、このメモリモジュールをパーソナル
コンピュータ、ワークステーションなどの電子機器、シ
ステムで使用する場合には、図３において、ＥＥＰＲＯ
Ｍ２の書き込み制御（ＷＰ）端子６が数ＫΩのプルアッ
プ抵抗３を介して電源Ｖｃｃに接続され、通常の使用状
態においては書き込み禁止状態になるので、ＥＥＰＲＯ
Ｍ２に書き込まれたデータが誤って消去されることや、
破壊されることがない。

【００６３】ところで、前記のようなＥＥＰＲＯＭ２の
書き込み制御専用のパッド８がない場合は、図６のフロ
ー図に示すようにＥＥＰＲＯＭ２をメモリモジュール基
板１に搭載する前に治具などを用いて所定のデータを書
き込むことが必要になり（ステップ６０１）、製造コス
トの増大につながる。なお、ステップ６０２〜６０５，
６０７は前記図４と同様であり、またステップ６０６に
おいては電気特性試験による選別試験のみとなる。

【００６４】また、メモリモジュール基板１にＥＥＰＲ
ＯＭ２の書き込み制御専用のパッド８の代わりをするメ
モリモジュール端子９を設けることも考えられるが、こ
の場合にはメモリモジュール端子９を余分に持たないと
いけないので、メモリモジュール基板１が大きくなって
しまうことになる。

【００６５】これに対して、本実施の形態１において
は、ＥＥＰＲＯＭ２の書き込み制御専用のパッド８、こ
のパッド８とＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端
子６の搭載パッドとを接続する書き込み制御用の配線７
を、図７に示すように他の信号の配線１０などと同一の
配線工程で形成することができるので、書き込み制御用
の配線７を介してＥＥＰＲＯＭ２の書き込み制御専用の
パッド８を設けることで、メモリモジュール基板１のコ
スト増大を招くことはなく、かつメモリモジュール基板
１を大きくする必要もない。

【００６６】ここで、メモリモジュール基板１の製造工
程を図７のフロー図に基づいて説明する。

【００６７】まず、ＣＡＤ設計において、たとえば４
層、６層などの多層構造のメモリモジュール基板１の各
層について、実装部品の配置に基づいて、部品の搭載パ
ッド２７、メモリモジュール端子９、配線１０、スルー
ホールランド２８などとともに、本実施の形態１の特徴
である書き込み制御専用のパッド８、書き込み制御用の
配線７などのパターンを形成するためのフィルムを作成
する（ステップ７０１）。

【００６８】なお、各層のメモリモジュール基板１のフ
ィルムにおいて、実装部品の搭載パッド２７、メモリモ
ジュール端子９のパターンは主面側および裏面側のフィ
ルムのみに形成され、またＥＥＰＲＯＭ２の搭載パッド
２７、プルアップ抵抗３の搭載パッド２７、書き込み制
御専用のパッド８、書き込み制御用の配線７のパターン
は主面側のフィルムのみに形成される。

【００６９】続いて、配線形成工程において、各層のメ
モリモジュール基板１のフィルムを用いて、それぞれの
メモリモジュール基板１に対して、レジストを塗布して
パターンを焼き付け、エッチング処理を行い、多層構造
の各層のメモリモジュール基板１を作成する（ステップ
７０２）。

【００７０】さらに、基板張り合わせ工程において、各
層のメモリモジュール基板１を最下層から最上層へ順に
重ね、位置合わせをして張り合わせる（ステップ７０
３）。この際に、多層構造のメモリモジュール基板１に
おいては、各層間に渡って接続されるスルーホールラン
ド２８の高い位置精度が要求される。

【００７１】そして、張り合わされた多層構造のメモリ
モジュール基板１に対して、スルーホールランド２８に
貫通孔を開孔して電気的に接続し、表面処理した後に、
さらにメモリモジュール端子９をめっき処理し、最後に
メモリモジュール基板１の外形を加工する（ステップ７
０４）。この外形加工は、たとえば電圧仕様に対応して
切り欠き１８の位置が異なっている。

【００７２】以上のようにして、ＥＥＰＲＯＭ２と複数
のメモリデバイス４などが実装可能とされ、かつＥＥＰ
ＲＯＭ２を搭載した後に、メモリモジュール端子９を介
したメモリモジュールの選別試験と、書き込み制御専用
のパッド８を介したＥＥＰＲＯＭ２への所定のデータの
書き込み制御が可能なメモリモジュール基板１を完成さ
せることができる（ステップ７０５）。

【００７３】なお、このメモリモジュール基板１には、
たとえばガラス基材エポキシ樹脂の銅張板などが用いら
れ、よって実装部品の搭載パッド２７、配線１０、スル
ーホールランド２８、パッド８および配線７などは銅
（Ｃｕ）などの薄膜からなり、またメモリモジュール端
子９は銅（Ｃｕ）などの薄膜を下地にして、その表面に
たとえばニッケル（Ｎｉ）および金（Ａｕ）などのめっ
き処理が施されている。

【００７４】従って、本実施の形態１のメモリモジュー
ルによれば、メモリモジュール基板１の主面に、メモリ
モジュール端子９とは別に、ＥＥＰＲＯＭ２の書き込み
制御（ＷＰ）端子６の搭載パッド２７に書き込み制御用
の配線７を通じて電気的に接続された書き込み制御専用
のパッド８が設けられていることにより、メモリモジュ
ール端子９の端子数を増やすことなく、ＥＥＰＲＯＭ２
をメモリモジュール基板１に搭載した後においても、パ
ッド８を接地ＶｓｓレベルにしてＥＥＰＲＯＭ２に所定
のデータを書き込むことができる。

【００７５】一方、パーソナルコンピュータ、ワークス
テーションなどの電子機器、システムで使用する場合に
も、パッド８はプルアップ抵抗３を介して電源Ｖｃｃに
書き込み制御用の配線７を通じて接続されているので、
ＥＥＰＲＯＭ２に書き込まれたデータが誤って消去され
たり、破壊されることがない。

【００７６】また、ＥＥＰＲＯＭ２の書き込み制御専用
のパッド８を設けることで、このパッド８や書き込み制
御用の配線７を他の搭載パッド２７や信号の配線１０な
どと同一の配線工程で形成することができるので、メモ
リモジュール基板１のコスト増大を招くことはなく、か
つメモリモジュール基板１を大きくする必要もない。

【００７７】（実施の形態２）図８は本発明の実施の形
態２であるメモリモジュールの要部を示す平面図であ
る。

【００７８】本実施の形態２のメモリモジュールは、前
記実施の形態１と同様にパーソナルコンピュータ、ワー
クステーションなどの電子機器、システムなどのそれぞ
れの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビッ
ト化、大容量化、多ピン化によるビットバス対応を可能
とし、書き込み制御端子を有しデータ入出力がシリアル
形式の不揮発性メモリをプリント基板上に搭載したメモ
リモジュールとされ、前記実施の形態１との相違点は、
不揮発性メモリの書き込み制御専用の導電性端子の代わ
りに、メモリモジュールに設けられる導電性端子をプリ
ント基板の位置合わせマークと兼ねるようにした点であ
る。他は、前記実施の形態１と同様であり、図８におい
て同一の符号を付している。

【００７９】すなわち、本実施の形態２におけるメモリ
モジュール基板１ａ（プリント基板）には、図８に示す
ように、前記実施の形態１と同様のＥＥＰＲＯＭ２（不
揮発性メモリ）、プルアップ抵抗３、メモリデバイス４
およびチップコンデンサ５が実装されるそれぞれの搭載
パッドとともに、ＥＥＰＲＯＭ２の書き込み制御（Ｗ
Ｐ）端子６の搭載パッドに書き込み制御用の配線７を通
じて電気的に接続され、メモリモジュール基板１ａの位
置合わせマークを兼ねたＥＥＰＲＯＭ２の書き込み制御
用のパッド８ａ（導電性端子）が設けられている。

【００８０】また、このメモリモジュール基板１ａの位
置合わせマークを兼ねたＥＥＰＲＯＭ２の書き込み制御
用のパッド８ａは、書き込み制御用の配線７を通じてプ
ルアップ抵抗３の一端が実装される搭載パッドに電気的
に接続され、さらにプルアップ抵抗３の他端が実装され
る搭載パッドは書き込み制御用の配線７を通じて電源Ｖ
ｃｃに電気的に接続されており、このパッド８ａを通じ
てメモリモジュール基板１ａに実装されるＥＥＰＲＯＭ
２へのデータの書き込みを外部から電気的に制御するこ
とが可能となっている。

【００８１】従って、本実施の形態２のメモリモジュー
ルによれば、メモリモジュール基板１ａの主面に、ＥＥ
ＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッド
に電気的に接続され、メモリモジュール基板１ａの位置
合わせマークを兼ねたＥＥＰＲＯＭ２の書き込み制御用
のパッド８ａが設けられていることにより、前記実施の
形態１と同様に、ＥＥＰＲＯＭ２をメモリモジュール基
板１ａに搭載した後においてもＥＥＰＲＯＭ２に所定の
データを書き込むことができ、一方、電子機器、システ
ムで使用する場合にはＥＥＰＲＯＭ２に書き込まれたデ
ータが誤って消去されたり、破壊されることがなく、ま
たこのパッド８ａや配線７を他の搭載パッドや信号の配
線１０などと同一の配線工程で形成することができるの
で、メモリモジュール基板１ａのコスト増大を招くこと
はなく、かつメモリモジュール基板１ａを大きくする必
要もない。

【００８２】特に、本実施の形態２においては、メモリ
モジュールの位置合わせマークをＥＥＰＲＯＭ２の書き
込み制御用のパッド８ａとして用いることで、わざわざ
書き込み制御専用のパッドを設けることなく、前記実施
の形態１のＥＥＰＲＯＭ２の書き込み制御専用のパッド
８を設けた場合と同様のメモリモジュールを実現するこ
とができるので、コスト的およびスペース的な面におい
てさらなる効果が期待できる。

【００８３】（実施の形態３）図９は本発明の実施の形
態３であるメモリモジュールの要部を示す平面図であ
る。

【００８４】本実施の形態３のメモリモジュールは、前
記実施の形態１と同様にパーソナルコンピュータ、ワー
クステーションなどの電子機器、システムなどのそれぞ
れの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビッ
ト化、大容量化、多ピン化によるビットバス対応を可能
とし、書き込み制御端子を有しデータ入出力がシリアル
形式の不揮発性メモリをプリント基板上に搭載したメモ
リモジュールとされ、前記実施の形態１との相違点は、
不揮発性メモリの書き込み制御専用の導電性端子の代わ
りに、メモリモジュールに設けられる導電性端子を不揮
発性メモリの搭載パッドと兼ねるようにした点である。
他は、前記実施の形態１と同様であり、図９において同
一の符号を付している。

【００８５】すなわち、本実施の形態３におけるメモリ
モジュール基板１ｂ（プリント基板）には、図９に示す
ように、前記実施の形態１と同様のＥＥＰＲＯＭ２（不
揮発性メモリ）、プルアップ抵抗３、メモリデバイス４
およびチップコンデンサ５が実装されるそれぞれの搭載
パッドが設けられ、このうち、ＥＥＰＲＯＭの書き込み
制御（ＷＰ）端子６の搭載パッドが、選別試験装置の金
属針などを立てて電気的な接続を取ることができるよう
に通常の搭載パッドよりも大きな面積で形成され、ＥＥ
ＰＲＯＭ２のＷＰ端子６の搭載パッドを兼ねたＥＥＰＲ
ＯＭ２の書き込み制御用のパッド８ｂ（導電性端子）と
して設けられている。

【００８６】また、このＥＥＰＲＯＭ２のＷＰ端子６の
搭載パッドを兼ねたＥＥＰＲＯＭ２の書き込み制御用の
パッド８ｂは、書き込み制御用の配線７を通じてプルア
ップ抵抗３の一端が実装される搭載パッドに電気的に接
続され、さらにプルアップ抵抗３の他端が実装される搭
載パッドは書き込み制御用の配線７を通じて電源Ｖｃｃ
に電気的に接続されており、このパッド８ｂを通じてメ
モリモジュール基板１ｂに実装されるＥＥＰＲＯＭ２へ
のデータの書き込みを外部から電気的に制御することが
可能となっている。

【００８７】従って、本実施の形態３のメモリモジュー
ルによれば、メモリモジュール基板１ｂの主面に、ＥＥ
ＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッド
を兼ねたＥＥＰＲＯＭ２の書き込み制御用のパッド８ｂ
が設けられていることにより、前記実施の形態１と同様
に、ＥＥＰＲＯＭ２をメモリモジュール基板１ｂに搭載
した後においてもＥＥＰＲＯＭ２に所定のデータを書き
込むことができ、一方、電子機器、システムで使用する
場合にはＥＥＰＲＯＭ２に書き込まれたデータが誤って
消去されたり、破壊されることがなく、またこのパッド
８ｂや配線７を他の搭載パッドや信号の配線などと同一
の配線工程で形成することができるので、メモリモジュ
ール基板１ｂのコスト増大を招くことはなく、かつメモ
リモジュール基板１ｂを大きくする必要もない。

【００８８】特に、本実施の形態３においては、ＥＥＰ
ＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドを
大きな面積にしてＥＥＰＲＯＭ２の書き込み制御用のパ
ッド８ｂとして用いることで、わざわざ書き込み制御専
用のパッドを設けることなく、前記実施の形態１のＥＥ
ＰＲＯＭ２の書き込み制御専用のパッド８を設けた場合
と同様のメモリモジュールを実現することができるの
で、コスト的およびスペース的な面においてさらなる効
果が期待できる。

【００８９】（実施の形態４）図１０は本発明の実施の
形態４であるメモリモジュールの要部を示す平面図であ
る。

【００９０】本実施の形態４のメモリモジュールは、前
記実施の形態１と同様にパーソナルコンピュータ、ワー
クステーションなどの電子機器、システムなどのそれぞ
れの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビッ
ト化、大容量化、多ピン化によるビットバス対応を可能
とし、書き込み制御端子を有しデータ入出力がシリアル
形式の不揮発性メモリをプリント基板上に搭載したメモ
リモジュールとされ、前記実施の形態１との相違点は、
不揮発性メモリの書き込み制御専用の導電性端子をメモ
リモジュールの外部接続端子と同一列に配列するように
した点である。他は、前記実施の形態１と同様であり、
図１０において同一の符号を付している。

【００９１】すなわち、本実施の形態４におけるメモリ
モジュール基板１ｃ（プリント基板）には、図１０に示
すように、前記実施の形態１と同様のＥＥＰＲＯＭ２
（不揮発性メモリ）、プルアップ抵抗３、メモリデバイ
ス４およびチップコンデンサ５が実装されるそれぞれの
搭載パッドとともに、ＥＥＰＲＯＭ２の書き込み制御
（ＷＰ）端子６の搭載パッドに書き込み制御用の配線７
を通じて電気的に接続され、メモリモジュール端子９と
同一列に配列されたＥＥＰＲＯＭ２の書き込み制御専用
のパッド８ｃ（導電性端子）が設けられている。

【００９２】また、このメモリモジュール端子９と同一
列に配列されたＥＥＰＲＯＭ２の書き込み制御専用のパ
ッド８ｃは、書き込み制御用の配線７を通じてプルアッ
プ抵抗３の一端が実装される搭載パッドに電気的に接続
され、さらにプルアップ抵抗３の他端が実装される搭載
パッドは書き込み制御用の配線７を通じて電源Ｖｃｃに
電気的に接続されており、このパッド８ｃを通じてメモ
リモジュール基板１ｃに実装されるＥＥＰＲＯＭ２への
データの書き込みを外部から電気的に制御することが可
能となっている。

【００９３】従って、本実施の形態４のメモリモジュー
ルによれば、メモリモジュール基板１ｃの主面に、メモ
リモジュール端子９と同一列に配列されたＥＥＰＲＯＭ
２の書き込み制御専用のパッド８ｃが設けられているこ
とにより、前記実施の形態１と同様に、ＥＥＰＲＯＭ２
をメモリモジュール基板１ｃに搭載した後においてもＥ
ＥＰＲＯＭ２に所定のデータを書き込むことができ、一
方、電子機器、システムで使用する場合にはＥＥＰＲＯ
Ｍ２に書き込まれたデータが誤って消去されたり、破壊
されることがなく、またこのパッド８ｃや配線７を他の
搭載パッドや信号の配線などと同一の配線工程で形成す
ることができるので、メモリモジュール基板１ｃのコス
ト増大を招くことはなく、かつメモリモジュール基板１
ｃを大きくする必要もない。

【００９４】特に、本実施の形態４においては、ＥＥＰ
ＲＯＭ２の書き込み制御専用のパッド８ｃをメモリモジ
ュール端子９と同一列に配列することで、前記実施の形
態１の書き込み制御専用のパッド８のように電気的な接
続を取るのに金属針などを使用した特別な治具などを必
要とすることなく、通常のメモリモジュール端子９と同
様な接続の取り方で書き込み制御が可能となり、さらな
る製造コストの削減を図ることができる。

【００９５】（実施の形態５）図１１は本発明の実施の
形態５であるメモリモジュールの要部を示す平面図であ
る。

【００９６】本実施の形態５のメモリモジュールは、前
記実施の形態１と同様にパーソナルコンピュータ、ワー
クステーションなどの電子機器、システムなどのそれぞ
れの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビッ
ト化、大容量化、多ピン化によるビットバス対応を可能
とし、書き込み制御端子を有しデータ入出力がシリアル
形式の不揮発性メモリをプリント基板上に搭載したメモ
リモジュールとされ、前記実施の形態１との相違点は、
プルアップ抵抗をプリント基板に搭載する代わりに、こ
のプルアップ抵抗を不揮発性メモリの内部に作り込むよ
うにした点である。他は、前記実施の形態１と同様であ
り、図１１において同一の符号を付している。

【００９７】すなわち、本実施の形態５におけるメモリ
モジュール基板１ｄ（プリント基板）には、図１１に示
すように、前記実施の形態１と同様のメモリデバイス４
およびチップコンデンサ５と、プルアップ抵抗３が作り
込まれたＥＥＰＲＯＭ２ｄ（不揮発性メモリ）とが実装
されるそれぞれの搭載パッドとともに、ＥＥＰＲＯＭ２
ｄの書き込み制御（ＷＰ）端子６の搭載パッドに書き込
み制御用の配線７を通じて電気的に接続された書き込み
制御専用のパッド８（導電性端子）が設けられている。

【００９８】また、この書き込み制御専用のパッド８が
接続されるＥＥＰＲＯＭ２ｄの書き込み制御（ＷＰ）端
子６は、ＥＥＰＲＯＭ２ｄの内部構造において、書き込
み制御用の配線７を通じてプルアップ抵抗３の一端に電
気的に接続され、さらにプルアップ抵抗３の他端が書き
込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続
されており、メモリモジュール基板１ｄ上のパッド８を
通じて、このメモリモジュール基板１ｄに実装されるＥ
ＥＰＲＯＭ２ｄへのデータの書き込みを外部から電気的
に制御することが可能となっている。すなわち、プルア
ップ抵抗３は、図１１（ｂ）に示すようにコントローラ
ロジック１３とＷＰ端子６との間に接続されている。

【００９９】なお、このＥＥＰＲＯＭ２ｄの内部に作り
込むプルアップ抵抗３、書き込み制御用の配線７は、ウ
ェハ処理工程において、他の抵抗や信号の配線などと同
一の処理で形成することができ、たとえばプルアップ抵
抗３については配線長、配線幅を変えることにより所定
の抵抗値に設定したり、または不純物濃度を変えること
によっても同様に所定の抵抗値の抵抗を形成することが
できる。

【０１００】従って、本実施の形態５のメモリモジュー
ルによれば、メモリモジュール基板１ｄの主面に、ＥＥ
ＰＲＯＭ２ｄの書き込み制御（ＷＰ）端子６の搭載パッ
ドに電気的に接続された書き込み制御専用のパッド８が
設けられ、かつこのパッド８が接続されるＥＥＰＲＯＭ
２ｄのＷＰ端子６はＥＥＰＲＯＭ２ｄの内部構造におい
てプルアップ抵抗３を介して電源Ｖｃｃに電気的に接続
されていることにより、前記実施の形態１と同様に、Ｅ
ＥＰＲＯＭ２ｄをメモリモジュール基板１ｄに搭載した
後においてもＥＥＰＲＯＭ２ｄに所定のデータを書き込
むことができ、一方、電子機器、システムで使用する場
合にはＥＥＰＲＯＭ２ｄに書き込まれたデータが誤って
消去されたり、破壊されることがなく、またこのパッド
８を他の搭載パッドや信号の配線などと同一の配線工程
で形成することができるので、メモリモジュール基板１
ｄのコスト増大を招くことはなく、かつメモリモジュー
ル基板１ｄを大きくする必要もない。

【０１０１】特に、本実施の形態５においては、ＥＥＰ
ＲＯＭ２ｄの内部にプルアップ抵抗３を作り込むこと
で、メモリモジュール基板１ｄ上にプルアップ抵抗３を
設ける必要がなく、ＥＥＰＲＯＭ２ｄの書き込み制御専
用のパッド８のみを設けることで前記実施の形態１〜４
と同等の効果が得られるとともに、プルアップ抵抗３を
搭載する必要がないので、その分メモリモジュールの小
型化を図ることができる。同時に、ＥＥＰＲＯＭ２ｄ内
に作り込むプルアップ抵抗３および書き込み制御用の配
線７は、他の抵抗や信号の配線などと同一のウェハ処理
で形成することができるので、コスト増大を招くことも
ない。

【０１０２】（実施の形態６）図１２は本発明の実施の
形態６であるメモリモジュールを示す平面図、図１３は
本実施の形態６のメモリモジュールを示す側面図であ
る。

【０１０３】本実施の形態６のメモリモジュールは、前
記実施の形態１と同様にパーソナルコンピュータ、ワー
クステーションなどの電子機器、システムなどのそれぞ
れの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビッ
ト化、大容量化、多ピン化によるビットバス対応を可能
とし、書き込み制御端子を有しデータ入出力がシリアル
形式の不揮発性メモリをプリント基板上に搭載したメモ
リモジュールとされ、前記実施の形態１との相違点は、
表面実装型パッケージのメモリデバイスの代わりに、Ｔ
ＣＰ(Tape Carrier Package)構造のメモリデバイスをプ
リント基板上に搭載するようにした点である。他は、前
記実施の形態１と同様であり、図１２，１３において同
一の符号を付している。

【０１０４】すなわち、本実施の形態６におけるメモリ
モジュール基板１ｅ（プリント基板）には、図１２およ
び図１３に示すように、前記実施の形態１と同様のＥＥ
ＰＲＯＭ２（不揮発性メモリ）、プルアップ抵抗３およ
びチップコンデンサ５と、ＴＣＰ構造のメモリデバイス
４ｅとが実装されるそれぞれの搭載パッドとともに、Ｅ
ＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッ
ドに書き込み制御用の配線７を通じて電気的に接続され
た書き込み制御専用のパッド８（導電性端子）が設けら
れている。

【０１０５】また、このＥＥＰＲＯＭ２のＷＰ端子６の
搭載パッドに電気的に接続された書き込み制御専用のパ
ッド８は、書き込み制御用の配線７を通じてプルアップ
抵抗３の一端が実装される搭載パッドに電気的に接続さ
れ、さらにプルアップ抵抗３の他端が実装される搭載パ
ッドは書き込み制御用の配線７を通じて電源Ｖｃｃに電
気的に接続されており、このパッド８を通じてメモリモ
ジュール基板１ｅに実装されるＥＥＰＲＯＭ２へのデー
タの書き込みを外部から電気的に制御することが可能と
なっている。

【０１０６】さらに、本実施の形態６におけるメモリデ
バイス４ｅは、リード配線が形成されたテープ状の絶縁
フィルムにチップが搭載され、このチップのバンプがリ
ードと接続されたＴＣＰ構造のパッケージであり、この
ＴＣＰ構造によるメモリデバイス４ｅは実装の直前にリ
ードが切断・成形された後にメモリモジュール基板１ｅ
に実装されるようになっている。なお、メモリモジュー
ル基板１ｅへの実装後は、たとえば金属製またはプラス
チック製などのカバー２９により覆われて保護されるよ
うになっている。

【０１０７】また、このようなＴＣＰ構造のメモリデバ
イス４ｅは、前記実施の形態１〜５のようなＱＦＰなど
の表面実装型パッケージに比べて、外部接続端子のピッ
チを狭くしやすく、また外形を薄くしやすいので、薄型
の多ピンパッケージとなるので、たとえばこのＴＣＰ構
造を活かしてメモリモジュールを外形的に小型かつ薄型
にしたり、または複数個のＴＣＰ構造のチップを積層構
造に形成してメモリモジュールの記憶容量を増やすこと
なども可能である。

【０１０８】従って、本実施の形態６のメモリモジュー
ルによれば、メモリモジュール基板１ｅの主面に、ＥＥ
ＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッド
に電気的に接続された書き込み制御専用のパッド８が設
けられ、かつＴＣＰ構造のメモリデバイス４ｅが実装さ
れていることにより、前記実施の形態１と同様に、ＥＥ
ＰＲＯＭ２をメモリモジュール基板１ｅに搭載した後に
おいてもＥＥＰＲＯＭ２に所定のデータを書き込むこと
ができ、一方、電子機器、システムで使用する場合には
ＥＥＰＲＯＭ２に書き込まれたデータが誤って消去され
たり、破壊されることがなく、またこのパッド８や配線
７を他の搭載パッドや信号の配線などと同一の配線工程
で形成することができるので、メモリモジュール基板１
ｅのコスト増大を招くことはなく、かつメモリモジュー
ル基板１ｅを大きくする必要もない。

【０１０９】特に、本実施の形態６においては、ＴＣＰ
構造のメモリデバイス４ｅが実装されることで、メモリ
モジュールの小型・薄型化を可能にしたり、またはメモ
リモジュールの記憶容量を増加することができる。

【０１１０】以上、本発明者によってなされた発明を発
明の実施の形態１〜６に基づき具体的に説明したが、本
発明は前記実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることはいう
までもない。

【０１１１】たとえば、前記実施の形態のメモリモジュ
ールについては、メモリモジュール基板の主面にＥＥＰ
ＲＯＭが実装される場合について説明したが、本発明は
前記実施の形態に限定されるものではなく、フラッシュ
ＥＥＰＲＯＭ（フラッシュメモリ）などの他の不揮発性
メモリについても適用することができ、特に書き込み制
御端子を有し、データ入出力がシリアル形式の不揮発性
メモリ全般に広く適用可能である。

【０１１２】さらに、メモリモジュール基板に実装され
る部品については、前記実施の形態に示した例に限られ
るものではなく、ドライバやレジスタなどを含むロジッ
クデバイスなどを実装することも可能である。

【０１１３】また、メモリモジュール基板については、
ＪＥＤＥＣ統一規格に適合した標準仕様のメモリモジュ
ール基板にのみ限定されるものではなく、他の仕様のプ
リント基板などを使用することも可能である。

【０１１４】さらに、前記実施の形態において示したメ
モリモジュールの構成において、実装されるそれぞれの
部品の種類および数量、メモリモジュール基板の材料な
どはそれぞれの一例を示したものであり、よって前記の
ような内容に限られるものでないことはいうまでもな
い。

【０１１５】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【０１１６】(1).プリント基板上に、不揮発性メモリの
書き込み制御端子と電気的に接続された導電性端子を設
けることで、この書き込み制御端子を有する不揮発性メ
モリをプリント基板に搭載後、導電性端子の電圧レベル
を制御して不揮発性メモリに所定のデータを書き込むこ
とが可能となる。

【０１１７】(2).前記(1) において、導電性端子がプル
アップ抵抗を介して電源に接続されているので、メモリ
モジュールをパーソナルコンピュータ、ワークショップ
などの電子機器、システムで使用する場合には、不揮発
性メモリは書き込み禁止状態となるので、書き込まれた
データの誤消去や破壊を防止することが可能となる。

【０１１８】(3).前記(1) により、メモリモジュールの
外部接続端子の端子数を増やすことなく、導電性端子を
同一の配線工程で形成することができるので、メモリモ
ジュールの製造コストの削減が可能となる。

【０１１９】(4).前記(1) により、メモリモジュールの
外部接続端子として不揮発性メモリの書き込み制御用の
端子を持つ必要がなくなるので、メモリモジュールの端
子数が削減でき、メモリモジュールの小型化が可能とな
る。

【０１２０】(5).導電性端子をプリント基板の位置合わ
せマークと兼用する場合には、新たに書き込み制御専用
の端子を設ける必要がないので、より一層、製造コスト
の削減とメモリモジュールの小型化を実現することが可
能となる。

【０１２１】(6).導電性端子を不揮発性メモリの搭載パ
ッドと兼用する場合には、前記(5) と同様に、新たに書
き込み制御専用の端子を設ける必要がないので、より一
層、製造コストの削減とメモリモジュールの小型化を実
現することが可能となる。

【０１２２】(7).導電性端子をメモリモジュールの外部
接続端子と同一列に配列する場合には、メモリモジュー
ルの外部接続端子と同様な接続の取り方で書き込みを制
御することができるので、より一層、製造コストの削減
を図ることが可能となる。

【０１２３】(8).プルアップ抵抗を不揮発性メモリの内
部に作り込む場合には、プリント基板上にプルアップ抵
抗を搭載する必要がないので、より一層、メモリモジュ
ールの小型化を図ることが可能となる。

【０１２４】(9).プリント基板上にＴＣＰ構造のメモリ
デバイスを実装する場合には、より一層、メモリモジュ
ールの小型・薄型化を可能にしたり、または大きな記憶
容量のメモリモジュールを実現することが可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１であるメモリモジュール
を示す平面図である。

【図２】本発明の実施の形態１のメモリモジュールを示
す側面図である。

【図３】本発明の実施の形態１のメモリモジュールの要
部を示す平面図である。

【図４】本発明の実施の形態１のメモリモジュールの製
造工程を示すフロー図である。

【図５】本発明の実施の形態１における選別試験装置を
示す概略構成図である。

【図６】本発明の実施の形態１に対応する比較例のメモ
リモジュールの製造工程を示すフロー図である。

【図７】本発明の実施の形態１におけるメモリモジュー
ル基板の製造工程を示すフロー図である。

【図８】本発明の実施の形態２であるメモリモジュール
の要部を示す平面図である。

【図９】本発明の実施の形態３であるメモリモジュール
の要部を示す平面図である。

【図１０】本発明の実施の形態４であるメモリモジュー
ルの要部を示す平面図である。

【図１１】本発明の実施の形態５であるメモリモジュー
ルの要部を示す平面図である。

【図１２】本発明の実施の形態６であるメモリモジュー
ルを示す平面図である。

【図１３】本発明の実施の形態６のメモリモジュールを
示す側面図である。

【図１４】本発明に対して検討した技術として、書き込
み制御端子を持たないＥＥＰＲＯＭを示す平面図であ
る。

【図１５】本発明に対して検討した技術として、書き込
み制御端子を持たないＥＥＰＲＯＭを示す内部構成図で
ある。

【図１６】本発明に対して検討した技術として、書き込
み制御端子を持たないＥＥＰＲＯＭへのデータ書き込み
手順を示すフロー図である。

【図１７】本発明に対して検討した技術として、書き込
み制御端子を持たないＥＥＰＲＯＭを搭載したメモリモ
ジュールの要部を示す平面図である。

【図１８】本発明に対して検討した技術として、書き込
み制御端子を有するＥＥＰＲＯＭを示す平面図である。

【図１９】本発明に対して検討した技術として、書き込
み制御端子を有するＥＥＰＲＯＭを示す内部構成図であ
る。

【図２０】本発明に対して検討した技術として、書き込
み制御端子を有するＥＥＰＲＯＭへのデータ書き込み手
順を示すフロー図である。

【図２１】本発明に対して検討した技術として、書き込
み制御端子を有するＥＥＰＲＯＭを搭載したメモリモジ
ュールの要部を示す平面図である。

【符号の説明】

１，１ａ〜１ｅメモリモジュール基板（プリント基
板）２，２ｄＥＥＰＲＯＭ（不揮発性メモリ）３プルアップ抵抗４，４ｅメモリデバイス５チップコンデンサ６書き込み制御端子７配線８，８ａ〜８ｃパッド（導電性端子）９メモリモジュール端子（外部接続端子）１０配線１１メモリマトリックス１２スタート／ストップロジック１３コントローラロジック１４スレーブアドレスコンパレータ１５ワードアドレスカウンタ１６メモリコントローラ１７データレジスタ１８切り欠き１９測定治具台２０ばね２１測定治具２２金属針２３金属針２４金属針２５配線２６メモリテスタ２７搭載パッド２８スルーホールランド２９カバー

───────────────────────────────────────────────────── フロントページの続き (72)発明者佐藤朝彦埼玉県入間郡毛呂山町大字旭台15番地日立東部セミコンダクタ株式会社内

Claims

【特許請求の範囲】

【請求項１】プリント基板上に、少なくとも、書き込
み制御端子を有しデータ入出力がシリアル形式の不揮発
性メモリを搭載したメモリモジュールであって、前記プ
リント基板上に、前記不揮発性メモリの前記書き込み制
御端子を外部から電気的に制御可能とし、かつ前記書き
込み制御端子に電気的に接続された導電性端子を有し、
前記導電性端子が電源に接続されていることを特徴とす
るメモリモジュール。
【請求項２】請求項１記載のメモリモジュールであっ
て、前記不揮発性メモリはＥＥＰＲＯＭであることを特
徴とするメモリモジュール。
【請求項３】請求項１記載のメモリモジュールであっ
て、前記導電性端子は、前記電源にプルアップ抵抗を介
して接続されていることを特徴とするメモリモジュー
ル。
【請求項４】請求項１記載のメモリモジュールであっ
て、前記導電性端子は、前記プリント基板の位置合わせ
マークを兼ねていることを特徴とするメモリモジュー
ル。
【請求項５】請求項１記載のメモリモジュールであっ
て、前記導電性端子は、前記不揮発性メモリの搭載パッ
ドを兼ねていることを特徴とするメモリモジュール。
【請求項６】請求項１記載のメモリモジュールであっ
て、前記導電性端子は、前記メモリモジュールの外部接
続端子と同一列に配列されていることを特徴とするメモ
リモジュール。
【請求項７】請求項３記載のメモリモジュールであっ
て、前記プルアップ抵抗は、前記不揮発性メモリととも
に前記プリント基板上に搭載されていることを特徴とす
るメモリモジュール。
【請求項８】請求項３記載のメモリモジュールであっ
て、前記プルアップ抵抗は、前記不揮発性メモリの内部
に作り込まれていることを特徴とするメモリモジュー
ル。
【請求項９】少なくとも、書き込み制御端子を有しデ
ータ入出力がシリアル形式の不揮発性メモリを搭載する
プリント基板であって、前記プリント基板上に、前記不
揮発性メモリの前記書き込み制御端子を外部から電気的
に制御可能とし、かつ前記書き込み制御端子に電気的に
接続された導電性端子を有し、前記導電性端子が電源に
接続されていることを特徴とするプリント基板。
【請求項１０】請求項９記載のプリント基板であっ
て、前記不揮発性メモリはＥＥＰＲＯＭであることを特
徴とするプリント基板。
【請求項１１】請求項９記載のプリント基板であっ
て、前記導電性端子は、前記電源にプルアップ抵抗を介
して接続されていることを特徴とするプリント基板。
【請求項１２】請求項９記載のプリント基板であっ
て、前記導電性端子は、前記プリント基板の位置合わせ
マークを兼ねていることを特徴とするプリント基板。
【請求項１３】請求項９記載のプリント基板であっ
て、前記導電性端子は、前記不揮発性メモリの搭載パッ
ドを兼ねていることを特徴とするプリント基板。
【請求項１４】請求項９記載のプリント基板であっ
て、前記導電性端子は、前記プリント基板の外部接続端
子と同一列に配列されていることを特徴とするプリント
基板。