JP2014013252A

JP2014013252A - 回路板の検査方法、回路板の検査装置

Info

Publication number: JP2014013252A
Application number: JP2013189511A
Authority: JP
Inventors: Shigeru Okuno; 茂奥野; Kenji Sasaoka; 賢司笹岡; Junichi Kurokawa; 順一黒川
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2013-09-12
Filing date: 2013-09-12
Publication date: 2014-01-23
Anticipated expiration: 2029-07-09
Also published as: JP5855616B2

Abstract

【課題】ＩＣが有するシリアル通信機能を利用してＩＣの接続検査を簡明化すること。
【解決手段】クロックがクロック入力端子に、クロックに同期する所定シリアルデータがシリアルデータ入出力端子にそれぞれ入力されるに従い、シリアルデータ入出力端子からの認知信号を出力するＩＣが２つ実装され（一方がＥＥＰＲＯＭ）、おのおののクロック入力端子、およびおのおののシリアルデータ入出力端子をそれぞれつなげる第１、第２の配線パターンを備えた回路板を対象として、第１、第２の配線パターンに導通して回路板に第１、第２の検査針をそれぞれ突き当て、第１の検査針にクロックを、第２の検査針に第１の所定シリアルデータをそれぞれ供給し、第２の検査針に第１の認知信号が検知できたか判定し、次にクロックを維持して第２の検査針に第２の所定シリアルデータを供給し、第２の検査針に第２の認知信号が検知できたか判定する。書き込み読み出しも試験する。
【選択図】図４

Description

本発明は、配線板にＩＣ部品が実装された回路板を検査するための方法および装置に係り、特に、このＩＣ部品がシリアル通信機能対応のものである場合の回路板の検査方法および検査装置に関する。

近年、絶縁板内部に部品が内蔵されたいわゆる部品内蔵配線板が盛んに研究開発されている。これらの配線板では、製造途上で、部品が備わった状態の配線板として検査を要し、この検査には、部品と配線パターンとの接続における断線や短絡不良の検知が含まれる。

部品と配線パターンとの接続状態を調べる検査は、部品端子が接続、実装されたランドと同じノードであるパターンが、表層パターンとして現れている配線板設計では、その表層パターンを利用して行うことができる。つまり、最終的な形態に仕上がった配線板を対象に接続状態の検査を実施できる。

しかしながら、そのような場合であっても、部品が２端子の例えば抵抗、コンデンサ、インダクタなどの場合に比較すると、端子がそれ以上に相当に多い集積回路素子（ＩＣ）の場合は、その実装における断線や短絡不良の検査は簡単ではない。その理由のひとつは、ＩＣによりまた端子間により、その間の特性は様々であり、抵抗、コンデンサ、インダクタのように単にインピーダンスを測定して実装における断線や短絡不良を検知できるわけではないという事情がある。

なお、部品を備えた配線板の電気的接続状態の検査の方法に言及がある公知文献には、例えば、下記特許文献１ないし３のものがある。これらのいずれも本願で着目するような視点については何らの記載もない。

特開２００３−１９７８４９号公報特開２００５−５６９２号公報特開２００６−３４４８４７号公報

本発明は、配線板にＩＣ部品が実装された回路板を検査するための方法および装置において、該ＩＣ部品が有するシリアル通信機能を利用してＩＣ部品の接続検査を簡明化することが可能な回路板の検査方法および検査装置を提供することを目的とする。

上記の課題を解決するため、本発明の一態様である、回路板の検査方法は、第１のクロック入力端子と第１のシリアルデータ入出力端子とを有し、所定周波数のクロックが前記第１のクロック入力端子に、該所定周波数のクロックに同期する第１の所定シリアルデータが前記第１のシリアルデータ入出力端子にそれぞれ入力されるに従い、前記第１のシリアルデータ入出力端子から第１の認知信号を出力する第１のＩＣと、第２のクロック入力端子と第２のシリアルデータ入出力端子とを有し、前記所定周波数のクロックが前記第２のクロック入力端子に、該所定周波数のクロックに同期する、前記第１の所定シリアルデータとは異なる第２の所定シリアルデータが前記第２のシリアルデータ入出力端子にそれぞれ入力されるに従い、前記第２のシリアルデータ入出力端子から第２の認知信号を出力する第２のＩＣであるＥＥＰＲＯＭとが実装され、前記第１のクロック入力端子と前記第２のクロック入力端子とを電気的につなげる第１の配線パターンと、前記第１のシリアルデータ入出力端子と前記第２のシリアルデータ入出力端子とを電気的につなげる第２の配線パターンとを備えた回路板を対象とする検査方法であって、前記第１の配線パターンに導通して前記回路板に第１の検査針を突き当てるとともに前記第２の配線パターンに導通して前記回路板に第２の検査針を突き当て、前記第１の検査針に前記所定周波数のクロックを供給し同時に前記第２の検査針に前記第１の所定シリアルデータを供給し、前記第２の検査針に前記第１の認知信号が検知できたか否かを判定し、前記第１の検査針に前記所定周波数のクロックを供給し同時に前記第２の検査針に前記第２の所定シリアルデータを供給し、前記第２の検査針に前記第２の認知信号が検知できたか否かを判定し、前記第２の認知信号が検知できたあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２のＩＣを書き込みモードに指定しかつ該第２のＩＣに書き込むための試験データを含む第１の検査データを供給し、前記第１の検査データを前記第２の検査針に供給したあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２の所定シリアルデータを含みかつ前記第２のＩＣを読み出しモードに指定する第２の検査データを供給し、前記第２の検査データを前記第２の検査針に供給したあと、該第２の検査針に前記試験データが検知できたか否かを判定し、前記試験データが検知できたあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２のＩＣを書き込みモードに指定しかつ該第２のＩＣに書き込まれた前記試験データを消去して上書きするための消去データを含む第３の検査データを供給し、前記第３の検査データを前記第２の検査針に供給したあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２の所定シリアルデータを含みかつ前記第２のＩＣを読み出しモードに指定する第４の検査データを供給し、前記第４の検査データを前記第２の検査針に供給したあと、該第２の検査針に前記消去データが検知できたか否かを判定することを特徴とする。

すなわち、この検査方法では、上記所定の第１、第２のＩＣが実装されており、さらに上記所定の第１、第２の配線パターンを備えた回路板を検査の対象とする。第１、第２のＩＣはそれぞれ、クロック入力端子とシリアルデータ入出力端子とを有し、所定周波数のクロックがクロック入力端子に、該所定周波数のクロックに同期する所定シリアルデータがシリアルデータ入出力端子にそれぞれ入力されるに従い、シリアルデータ入出力端子から認知信号を出力するように構成されている。このようなＩＣの例としては、例えば、いわゆるＩ^２Ｃ（inter-integrated circuit）に対応したＩＣが挙げられる。Ｉ^２Ｃとは、フィリップス社により提唱されたＩＣ間のシリアル通信の方式（プロトコル）である。

検査対象の回路板には、２つ（以上）の、上記機能具備のＩＣが実装されており、第１、第２の配線パターンにより、ＩＣにつながるクロック用の線路およびシリアルデータ用の線路はそれぞれＩＣ間で共用化されている。そこで、第１の配線パターンに導通して回路板に第１の検査針を突き当てるとともに第２の配線パターンに導通して回路板に第２の検査針を突き当てることから検査を始める。

次に、第１の検査針に所定周波数のクロックを供給し同時に第２の検査針に第１の所定シリアルデータを供給し、第２の検査針に第１の認知信号が検知できたか否かを判定する。これにより、第１のＩＣのクロック入力端子およびシリアルデータ入出力端子に関する接続検査がなされたことになる。さらに次に、第１の検査針に所定周波数のクロックを供給し同時に第２の検査針に第２の所定シリアルデータを供給し、第２の検査針に第２の認知信号が検知できたか否かを判定する。これにより、第２のＩＣのクロック入力端子およびシリアルデータ入出力端子に関する接続検査がなされたことになる。

回路板に３つ以上の、上記機能具備のＩＣが実装されている場合も同様である。この検査方法は、ＩＣ部品が有するシリアル通信機能を利用しているので、検査針の突き当て位置の変更や、回路板におけるパターン分離などによる構成の複雑化を招かずに、複数のＩＣ部品の接続検査を簡明化することが可能である。

また、本発明の別の態様である、回路板の検査装置は、第１のクロック入力端子と第１のシリアルデータ入出力端子とを有し、所定周波数のクロックが前記第１のクロック入力端子に、該所定周波数のクロックに同期する第１の所定シリアルデータが前記第１のシリアルデータ入出力端子にそれぞれ入力されるに従い、前記第１のシリアルデータ入出力端子から第１の認知信号を出力する第１のＩＣと、第２のクロック入力端子と第２のシリアルデータ入出力端子とを有し、前記所定周波数のクロックが前記第２のクロック入力端子に、該所定周波数のクロックに同期する、前記第１の所定シリアルデータとは異なる第２の所定シリアルデータが前記第２のシリアルデータ入出力端子にそれぞれ入力されるに従い、前記第２のシリアルデータ入出力端子から第２の認知信号を出力する第２のＩＣであるＥＥＰＲＯＭとが実装され、前記第１のクロック入力端子と前記第２のクロック入力端子とを電気的につなげる第１の配線パターンと、前記第１のシリアルデータ入出力端子と前記第２のシリアルデータ入出力端子とを電気的につなげる第２の配線パターンとを備えた回路板を対象とする検査装置であって、前記第１の配線パターンに導通して前記回路板に第１の検査針を突き当てかつ前記第２の配線パターンに導通して前記回路板に第２の検査針を突き当てるプローブ部と、前記第１の検査針に前記所定周波数のクロックを供給し同時に前記第２の検査針に前記第１の所定シリアルデータを供給すべく信号を発生する第１の信号発生部と、前記第２の検査針に前記第１の認知信号が検知できたか否かを判定する第１の判定部と、前記第１の検査針に前記所定周波数のクロックを供給し同時に前記第２の検査針に前記第２の所定シリアルデータを供給すべく信号を発生する第２の信号発生部と、前記第２の検査針に前記第２の認知信号が検知できたか否かを判定する第２の判定部と、前記第２の認知信号が検知できたあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２のＩＣを書き込みモードに指定しかつ該第２のＩＣに書き込むための試験データを含む第１の検査データを供給すべく信号を発生する第３の信号発生部と、前記第１の検査データを前記第２の検査針に供給したあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２の所定シリアルデータを含みかつ前記第２のＩＣを読み出しモードに指定する第２の検査データを供給すべく信号を発生する第４の信号発生部と、前記第２の検査データを前記第２の検査針に供給したあと、該第２の検査針に前記試験データが検知できたか否かを判定する第３の判定部と、前記試験データが検知できたあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２のＩＣを書き込みモードに指定しかつ該第２のＩＣに書き込まれた前記試験データを消去して上書きするための消去データを含む第３の検査データを供給すべく信号を発生する第５の信号発生部と、前記第３の検査データを前記第２の検査針に供給したあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２の所定シリアルデータを含みかつ前記第２のＩＣを読み出しモードに指定する第４の検査データを供給すべく信号を発生する第６の信号発生部と、前記第４の検査データを前記第２の検査針に供給したあと、該第２の検査針に前記消去データが検知できたか否かを判定する第４の判定部とを具備することを特徴とする。

この検査装置は、上記の検査方法を実施するための装置であり、よって、上記所定の第１、第２のＩＣが実装されており、さらに上記所定の第１、第２の配線パターンを備えた回路板を検査の対象とする。

上記の検査方法を実施するため、まず、第１の配線パターンに導通して回路板に第１の検査針を突き当てかつ第２の配線パターンに導通して回路板に第２の検査針を突き当てるプローブ部を有する。

さらに、第１の検査針に所定周波数のクロックを供給し同時に第２の検査針に第１の所定シリアルデータを供給すべく信号を発生する第１の信号発生部と、第２の検査針に第１の認知信号が検知できたか否かを判定する第１の判定部とを具備する。これにより、第１のＩＣのクロック入力端子およびシリアルデータ入出力端子に関する接続検査がなされ得る。

さらに、第１の検査針に所定周波数のクロックを供給し同時に第２の検査針に第２の所定シリアルデータを供給すべく信号を発生する第２の信号発生部と、第２の検査針に第２の認知信号が検知できたか否かを判定する第２の信号発生部とを具備する。これにより、第２のＩＣのクロック入力端子およびシリアルデータ入出力端子に関する接続検査がなされ得る。

この検査装置を用いれば、ＩＣ部品が有するシリアル通信機能を利用するので、検査針の突き当て位置の変更や、回路板におけるパターン分離などによる構成の複雑化を招かずに、複数のＩＣ部品の接続検査を簡明化することが可能である。

本発明によれば、配線板に実装されたＩＣ部品が有するシリアル通信機能を利用してＩＣ部品の接続検査を簡明化することが可能な回路板の検査方法および検査装置を提供することができる。

本発明の一実施形態である検査方法の検査対象たる回路板の例示的な構成を示す模式的断面図。本発明の一実施形態である検査方法の検査対象たる回路板における、実装されたＩＣ周りのパターンの接続、配置関係を示す例示的な模式図。本発明の一実施形態である検査方法の検査対象たる回路板に実装のＩＣが備えるＩ^２Ｃ（inter-integrated circuit）機能を説明するためのプロトコル図。本発明の一実施形態に係る検査装置の構成を示すブロック図。図４に示した検査装置の動作フローを示す流れ図。スタンバイ電流検査のための検査装置の構成を示すブロック図。本発明の一実施形態である検査方法を実施する態様を示す構成図。本発明の別の実施形態である検査方法を実施する態様を示す構成図。

本発明の実施態様として、前記回路板の前記第１のＩＣが、電流吸い込み端子をさらに有し、かつ、前記所定周波数のクロックが前記第１のクロック入力端子に、該所定周波数のクロックに同期する、前記第１、第２の所定シリアルデータとは異なる第３の所定シリアルデータが前記第１のシリアルデータ入出力端子にそれぞれ入力されるに従い、前記電流吸い込み端子から内部に向かって所定大きさの電流を吸い込むＩＣであり、前記回路板が、前記第１のＩＣの前記電流吸い込み端子に電気的に導通する第３の配線パターンを備えており、前記第３の配線パターンに導通して前記回路板に第３の検査針を突き当て、前記第１の検査針に前記所定周波数のクロックを供給し同時に前記第２の検査針に前記第３の所定シリアルデータを供給し、前記第３の検査針を介して前記所定大きさの電流が検知できたか否かを判定することをさらに行う、とすることができる。

つまり、検査の対象である回路板において、第１のＩＣが電流吸い込み端子をさらに有し、かつ、所定周波数のクロックが第１のクロック入力端子に、該所定周波数のクロックに同期する第３の所定シリアルデータが第１のシリアルデータ入出力端子にそれぞれ入力されるに従い、電流吸い込み端子から内部に向かって所定大きさの電流を吸い込むＩＣとなっている。回路板には、電流吸い込み端子に導通する第３の配線パターンが設けられている。

そこで、第３の配線パターンに導通して回路板に第３の検査針を突き当て、次に、第１の検査針に所定周波数のクロックを供給し同時に第２の検査針に第３の所定シリアルデータを供給し、第３の検査針を介して所定大きさの電流が検知できたか否かを判定する。これにより、第１のＩＣの電流吸い込み端子に関する接続検査がなされたことになる。このように、ＩＣが電流吸い込み端子を有するというような特定の機能を有する場合に、これを利用してこの端子に関する接続検査を簡明に行う。

また、検査装置としての態様としても、上記検査方法に準じて、前記回路板の前記第１のＩＣが、電流吸い込み端子をさらに有し、かつ、前記所定周波数のクロックが前記第１のクロック入力端子に、該所定周波数のクロックに同期する、前記第１、第２の所定シリアルデータとは異なる第３の所定シリアルデータが前記第１のシリアルデータ入出力端子にそれぞれ入力されるに従い、前記電流吸い込み端子から内部に向かって所定大きさの電流を吸い込むＩＣであり、前記回路板が、前記第１のＩＣの前記電流吸い込み端子に電気的に導通する第３の配線パターンを備えており、前記プローブ部が、さらに、前記第３の配線パターンに導通して前記回路板に第３の検査針を突き当て、前記第１の検査針に前記所定周波数のクロックを供給し同時に前記第２の検査針に前記第３の所定シリアルデータを供給すべく信号を発生する第７の信号発生部と、前記第３の検査針を介して前記所定大きさの電流が検知できたか否かを判定する第５の判定部とをさらに具備する、とすることができる。

以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。まず、図１は、本発明の一実施形態である検査方法の検査対象たる回路板の例示的な構成を示す模式的断面図である。検査の対象となる回路板としてその構造は本例に限られるものではないが、ここでは現在利用可能な具体的な構造の例として説明する。この回路板は、ＩＣが少なくとも２つ、内蔵により実装された回路板である。なお、ここで「回路板」とは、何らの部品も実装されていない配線板ではなく、何らかの部品が実装されている（内蔵されている場合も含む）配線板の場合を言い、予定されているすべての部品が実装される前の状態（＝半完成品）の配線板の場合も含む。

この回路板１００は、絶縁層１１、１２、１３、１４、１５（これらで絶縁板を構成）、配線層（配線パターン）２１、２２、２３、２４、２５、２６（＝合計６層）、層間接続体３１、３２、３４、３５、スルーホール導電体３３、ＩＣ４１、４２、はんだ５１、５２、はんだレジスト６１、６２を有する。

ＩＣ４１、４２は、例えばウエハレベル・チップスケールパッケージによる半導体部品であり、それぞれ、半導体チップと、該半導体チップ上に形成されたグリッド状配列の端子４１ａ、４２ａとを少なくとも備えている。端子４１ａ、４２ａは、半導体チップがもともと有する端子パッドから再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子である。ＩＣ４１、４２は、それぞれ、チップ部品と同様の表面実装技術により、内層の配線層２２によるランドパターン２２ａにはんだ５１、５２を介して実装されている。

配線層２１、２６は、回路板としての両主面上の配線層であり、その上に各種の部品（不図示）が実装され得る。このような実装のため配線層２１、２６は部品実装用のランドを含み、このほかに、ＩＣ４１、４２の接続状態を検査するためのランドパターンも有する。ただし、後者のランドパターンについては、部品実装用のランドを流用することで、その目的のみのため設けなくても済む場合もある。これらのランド部分を除いて配線層２１、２６の両主面上には、保護層として機能するはんだレジスト６１、６２が形成されている（厚さはそれぞれ例えば２０μｍ程度）。ランド部分の表層には、耐腐食性の高いＮｉ／Ａｕのめっき層（不図示）を形成するようにしてもよい。

配線層２２、２３、２４、２５は、それぞれ、内層の配線層であり、順に、配線層２１と配線層２２の間に絶縁層１１が、配線層２２と配線層２３の間に絶縁層１２が、配線層２３と配線層２４との間に絶縁層１３が、配線層２４と配線層２５との間に絶縁層１４が、配線層２５と配線層２６との間に絶縁層１５が、それぞれ位置しこれらの配線層２１〜２６を隔てている。各配線層２１〜２６は、例えばそれぞれ厚さ１８μｍの金属（銅）箔のパターンからなっている。

各絶縁層１１〜１５は、絶縁層１３を除き例えばそれぞれ厚さ１００μｍ、絶縁層１３のみ例えば厚さ３００μｍで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層１３は、内蔵されたＩＣ４１、４２に相当する位置部分が開口部となっており、ＩＣ４１、４２を埋設するための空間を提供する。絶縁層１２、１４は、内蔵されたＩＣ４１、４２のための絶縁層１３の上記開口部および絶縁層１３のスルーホール導電体３３内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。

配線層２１と配線層２２とは、それらのパターンの面の間に挟設されかつ絶縁層１１を貫通する層間接続体３１により導通し得る。同様に、配線層２２と配線層２３とは、それらのパターンの面の間に挟設されかつ絶縁層１２を貫通する層間接続体３２により導通し得る。配線層２３と配線層２４とは、絶縁層１３を貫通して設けられたスルーホール導電体３３により導通し得る。配線層２４と配線層２５とは、それらのパターンの面の間に挟設されかつ絶縁層１４を貫通する層間絶縁体３４により導通し得る。配線層２５と配線層２６とは、それらのパターンの面の間に挟設されかつ絶縁層１５を貫通する層間接続体３５により導通し得る。

層間接続体３１、３２、３４、３５は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向（図１の図示で上下の積層方向）に径が変化している。その直径は、太い側で例えば２００μｍである。

以上説明した構造により、ＩＣ４１、４２の各端子４１ａ、４２ａへは（各端子４１ａ、４２ａからは）、配線層２１〜２６による配線パターンや、層間接続体またはスルーホール導電体３１〜３５を介して、必要に応じて任意の別の配線層から（配線層へ）電気的接続が可能である。ＩＣ４１、４２の端子４１ａ、４２ａ間の電気的接続についても、配線層２１〜２６による配線パターンや、層間接続体またはスルーホール導電体３１〜３５を介して必要に応じてなすことができる。

次に、図１に示した回路板におけるＩＣ４１、４２周りのパターンの接続、配置関係について図２を参照して説明する。図２は、本発明の一実施形態である検査方法の検査対象たる回路板における、実装されたＩＣ周りのパターンの接続、配置関係を示す例示的な模式図である。図２において、図１中に示した構成要素と同一または同一相当のもの（ＩＣ４１、４２）には同一符号を付してある。

本実施形態の検査方法の対象たる回路板は、ＩＣ４１、４２として、Ｉ^２Ｃ（inter-integrated circuit）に対応したＩＣが内蔵実装されていることを前提とする。そこで、まず、図３を参照して一般的なＩ^２Ｃについて説明する。図３は、本発明の一実施形態である検査方法の検査対象たる回路板に実装のＩＣが備えるＩ^２Ｃ機能を説明するためのプロトコル図である。

ＩＣにＩ^２Ｃ機能を持たせると、ＩＣ間でシリアルデータ通信を行うことができる。データ通信に必要な相互の接続は、データライン（ＳＤＡ）とクロックライン（ＳＣＬ）の２本のみである。ＳＤＡ上の信号は、ＳＣＬ上のクロックに同期して出力される。相互に接続されたＩＣの中にはマスタとなるＩＣがあり、残りはスレーブである。各スレーブＩＣにはアドレスが７ビットで与えられている。クロックは常にマスタが発生する。

マスタからスレーブへのアドレス指定は、図３（ａ）に示すようなＳＤＡ上の信号フォーマットによりなされる。Ａ６〜Ａ０はいずれかのスレーブを指定するための固有アドレスであり、ＲＷは場合によりＲ（＝読み出し）かＷ（＝書き込み）のいずれか、ＡＣＫ（=acknowledgement）はスレーブＩＣからの認知信号（アクナレジ信号）の返信期間である。

マスタとスレーブ間相互のそのほかのデータのやり取りの場合は、図３（ｂ）に示すようなＳＤＡ上の信号フォーマットによりなされる。Ｄ７〜Ｄ０がデータであり、ＡＣＫは送信先（スレーブかマスタ）のＩＣからの認知信号の返信期間である。

マスタからスレーブへデータを送信の場合の流れは、図３（ｃ）に示すようになる。すなわち、まずマスタから、スレーブアドレス、Ｗの順に出力を行うと、対応するスレーブがＡＣＫを出力する。次に、マスタは、データを出力し、対応するスレーブがＡＣＫを出力する。以下、同様に出力すべきデータの数だけデータ、ＡＣＫの繰り返しを行う。ここで「データ」は、スレーブに対するコマンドや、狭義のデータ（数値）などの場合があり得る。

スレーブからマスタへデータを送信の場合の流れは、図３（ｄ）に示すようになる。すなわち、この場合もまずマスタから、スレーブアドレス、Ｒの順に出力を行うと、対応するスレーブがＡＣＫを出力する。次に、スレーブは、例えばあらかじめ送信されていたコマンドに対応してデータを出力し、これに応じて今度はマスタがＡＣＫを出力する。以下、同様に出力すべきデータの数だけデータ、ＡＣＫの繰り返しを行う。以上のように、Ｉ^２Ｃは、通信の主導権は送受信ともマスタたるＩＣの側がもっている。通信の速度は、１００ｋｂｐｓまたは４００ｋｂｐｓなどが用いられている。

図２に戻り、ＩＣ４１、ＩＣ４２は、いずれもスレーブたるＩＣとして実装されたものである。マスタとして機能するＩＣは、この回路板１００には（少なくともこの段階における回路板１００には）存在しない。

ＩＣ４１は、Ｉ^２Ｃ対応の例えばＥＥＰＲＯＭ（electrical erasable programmable read only memory）である。その端子は、端子１ａ〜１ｅ（図１における端子４１ａに相当）の５端子構成であり、内訳は、グラウンド端子（ＧＮＤ）１ａ、電源端子（ＶＣＣ）１ｂ、ＳＣＬ端子１ｃ、ＳＤＡ端子１ｄ、書き込み禁止端子（ＷＰ）１ｅとなっている。

また、ＩＣ４２は、Ｉ^２Ｃ対応の例えば電流出力ドライバである。その端子は、端子２ａ〜２ｆ（図１における端子４２ａに相当）の６端子構成であり、内訳は、グラウンド端子（ＧＮＤ）２ａ、電源端子（ＶＤＤ）２ｂ、ＳＣＬ端子２ｃ、ＳＤＡ端子２ｄ、電源スイッチ端子（ＳＷ）２ｅ、電流出力端子（ＩＳＩＮＫ）２ｆとなっている。電流出力端子２ｆは、ＩＣ４２の電流出力として、その内部に吸い込む方向に、所定大きさの電流を発生するための端子である。

回路板１００において、ＩＣ４１、ＩＣ４２には、図２に示すように、その端子１ａ〜１ｅおよび端子２ａ〜２ｆ端子に対応して配線パターン３ａ〜３ｇが設けられている。ここで、配線パターン３ｄは、Ｉ^２ＣのためのＳＣＬの共通パターンであり、配線パターン３ｅは、同様にＳＤＡの共通パターンである。

このようなＩＣ４１、ＩＣ４２内蔵の回路板１００において、ＩＣ４１、４２が正常に実装されているかどうかの接続検査を行うという視点に目を移したとき、ＳＣＬ配線パターン３ｄとＳＤＡ配線パターン３ｅとを有効に利用できる。すなわち、これらは複数のＩＣに共通接続のパターンであり、マスタに相当する機能を検査装置に設ければ、配線パターン３ｄ、３ｅを介して検査装置からアドレスを指定し、検査装置がＡＣＫを受け取ることによりＩＣ個別に接続の健全性を確認できる。その際、検査対象のＩＣごとに、検査針の突き当て位置の変更や、回路板１００におけるパターン分離などによる構成の複雑化を招かず、複数のＩＣの接続検査を簡明化できる。

そこで、次に、図４は、本発明の一実施形態に係る検査装置の構成を示すブロック図である。図４においては、検査装置（本体）７０のブロック構成を示すとともに、図２に示したＩＣ周りのパターンに対して検査のため突き当てるべき検査針９ａ〜９ｇ、およびこの検査装置（本体）７０と検査針９ａ〜９ｇとの接続関係をも示している。

図４に示すように、この検査装置（本体）７０は、信号発生部７１、ＡＣＫ判定部７２、電流値判定部７３、検査装置電源部７４、ライトプロテクト設定部７５を有する。信号発生部７１は、クロック発生部７１ａ、スレーブアドレス（またはコマンド）発生部７１ｂを備えている。

クロック発生部７１ａは、ＳＣＬ配線パターン３ｄに突き当てられる検査針９ｄを介して同パターン３ｄに対してクロックを出力することができる。スレーブアドレス（またはコマンド）発生部７１ｂは、ＳＤＡ配線パターン３ｅに突き当てられる検査針９ｅを介して同パターン３ｅに対してスレーブアドレス（またはコマンド）を出力することができる。ＡＣＫ判定部７２は、ＳＤＡ配線パターン３ｅに出力されるＡＣＫ信号を、同パターン３ｅに突き当てられる検査針９ｅを介して検知することができる。電流値判定部７３は、パターン３ｆ（からＩＣ端子２ｆ）に流れる電流を、同パターン３ｆに突き当てられる検査針９ｆを介して検知しその電流値を検出できる。

検査装置電源部７４は、この検査装置（本体）７０の内部電源装置であるとともに、ＧＮＤ配線パターン３ａに突き当てられる検査針９ａによって同パターン３ａの電位と装置内部のＧＮＤ電位とを共通化し、さらに、電源配線パターン３ｂに突き当てられる検査針９ｂを介して同パターン３ｂに電源電位を供給し、かつ、電源配線パターン３ｃに突き当てられる検査針９ｃを介して同パターン３ｃに電源電位を供給することができる。ライトプロテクト設定部７５は、配線パターン３ｇに突き当てられる検査針９ｇを介して同パターン３ｇに、書込み禁止とするか否かの電位を供給することができる。

以下、検査装置７０の動作を図５をも参照して説明する。図５は、図４に示した検査装置の動作フローを示す流れ図である。

まず、回路板１００に対して検査針９ａ〜９ｇをプロービングする（ステップ８１）。これは具体的には図４に示したような、検査針９ａ〜９ｇによる各配線パターン３ａ〜３ｇへの突き当てである。検査針９ａ〜９ｇと検査装置（本体）７０との間は例えばケーブルでつないである。

次に、クロック発生部７１ａによりクロックを、スレーブアドレス発生部７１ｂにより所定シリアルデータとしてのＩＣ４１のアドレスを、それぞれ発生する（ステップ８２）。これにより、ＩＣ４１の接続状態が正常であれば、ＩＣ４１が発したＡＣＫをＡＣＫ判定部７２が受け取ることができる（ステップ８３）。ＡＣＫが十全に受け取れない場合は、ＩＣ４１の接続状態が不良と判定する。この検査は、より厳密には、端子１ａ〜１ｄの４端子に関して接続状態の良否を判定していることになる。ＩＣ４１の電源グラウンド端子１ａ、１ｂの接続が不良の場合も、ＡＣＫが正常には発生しないからである。

なお、端子１ｅに関して接続状態の良否を判定するには、このあと別途対応できる（図４、図５で不図示、省略）。すなわち、ライトプロテクト設定部７５からライトプロテクトを行った場合と行わない場合とで実際にプロテクトがなされたかどうかを、ＳＣＬ、ＳＤＡを使ったＩＣ４１へのデータの書き込み、読み出しで確認できる。

また、このＩＣ４１についての接続検査を展開、進歩させて、さらにＩＣ４１の機能検査を行うこともできる（図５では省略）。すなわち、このＩＣ４１はＥＥＰＲＯＭなので、上記の接続検査に続いて、ＳＣＬ、ＳＤＡを使ったＩＣ４１へのデータの書き込み、読み出しを行い、両データの比較を行えば、その一致を見ることでその書き込み、読み出し両機能の検査ができる。なお、検査用のデータは一般に検査後消去する必要があるので、最後に、消去データの書き込みおよびその読み出し、さらにその一致を確認する。

図５に戻り、次に、クロック発生部７１ａによりクロックを、スレーブアドレス発生部７１ｂにより所定シリアルデータとしてのＩＣ４２のアドレスを、それぞれ発生する（ステップ８４）。これにより、ＩＣ４２の接続状態が正常であれば、ＩＣ４２が発したＡＣＫをＡＣＫ判定部７２が受け取ることができる（ステップ８５）。ＡＣＫが十全に受け取れない場合は、ＩＣ４２の接続状態が不良と判定する。この検査は、より厳密には、端子２ａ〜２ｄの４端子に関して接続状態の良否を判定していることになる。ＩＣ４２の電源グラウンド各端子２ａ、２ｂの接続が不良の場合も、ＡＣＫが正常には発生しないからである。

なお、電源スイッチ端子２ｅの接続状態の良否を判定するには、このあと別途対応できる（図５で不図示、省略）。すなわち、このＩＣ４２の場合、電源スイッチ端子２ｅが接続不良（オープン）の場合、電流出力端子２ｆから電流が正常には出力されない内部構成になっているので、以下説明のステップ８６、８７での検査で代用することができる。

そこで、次に、クロック発生部７１ａによりクロックを、コマンド発生部７１ｂにより所定シリアルデータとしてのＩＣ４２へのコマンド（ＩＣ４２が発生すべき出力電流の値に対応するコマンド）を、それぞれ発生する（ステップ８６）。これにより、ＩＣ４２の電流出力端子２ｆの接続状態が正常であれば、パターン３ｆおよび検査針９ｆを介して電流値判定部７３が、上記コマンドに対応する電流を検出することができる（ステップ８７）。検出の電流が上記コマンドに対応しない場合は、ＩＣ４２の電流出力端子２ｆの接続状態が不良（または電源スイッチ端子２ｅの接続状態が不良）と判定する。

なお、このＩＣ４２についての接続検査を展開、進歩させて、さらにＩＣ４２の機能検査を行うこともできる（図５では省略）。すなわち、このＩＣ４２は、電流出力端子２ｄから出力すべき電流値に対応のコマンド（デジタル値）を、ＳＤＡ端子２ｄから入力するように構成されているので、上記の接続検査に続いて、コマンド発生部７１ｂからコマンドをいくつか順に発生させて、その各出力電流値を電流値判定部７３により判定する。これにより、ＩＣ４２の機能検査（電流出力の検査）ができる。

以上により、ＩＣ４１、４２に関する接続の判定が終わる。これにより回路板１００に対する検査針９ａ〜９ｇのプロービングを解除し（ステップ８８）、検査終了である。以上のごとく、この検査装置７０を用いれば、ＩＣ４１、４２が有するシリアル通信機能を利用するので、検査針９ｄ、９ｅの突き当て位置の変更や、回路板１００におけるパターン分離などによる構成の複雑化を招かずに、複数のＩＣ（ＩＣ４１、４２）の接続検査を簡明化することが可能である。

この効果は、回路板１００に３つ以上のＩ^２Ｃ対応のＩＣが実装（内蔵実装）されている場合（すなわち実装がより複雑な場合）はさらに大きくなる。ここで、Ｉ^２Ｃは、高々１ＭＨｚ以下の周波数を使う規格なので、検査装置７０の高速化対応もそこそこで済み、検査針９ａ〜９ｇと検査装置（本体）７０との接続もそれほど高規格の通信ケーブルである必要はない。

なお、より一般的には、図５に示した検査方法に加えて、あらかじめ、回路板１００について、各パターンの開放／短絡の検査を行ってその時点で不良であれば、検査の効率化のためそれ以降の検査は行わず、その回路板１００は不良廃棄の扱いとすることができる。また、回路板１００にＩＣ４１、４２以外に表面実装型受動素子部品が内蔵される場合には、パターンの開放／短絡の検査のあと、その受動素子部品について、接続の検査を行う。そして、これに合格したものについて上記図５の工程による検査を行う。このような順序の検査によれば、検査がより容易な方からなされており、検査の効率は、全体として向上する。

また、ＩＣ部品の検査には、一般的に重要なものとして、内部が静電気などにより破壊されていないかどうかを判定するものがある。これに対応するには、参考まで、図６に示すような検査装置７７０の構成とすればよい。検査原理は、各ＩＣ４１、４２のそれぞれで、各端子（グラウンド端子１ａ、２ａを除く）を電源側の電位（電源装置７７１、７７３による）に固定し、電源、グラウンド間の電流（すなわちスタンバイ電流）を検査装置７７０内に設けた電流計７７２、７７４で測定する。この電流が所定のごく小さな電流値（例えば０．５μＡあるいは０．１μＡ）以下に収まればＩＣ２１、２２に内部の破壊はなく正常と判定する。図６で符号７７５は、スタンバイ電流を測定する対象に応じて切替えるスイッチである。

なお、図６では、ＩＣ４２において、電源スイッチ端子２ｅ、電源端子２ｂに接続の配線パターン３ｃが共通化しているので、電源スイッチ端子２ｅは電源端子２ｂと同電位にしかならない。しかしこのＩＣ４２の場合、スタンバイ電流の測定という意味では、電源スイッチ端子２ｅをグラウンドと同電位にしてこれを測定するほうが正確な測定ができる。このような測定に対応するには、回路板１００の側で、電源スイッチ端子２ｅに接続の配線パターンと、電源端子２ｂに接続の配線パターンとを電気的に別々のパターンにする。回路板１００を実際に使用するときにこれらを電気的に接続する。

次に、図７は、本発明の一実施形態である検査方法を実施する態様を示す構成図である。同図において、すでに説明した図中に登場のものと同一のものには同一符号を付してある。図７では、特に、検査すべき回路板１００と検査装置（本体）７０との間の設けられるべき構成物について説明する。

図示するように、回路板１００にはその上下から板状に構成されたプレス部７０ｂ、７０ｃを当てがって、プレス部７０ｂ、７０ｃ内の所定位置に設けられた検査針が、回路板１００の両主面上の検査ランドに突き当てられるようにする。プレス部７０ｂ、７０ｃは、その本体材料が、例えば、図示上下方向の圧縮力により縮み得る素材からなっている。このようなプローブ部の一部としてのプレス部７０ｂ、７０ｃを用いれば、検査針それぞれに別々に突き当てるよりプロービングは非常に容易になる。プレス部７０ｂ、７０ｃ（の検査針）と検査装置（本体）７０との間には、プローブ部の別の一部としてのケーブル部７０ａを設ける。

次に、図８は、本発明の別の実施形態である検査方法を実施する態様を示す構成図である。同図において、すでに説明した図中に登場のものと同一のものには同一符号を付してある。図８は、特に、検査すべき回路板１００Ａとして多面付けに構成されたものを検査対象とする場合を示している。

回路板１００Ａは、回路板１００のように構成された板が、同一の大型の板上に並んで複数設けられている板（多面付け回路板）である。このような回路板１００Ａは、その後ダイシングにより個片化されそれぞれの回路板となる。同一の大型の板上に並べて製造することで製造効率の向上を図ったものである。

この検査の態様は、このような多面付け回路板１００Ａに対して、一度に、上記述べてきたような検査を行うことを意図している。すなわち、多面付け回路板１００Ａに対応してプレス部７０ｂＡ、７０ｃＡもその全面に対してプロービングが可能な面積とする。ケーブル部７０ａＡは、多面付けの分だけ通信線の数が増加している。検査装置（本体）７０Ａには、上記で述べた検査装置（本体）７０のほかに、対象切替え部７０１を設ける。対象切替え部７０１は、回路板１００Ａ上で検査されるべき個々の部分への（からの）進路選択（すなわち、マルチプレクスおよびデマルチプレクス）を行う。なお、対象切替え部７０１は、プレス部７０ｂＡ、７０ｃＡの側に設けることもできる。この場合、ケーブル部７０ａＡは、通信線の数が図７に示した場合からあまり増加せずに済む。

１ａ，１ｂ，１ｃ，１ｄ，１ｅ，２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ…ＩＣ端子、３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ…配線パターン、９ａ，９ｂ，９ｃ，９ｄ，９ｅ，９ｆ，９ｇ…検査針、１１，１２，１３，１４，１５…絶縁層、２１…配線層（配線パターン）、２２…配線層（配線パターン）、２２ａ…ランドパターン、２３…配線層（配線パターン）、２４…配線層（配線パターン）、２５…配線層（配線パターン）、２６…配線層（配線パターン）、３１，３２，３４，３５…層間接続体（導電性組成物印刷による導電性バンプ）、３３…スルーホール導電体、４１，４２…ＩＣ、４１ａ，４２ａ…ＩＣ端子、５１，５２…はんだ、６１，６２…はんだレジスト、７０…検査装置（本体）、７０Ａ…検査装置（本体；多面付け回路板対応）、７０ａ…ケーブル部（プローブ部の一部）、７０ｂ，７０ｃ…プレス部（プローブ部の一部）、７０ａＡ…ケーブル部（プローブ部の一部；多面付け回路板対応）、７０ｂＡ，７０ｃＡ…プレス部（プローブ部の一部；多面付け回路板対応）、７１…信号発生部、７１ａ…クロック発生部、７１ｂ…スレーブアドレス（またはコマンド）発生部、７２…ＡＣＫ判定部、７３…電流値判定部、７４…検査装置電源部、７５…ライトプロテクト設定部、１００…回路板、１００Ａ…回路板（多面付け）、７０１…対象切替え部、７７０…検査装置、７７１，７７３…検査装置電源部、７７２，７７４…電流計、７７５…スイッチ。

Claims

第１のクロック入力端子と第１のシリアルデータ入出力端子とを有し、所定周波数のクロックが前記第１のクロック入力端子に、該所定周波数のクロックに同期する第１の所定シリアルデータが前記第１のシリアルデータ入出力端子にそれぞれ入力されるに従い、前記第１のシリアルデータ入出力端子から第１の認知信号を出力する第１のＩＣと、第２のクロック入力端子と第２のシリアルデータ入出力端子とを有し、前記所定周波数のクロックが前記第２のクロック入力端子に、該所定周波数のクロックに同期する、前記第１の所定シリアルデータとは異なる第２の所定シリアルデータが前記第２のシリアルデータ入出力端子にそれぞれ入力されるに従い、前記第２のシリアルデータ入出力端子から第２の認知信号を出力する第２のＩＣであるＥＥＰＲＯＭとが実装され、前記第１のクロック入力端子と前記第２のクロック入力端子とを電気的につなげる第１の配線パターンと、前記第１のシリアルデータ入出力端子と前記第２のシリアルデータ入出力端子とを電気的につなげる第２の配線パターンとを備えた回路板を対象とする検査方法であって、
前記第１の配線パターンに導通して前記回路板に第１の検査針を突き当てるとともに前記第２の配線パターンに導通して前記回路板に第２の検査針を突き当て、
前記第１の検査針に前記所定周波数のクロックを供給し同時に前記第２の検査針に前記第１の所定シリアルデータを供給し、
前記第２の検査針に前記第１の認知信号が検知できたか否かを判定し、
前記第１の検査針に前記所定周波数のクロックを供給し同時に前記第２の検査針に前記第２の所定シリアルデータを供給し、
前記第２の検査針に前記第２の認知信号が検知できたか否かを判定し、
前記第２の認知信号が検知できたあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２のＩＣを書き込みモードに指定しかつ該第２のＩＣに書き込むための試験データを含む第１の検査データを供給し、
前記第１の検査データを前記第２の検査針に供給したあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２の所定シリアルデータを含みかつ前記第２のＩＣを読み出しモードに指定する第２の検査データを供給し、
前記第２の検査データを前記第２の検査針に供給したあと、該第２の検査針に前記試験データが検知できたか否かを判定し、
前記試験データが検知できたあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２のＩＣを書き込みモードに指定しかつ該第２のＩＣに書き込まれた前記試験データを消去して上書きするための消去データを含む第３の検査データを供給し、
前記第３の検査データを前記第２の検査針に供給したあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２の所定シリアルデータを含みかつ前記第２のＩＣを読み出しモードに指定する第４の検査データを供給し、
前記第４の検査データを前記第２の検査針に供給したあと、該第２の検査針に前記消去データが検知できたか否かを判定すること
を特徴とする回路板の検査方法。
前記回路板の前記第１のＩＣが、電流吸い込み端子をさらに有し、かつ、前記所定周波数のクロックが前記第１のクロック入力端子に、該所定周波数のクロックに同期する、前記第１、第２の所定シリアルデータとは異なる第３の所定シリアルデータが前記第１のシリアルデータ入出力端子にそれぞれ入力されるに従い、前記電流吸い込み端子から内部に向かって所定大きさの電流を吸い込むＩＣであり、前記回路板が、前記第１のＩＣの前記電流吸い込み端子に電気的に導通する第３の配線パターンを備えており、
前記第３の配線パターンに導通して前記回路板に第３の検査針を突き当て、
前記第１の検査針に前記所定周波数のクロックを供給し同時に前記第２の検査針に前記第３の所定シリアルデータを供給し、
前記第３の検査針を介して前記所定大きさの電流が検知できたか否かを判定すること
をさらに行う請求項１記載の回路板の検査方法。
第１のクロック入力端子と第１のシリアルデータ入出力端子とを有し、所定周波数のクロックが前記第１のクロック入力端子に、該所定周波数のクロックに同期する第１の所定シリアルデータが前記第１のシリアルデータ入出力端子にそれぞれ入力されるに従い、前記第１のシリアルデータ入出力端子から第１の認知信号を出力する第１のＩＣと、第２のクロック入力端子と第２のシリアルデータ入出力端子とを有し、前記所定周波数のクロックが前記第２のクロック入力端子に、該所定周波数のクロックに同期する、前記第１の所定シリアルデータとは異なる第２の所定シリアルデータが前記第２のシリアルデータ入出力端子にそれぞれ入力されるに従い、前記第２のシリアルデータ入出力端子から第２の認知信号を出力する第２のＩＣであるＥＥＰＲＯＭとが実装され、前記第１のクロック入力端子と前記第２のクロック入力端子とを電気的につなげる第１の配線パターンと、前記第１のシリアルデータ入出力端子と前記第２のシリアルデータ入出力端子とを電気的につなげる第２の配線パターンとを備えた回路板を対象とする検査装置であって、
前記第１の配線パターンに導通して前記回路板に第１の検査針を突き当てかつ前記第２の配線パターンに導通して前記回路板に第２の検査針を突き当てるプローブ部と、
前記第１の検査針に前記所定周波数のクロックを供給し同時に前記第２の検査針に前記第１の所定シリアルデータを供給すべく信号を発生する第１の信号発生部と、
前記第２の検査針に前記第１の認知信号が検知できたか否かを判定する第１の判定部と、
前記第１の検査針に前記所定周波数のクロックを供給し同時に前記第２の検査針に前記第２の所定シリアルデータを供給すべく信号を発生する第２の信号発生部と、
前記第２の検査針に前記第２の認知信号が検知できたか否かを判定する第２の判定部と、
前記第２の認知信号が検知できたあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２のＩＣを書き込みモードに指定しかつ該第２のＩＣに書き込むための試験データを含む第１の検査データを供給すべく信号を発生する第３の信号発生部と、
前記第１の検査データを前記第２の検査針に供給したあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２の所定シリアルデータを含みかつ前記第２のＩＣを読み出しモードに指定する第２の検査データを供給すべく信号を発生する第４の信号発生部と、
前記第２の検査データを前記第２の検査針に供給したあと、該第２の検査針に前記試験データが検知できたか否かを判定する第３の判定部と、
前記試験データが検知できたあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２のＩＣを書き込みモードに指定しかつ該第２のＩＣに書き込まれた前記試験データを消去して上書きするための消去データを含む第３の検査データを供給すべく信号を発生する第５の信号発生部と、
前記第３の検査データを前記第２の検査針に供給したあと、前記第１の検査針に前記所定周波数のクロックを供給し、同時に前記第２の検査針に前記第２の所定シリアルデータを含みかつ前記第２のＩＣを読み出しモードに指定する第４の検査データを供給すべく信号を発生する第６の信号発生部と、
前記第４の検査データを前記第２の検査針に供給したあと、該第２の検査針に前記消去データが検知できた否かを判定する第４の判定部と
を具備することを特徴とする回路板の検査装置。
前記回路板の前記第１のＩＣが、電流吸い込み端子をさらに有し、かつ、前記所定周波数のクロックが前記第１のクロック入力端子に、該所定周波数のクロックに同期する、前記第１、第２の所定シリアルデータとは異なる第３の所定シリアルデータが前記第１のシリアルデータ入出力端子にそれぞれ入力されるに従い、前記電流吸い込み端子から内部に向かって所定大きさの電流を吸い込むＩＣであり、前記回路板が、前記第１のＩＣの前記電流吸い込み端子に電気的に導通する第３の配線パターンを備えており、
前記プローブ部が、さらに、前記第３の配線パターンに導通して前記回路板に第３の検査針を突き当て、
前記第１の検査針に前記所定周波数のクロックを供給し同時に前記第２の検査針に前記第３の所定シリアルデータを供給すべく信号を発生する第７の信号発生部と、
前記第３の検査針を介して前記所定大きさの電流が検知できたか否かを判定する第５の判定部と
をさらに具備することを特徴とする請求項３記載の回路板の検査装置。