JP3718015B2 - メモリモジュールおよびプリント基板 - Google Patents
メモリモジュールおよびプリント基板 Download PDFInfo
- Publication number
- JP3718015B2 JP3718015B2 JP30779096A JP30779096A JP3718015B2 JP 3718015 B2 JP3718015 B2 JP 3718015B2 JP 30779096 A JP30779096 A JP 30779096A JP 30779096 A JP30779096 A JP 30779096A JP 3718015 B2 JP3718015 B2 JP 3718015B2
- Authority
- JP
- Japan
- Prior art keywords
- memory module
- eeprom
- terminal
- memory
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリモジュールの基板設計技術に関し、特にデータ入出力がシリアル形式のＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory)などの不揮発性メモリを搭載するメモリモジュールの設計および製造技術に好適なメモリモジュールおよびプリント基板に適用して有効な技術に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータの小型・軽量化は急速に進んでおり、またこれらのパーソナルコンピュータなどに搭載されるＣＰＵ（Central Processing Unit)も多ビットバス化へと高性能化してきており、これに伴い、メモリに対してもシステムバスへの高速・大容量データ転送が実現できる多ビットバス対応モジュールの開発が強く求められている。
【０００３】
そこで、ノート型、デスクトップ型のパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ（Joint Electron Device Engineering Council)統一規格に適合する多ビット化、大容量化、多ピン化を可能とした標準仕様によるビットバス対応のメモリモジュールの開発が進められてきている。
【０００４】
たとえば、このようなメモリモジュールの識別データを提供するための記憶媒体としては、データの入出力がシリアル形式の不揮発性メモリであるＥＥＰＲＯＭを搭載したメモリモジュールが用いられ、このメモリモジュールに搭載されるＥＥＰＲＯＭとしてはＩ2 Ｃ(Inter-Integrated Circuit)インターフェイスの２線式技術を用いたものなどが考えられる。
【０００５】
ここで、本発明者が検討した技術として、図１４および図１５に、ＥＥＰＲＯＭの概略平面図とＥＥＰＲＯＭの内部構成図との一例、図１６に、ＥＥＰＲＯＭへのデータ書き込み方法の一例を示す。
【０００６】
まず、図１４および図１５のＥＥＰＲＯＭの概略平面図と内部構成図とにおいて、２はこのＥＥＰＲＯＭであり、ＳＣＬ端子には基準となるクロック信号を入力し、ＳＤＡ端子を使って書き込み／読み出しの制御をコマンド形式で行い、かつＳＤＡ端子からはデータ入出力も行う。つまり、このＥＥＰＲＯＭ２はＳＣＬ端子とＳＤＡ端子との２線のみの制御でデータの書き込み／読み出しが可能なメモリである。
【０００７】
このＥＥＰＲＯＭ２の動作は、スタート／ストップロジック１２およびコントローラロジック１３により、ＳＣＬ端子からのクロック信号に同期して、ＳＤＡ端子からの信号により書き込み／読み出し時におけるデータ入出力を制御し、スレーブアドレスコンパレータ１４、ワードアドレスカウンタ１５およびメモリコントローラ１６により、ＳＤＡ端子からのアドレスとデータとの信号に基づいてメモリマトリックス１１内の任意のメモリセルを選択し、このメモリセルに対してデータレジスタ１７に格納されているデータの書き込み／読み出しを行うことができる。
【０００８】
次に、図１６のＥＥＰＲＯＭへのデータ書き込み方法においては、まず、書き込み対象となるＥＥＰＲＯＭ２のスレーブアドレスデータをＥＥＰＲＯＭ２に転送するために、ＳＣＬ端子からの基準となるクロック信号にのせてＳＤＡ端子に送り込む（ステップ１６０１）。さらに、データ転送の成功を示すためのアクノリッジという作業後（ステップ１６０２）、データの書き込みを行うアドレス番地をＥＥＰＲＯＭ２に転送するために、同じくＳＤＡ端子に送り込み（ステップ１６０３）、アクノリッジを行う（ステップ１６０４）。
【０００９】
その後、書き込みデータをＳＤＡ端子に送り込み、書き込みが完了するまでステップ１６０１〜１６０４までの処理を繰り返して連続で書き込みを行い、繰り返す毎にアクノリッジを行う（ステップ１６０５，１６０６）。ここで、書き込みが完了したら、アクノリッジを行うことによってデータの書き込みが終了する（ステップ１６０７）。以上のようにして、ＥＥＰＲＯＭ２へのデータの書き込みを実行することができる。なお、アクノリッジは、ＳＤＡ端子の電圧レベルを下げることにより行われる。
【００１０】
【発明が解決しようとする課題】
ところで、前記のようなＥＥＰＲＯＭ２をメモリモジュール基板１に搭載したメモリモジュール（図１７）の技術において、本発明者が検討したところによれば、以下のようなことが考えられる。
【００１１】
すなわち、従来、主流を占めているＥＥＰＲＯＭ２には外部接続端子に書き込み制御端子がないため、ＳＤＡ端子からの制御のみで書き込みが可能になってしまうので、システムにおいて使用される場合には誤ってデータを消去または誤書き込みしてしまう可能性がある。
【００１２】
そこで、図１８および図１９に示すような書き込みを制御できるＷＰ（Write Protect)端子を有したＥＥＰＲＯＭ２を使うことが、データの消去、誤書き込み防止には非常に有用である。この書き込み制御（ＷＰ）端子を有したＥＥＰＲＯＭ２の場合は、図２０に示すようにデータの書き込み開始にあたって、まず書き込み制御（ＷＰ）端子を接地Ｖｓｓレベルにして書き込みを可能にする必要がある（ステップ２００１）。なお、ステップ２００２以降は、前記図１６の書き込み手順と同じである。
【００１３】
この書き込み制御（ＷＰ）端子を有したＥＥＰＲＯＭ２を搭載したメモリモジュールの一部を図２１に示す。図２１において、メモリモジュール基板１には、ＥＥＰＲＯＭ２およびメモリデバイス４が実装され、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６は書き込み制御用の配線７を通じて電源Ｖｃｃに接続され、またメモリモジュール基板１の端部にはメモリモジュール端子９が設けられている。
【００１４】
ここで、このＥＥＰＲＯＭ２に所定のデータを書き込むためには、書き込み制御（ＷＰ）端子６を接地Ｖｓｓレベルにする必要がある。しかし、メモリモジュール基板１上では書き込まれたデータの誤消去防止などのために書き込み制御（ＷＰ）端子６は通常、電源Ｖｃｃに接続されている。これは、このメモリモジュールが使用されるシステムに搭載された場合、書き込み制御（ＷＰ）端子６は電源Ｖｃｃに接続され、ＥＥＰＲＯＭ２が書き込み禁止の状態になることを意味する。
【００１５】
よって、ＥＥＰＲＯＭ２をメモリモジュール基板１に実装後には所定のデータを書き込むことが不可能となり、メモリモジュール基板１に搭載前に所定のデータを書き込んでおく必要がある。または、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６をメモリモジュール端子９のいずれかと接続しておく必要がある。
【００１６】
従って、ＥＥＰＲＯＭ２に所定のデータを書き込んでからメモリモジュール基板１に実装することになり、製造上のコスト増大を招くことが考えられる。また、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６をメモリモジュール端子９に接続した場合は、そのためにメモリモジュールの端子数が増加し、メモリモジュールが大型化してしまい、かつそのメモリモジュールを使用する電子機器、システムにおいて、そのメモリモジュール端子９を電源Ｖｃｃに接続しなくてはならない。
【００１７】
そこで、本発明の目的は、プリント基板上に、少なくとも、書き込み制御端子を有しデータ入出力がシリアル形式のＥＥＰＲＯＭなどの不揮発性メモリを搭載したメモリモジュールにおいて、メモリモジュールの端子数を増大させることなく、書き込み制御端子を有する不揮発性メモリをメモリモジュールのプリント基板に実装後、所定のデータを不揮発性メモリに書き込むことを可能にすることができるメモリモジュールおよびプリント基板を提供することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００２０】
すなわち、本発明のメモリモジュールは、少なくとも、書き込み制御端子を有しデータ入出力がシリアル形式のＥＥＰＲＯＭなどの不揮発性メモリをプリント基板上に搭載したメモリモジュールに適用されるものであり、プリント基板上に、メモリモジュールの外部接続端子とは別に、不揮発性メモリの書き込み制御端子を外部から電気的に制御可能とし、かつ書き込み制御端子に電気的に接続された導電性端子を有し、この導電性端子をプルアップ抵抗を介して電源にプリント基板上で接続しているものである。
【００２１】
この場合に、前記メモリモジュールに設けられる導電性端子を、プリント基板の位置合わせマークと兼ねるようにしたり、不揮発性メモリの搭載パッドと兼ねるようにしたり、またはメモリモジュールの外部接続端子と同一列に配列するようにしたものである。さらに、前記プルアップ抵抗については、不揮発性メモリとともにプリント基板上に搭載するようにしたり、または不揮発性メモリの内部に作り込むようにしたものである。
【００２２】
また、本発明のプリント基板は、少なくとも、書き込み制御端子を有しデータ入出力がシリアル形式のＥＥＰＲＯＭなどの不揮発性メモリを搭載するプリント基板に適用されるものであり、このプリント基板上に、外部接続端子とは別に、不揮発性メモリの書き込み制御端子を外部から電気的に制御可能とし、かつ書き込み制御端子に電気的に接続された導電性端子を有し、この導電性端子をプルアップ抵抗を介して電源にプリント基板上で接続しているものである。
【００２３】
この場合に、前記プリント基板上の導電性端子を、このプリント基板の位置合わせマークと兼ねるようにしたり、不揮発性メモリの搭載パッドと兼ねるようにしたり、またはプリント基板の外部接続端子と同一列に配列するようにしたものである。
【００２４】
よって、前記メモリモジュールまたはプリント基板によれば、プリント基板上に、ＥＥＰＲＯＭなどの不揮発性メモリの書き込み制御端子と電気的に接続された導電性端子を設けることで、メモリモジュールの外部接続端子の端子数を増やすことなく、書き込み制御端子を有する不揮発性メモリをプリント基板に搭載した後においても、この不揮発性メモリに導電性端子の電圧レベルを制御して所定のデータを書き込むことができる。
【００２５】
一方、このメモリモジュールをパーソナルコンピュータ、ワークショップなどの電子機器、システムで使用する場合には、導電性端子がプルアップ抵抗を介して電源に接続されているので、不揮発性メモリは書き込み禁止状態となり、よって書き込まれたデータの誤消去や破壊を防止することができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１であるメモリモジュールを示す平面図、図２は本実施の形態１のメモリモジュールを示す側面図、図３はメモリモジュールの要部を示す平面図、図４はメモリモジュールの製造工程を示すフロー図、図５は選別試験装置を示す概略構成図、図６は本実施の形態１に対応する比較例のメモリモジュールの製造工程を示すフロー図、図７はメモリモジュール基板の製造工程を示すフロー図である。
【００２８】
まず、図１、図２、図３により本実施の形態１のメモリモジュールの構成を説明する。
【００２９】
本実施の形態１のメモリモジュールは、たとえばパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビット化、大容量化、多ピン化によるビットバス対応を可能とし、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリをプリント基板上に搭載したメモリモジュールとされ、メモリモジュール基板１（プリント基板）上に、ＥＥＰＲＯＭ２（不揮発性メモリ）と、プルアップ抵抗３と、複数のメモリデバイス４と、複数のチップコンデンサ５とが実装されて構成されている。
【００３０】
メモリモジュール基板１は、たとえばＪＥＤＥＣ統一規格に適合した標準仕様のプリント基板が用いられ、この主面には、たとえば１個のＥＥＰＲＯＭ２、１個のプルアップ抵抗３、４個のメモリデバイス４、５個のチップコンデンサ５が実装されるそれぞれの搭載パッドとともに、ＥＥＰＲＯＭ２の書き込み制御端子６の搭載パッドに書き込み制御用の配線７を通じて電気的に接続された書き込み制御専用のパッド８（導電性端子）が設けられている。一方、このメモリモジュール基板１の裏面には、たとえば４個のメモリデバイス４、４個のチップコンデンサ５のみが実装されるそれぞれの搭載パッドが設けられている。
【００３１】
また、メモリモジュール基板１の主面に設けられたパッド８は、書き込み制御用の配線７を通じてプルアップ抵抗３の一端が実装される搭載パッドに電気的に接続され、さらにプルアップ抵抗３の他端が実装される搭載パッドは書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続されており、このパッド８を通じてメモリモジュール基板１に実装されるＥＥＰＲＯＭ２へのデータの書き込みを外部から電気的に制御することが可能となっている。
【００３２】
さらに、メモリモジュール基板１には、その主面および裏面の長手方向の一端側に、たとえば１４４ピン、１６８ピンなどのメモリモジュール端子９（外部接続端子）が分割して設けられ、これらのメモリモジュール端子９は配線１０を通じて、ＥＥＰＲＯＭ２、メモリデバイス４およびチップコンデンサ５などが実装されるそれぞれの搭載パッドに電気的に接続されている。なお、図３においては、明瞭にするためにＥＥＰＲＯＭ２が実装される搭載パッドとメモリモジュール端子９とを接続する一部の配線１０のみを図示している。
【００３３】
ＥＥＰＲＯＭ２は、電気的に消去、書き込み可能な読み出し専用の不揮発性メモリであり、メモリモジュールの機能を設定する所定のデータがメモリモジュール基板１への実装後に書き込み可能となっており、たとえば前記図１８に示したように８ピンのＱＦＰなどの表面実装型パッケージとされ、デバイスアドレスを指定するＡ０〜Ａ２端子、基準となるクロック信号を入力するＳＣＬ端子、書き込み／読み出しの制御をコマンド形式で行い、かつデータ入出力を行うＳＤＡ端子、書き込みを制御する書き込み制御（ＷＰ）端子６、電源を印加するＶｃｃ端子、接地に落とすＶｓｓ端子による外部接続端子が設けられ、ＷＰ端子６の電圧レベルを制御することにより書き込みが制御されるようになっている。
【００３４】
また、このＥＥＰＲＯＭ２は、たとえば前記図１９に示したように、データを記憶する複数のメモリセルによるメモリマトリックス１１と、クロック信号に同期して、書き込み／読み出し時におけるデータ入出力、書き込みなどを制御するスタート／ストップロジック１２およびコントローラロジック１３と、アドレスを指定してメモリマトリックス１１内の任意のメモリセルを選択するスレーブアドレスコンパレータ１４、ワードアドレスカウンタ１５およびメモリコントローラ１６と、データを一時的に格納するデータレジスタ１７などの機能ブロックから構成されている。
【００３５】
すなわち、このＥＥＰＲＯＭ２において、メモリマトリックス１１は、格子状に配列された複数のメモリセルからなり、それぞれのメモリセルにデータを記憶する。スタート／ストップロジック１２は、データの書き込み／読み出しの開始および終了コマンドの検出を行う。コントローラロジック１３は、ＥＥＰＲＯＭ２の内部回路の全体的な制御を行っており、各種命令に対するフローの発生、入出力の制御を行う。
【００３６】
スレーブアドレスコンパレータ１４は、スレーブアドレスのラッチを行い、すなわち入力されたスレーブアドレスとデバイス自身に割り当てられているスレーブアドレスとを比較し、また書き込み命令か、読み出し命令かをデコードしている。ワードアドレスカウンタ１５は、アドレスに対するデータの割り当てを行い、また書き込み時は一度、データをストアしてから書き込みを開始するため、その制御を行う。
【００３７】
メモリコントローラ１６は、アドレスデコーダ、データデコーダ、ＨＶ（High Voltage）ジェネレータおよびタイミングコントローラなどからなり、ＨＶジェネレータは電源電圧を昇圧してメモリセルへの書き込み電圧を発生するＤＣ（Direct Current）−ＤＣコンバータである。データレジスタ１７は、入力データのラッチ、入力データおよび出力データのシリアル／パラレルとパラレル／シリアル変換、一時的なストアを行うシフトレジスタである。
【００３８】
このＥＥＰＲＯＭ２における基本動作は、スタート／ストップロジック１２により、データの書き込み／読み出しの開始および終了コマンドの検出を行い、ＳＣＬ端子からのクロック信号に同期して、各種命令に対するフローの発生、入出力の制御を行うコントローラロジック１３により、ＥＥＰＲＯＭ２の内部回路の全体的な制御が行われている。
【００３９】
まず、ＳＤＡ端子から入力されるスレーブアドレス信号がデバイス自身に割り当てられているスレーブアドレスと同一か否かをスレーブアドレスコンパレータ１４で検出し、同一であればそれ以降の命令を実行し、データの書き込みなのか、読み出しなのかを判定する。なお、メモリデバイス４のデバイスアドレスはＡ０〜Ａ２端子からのデバイスアドレス信号により指定される。
【００４０】
この判定の結果、書き込みの場合には、ＳＤＡ端子から書き込みアドレスと書き込みデータとの信号が入力され、ワードアドレスカウンタ１５で書き込みアドレスが制御され、データレジスタ１７で書き込みデータをラッチして入力のシリアルデータからパラレルデータにデータ変換を行い、メモリコントローラ１６の制御を受けて、メモリマトリックス１１内の任意のメモリセルに所定のデータを書き込むことができる。
【００４１】
一方、読み出しの場合には、ＳＤＡ端子から読み出しアドレスの信号が入力され、ワードアドレスカウンタ１５で読み出しアドレスが制御され、メモリコントローラ１６の制御を受けて、メモリマトリックス１１内の任意のメモリセルから所定のデータを読み出し、データレジスタ１７でデータをラッチしてパラレルデータから出力のシリアルデータにデータ変換を行い、ＳＤＡ端子から所定のデータを読み出すことができる。
【００４２】
特に、このＥＥＰＲＯＭ２に対する書き込みは、このＥＥＰＲＯＭ２をメモリモジュール基板１に実装した後においても書き込み制御（ＷＰ）端子６の電圧レベルを制御することで禁止または可能となり、すなわちＷＰ端子６を接地Ｖｓｓに接続することで書き込みが可能となり、一方、ＷＰ端子６を電源Ｖｃｃに電気的に接続することで書き込みが禁止されるようになっている。
【００４３】
プルアップ抵抗３は、たとえば２〜１０ＫΩなどの数ＫΩの抵抗値による抵抗が用いられ、このプルアップ抵抗３の一端はメモリモジュール基板１上において書き込み制御用の配線７を通じてパッド８に電気的に接続され、他方は書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続され、このプルアップ抵抗３によって通常の使用状態におけるパッド８の電圧レベルが高くなっている。
【００４４】
メモリデバイス４は、たとえば２４ピン、３２ピンなどのＱＦＰなどの表面実装型パッケージとされ、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＤＲＡＭ（Synchronous DRAM）、ＳＧＲＡＭ（Synchronous Graphics RAM）などのメモリが用いられ、これらのメモリデバイス４の数量およびそれぞれの容量によってメモリモジュールとしての記憶容量が決定されている。
【００４５】
チップコンデンサ５は、メモリモジュールのノイズ対策用にＥＥＰＲＯＭ２およびメモリデバイス４の近傍に配置されており、たとえば負荷変動、ノイズリプルの発生を防ぐため、さらに他の回路への影響を防止するために接地Ｖｓｓラインの配線に電気的に接続されている。
【００４６】
以上のように構成されるメモリモジュールは、このメモリモジュール基板１のメモリモジュール端子９が、たとえばパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのモジュール実装ソケットへの挿入によって電気的に接続され、これらの電子機器、システムなどの拡張メモリとして用いられるようになっている。なお、このメモリモジュールにおいては、たとえば3.３Ｖ、５Ｖなどの電圧仕様に対応してメモリモジュール基板１の所定の位置に切り欠き１８が設けられている。
【００４７】
次に、本実施の形態１の作用について、始めにメモリモジュールの製造工程を図４のフロー図に基づいて説明する。
【００４８】
このメモリモジュールの製造に先立って、メモリモジュール基板１と、このメモリモジュール基板１に実装するＥＥＰＲＯＭ２、プルアップ抵抗３、メモリデバイス４およびチップコンデンサ５と、製造工程に必要な半田ペーストなどを用意する。なお、メモリモジュール基板１の製造工程については詳細に後述する。
【００４９】
まず、半田印刷工程において、メモリモジュール基板１の実装部品の搭載パッド部分に半田ペーストをスクリーン印刷機を用いて印刷する（ステップ４０１）。そして、部品搭載工程において、実装部品であるＥＥＰＲＯＭ２、プルアップ抵抗３、メモリデバイス４およびチップコンデンサ５をメモリモジュール基板１に搭載する（ステップ４０２）。
【００５０】
さらに、半田リフロー工程において、実装部品が搭載されたメモリモジュール基板１を、たとえば赤外線リフロー半田付け装置を用いて加熱し、再溶融接続によって実装部品のそれぞれの外部接続端子とメモリモジュール基板１の搭載パッドとを半田付けする（ステップ４０３）。
【００５１】
なお、このステップ４０２，４０３による実装部品の搭載から半田リフローの工程は、たとえば両面リフロープロセスで行われるので、まずメモリモジュール基板１の主面をリフロー半田付けし、次いでメモリモジュール基板１を反転した後に、再度、裏面をリフロー半田付けする。
【００５２】
続いて、マーク印刷工程において、メモリモジュールの識別のために、たとえばメモリモジュール基板１の主面に実装された実装部品の表面などに、製品名、製造年月日などを記載したシールを貼り付ける（ステップ４０４）。
【００５３】
その後、選別試験工程において、選別試験装置を用いてメモリモジュールのメモリモジュール端子９と電気的な接触を取り、メモリデバイス４の電気特性試験を行うとともに、本実施の形態１の特徴である書き込み制御専用のパッド８にも電気的に接触させて、ＥＥＰＲＯＭ２への所定のデータの書き込みを行う（ステップ４０５）。この選別試験装置については詳細に後述する。
【００５４】
最後に、メモリモジュールの選別試験およびＥＥＰＲＯＭ２への所定のデータの書き込みが終了した後、このメモリモジュールを製品として梱包箱に梱包して出荷する（ステップ４０６）。
【００５５】
以上のようにして、ＥＥＰＲＯＭ２をメモリモジュール基板１に搭載した後に、メモリモジュールの選別試験と同時に所定のデータをＥＥＰＲＯＭ２に書き込むことができるメモリモジュールを実現することができる。
【００５６】
次に、本発明の特徴である選別試験装置と、それを用いたメモリモジュールの選別試験とＥＥＰＲＯＭ２への所定のデータの書き込み方法とを図５を用いて詳細に説明する。
【００５７】
選別試験装置は、たとえば図５に示すような構成とされ、測定治具台１９の上に設けられた、ばね２０の弾性力を利用してメモリモジュールを挟み込む構造の測定治具２１に、ＥＥＰＲＯＭ２の書き込み制御専用のパッド８に電気的な接続を取る金属針２２と、この金属針２２により押されるメモリモジュール基板１を裏面より支えて金属針２２とパッド８との接触を確実にするための金属針２３と、メモリモジュール端子９のそれぞれと電気的な接続を取る複数の金属針２４とが設けられ、これらの金属針２２，２４は配線２５を通じてメモリテスタ２６に電気的に接続されている。
【００５８】
この選別試験装置を用いて、前記ステップ４０５の電気特性試験は、複数の金属針２４をそれぞれ対応するメモリモジュール端子９に接触させて電気的な接続を取り、メモリテスタ２６から所定のテストデータを入力して、出力される測定データを判定することによって電気特性選別試験を行うことができる。
【００５９】
同時に、ステップ４０５において同じ選別試験装置を用いて、ＥＥＰＲＯＭ２にデータを書き込むためには、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６を接地Ｖｓｓレベルにする必要がある。そこで、ＥＥＰＲＯＭ２の書き込み制御専用のパッド８に金属針２２を接触させて電気的な接続を取り、パッド８を接地Ｖｓｓに接続する。
【００６０】
これにより、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６は接地Ｖｓｓレベルとなり、ワード線およびビット線によるメモリ構成、ＤＲＡＭ、ＳＤＲＡＭ、ＳＧＲＡＭなどのメモリ種別などのメモリモジュールの機能を設定するための所定のデータをＥＥＰＲＯＭ２に書き込むことができる。そして、所定のデータを書き込んだ後には、ＥＥＰＲＯＭ２のパッド８に接続していた金属針２２を切り離す。
【００６１】
このように、図５のような選別試験装置を用いることで、メモリモジュールの選別試験と同時にＥＥＰＲＯＭ２に所定のデータを書き込むことが可能になる。従って、ＥＥＰＲＯＭ２の書き込み制御専用のパッド８はメモリモジュール基板１のなかでメモリモジュール端子９の近傍に設けられることが好ましく、ＥＥＰＲＯＭ２やメモリデバイス４などの実装されていないところに配置することで、選別試験装置用の測定治具も容易な構造で形成することができる。
【００６２】
次に、このメモリモジュールをパーソナルコンピュータ、ワークステーションなどの電子機器、システムで使用する場合には、図３において、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６が数ＫΩのプルアップ抵抗３を介して電源Ｖｃｃに接続され、通常の使用状態においては書き込み禁止状態になるので、ＥＥＰＲＯＭ２に書き込まれたデータが誤って消去されることや、破壊されることがない。
【００６３】
ところで、前記のようなＥＥＰＲＯＭ２の書き込み制御専用のパッド８がない場合は、図６のフロー図に示すようにＥＥＰＲＯＭ２をメモリモジュール基板１に搭載する前に治具などを用いて所定のデータを書き込むことが必要になり（ステップ６０１）、製造コストの増大につながる。なお、ステップ６０２〜６０５，６０７は前記図４と同様であり、またステップ６０６においては電気特性試験による選別試験のみとなる。
【００６４】
また、メモリモジュール基板１にＥＥＰＲＯＭ２の書き込み制御専用のパッド８の代わりをするメモリモジュール端子９を設けることも考えられるが、この場合にはメモリモジュール端子９を余分に持たないといけないので、メモリモジュール基板１が大きくなってしまうことになる。
【００６５】
これに対して、本実施の形態１においては、ＥＥＰＲＯＭ２の書き込み制御専用のパッド８、このパッド８とＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドとを接続する書き込み制御用の配線７を、図７に示すように他の信号の配線１０などと同一の配線工程で形成することができるので、書き込み制御用の配線７を介してＥＥＰＲＯＭ２の書き込み制御専用のパッド８を設けることで、メモリモジュール基板１のコスト増大を招くことはなく、かつメモリモジュール基板１を大きくする必要もない。
【００６６】
ここで、メモリモジュール基板１の製造工程を図７のフロー図に基づいて説明する。
【００６７】
まず、ＣＡＤ設計において、たとえば４層、６層などの多層構造のメモリモジュール基板１の各層について、実装部品の配置に基づいて、部品の搭載パッド２７、メモリモジュール端子９、配線１０、スルーホールランド２８などとともに、本実施の形態１の特徴である書き込み制御専用のパッド８、書き込み制御用の配線７などのパターンを形成するためのフィルムを作成する（ステップ７０１）。
【００６８】
なお、各層のメモリモジュール基板１のフィルムにおいて、実装部品の搭載パッド２７、メモリモジュール端子９のパターンは主面側および裏面側のフィルムのみに形成され、またＥＥＰＲＯＭ２の搭載パッド２７、プルアップ抵抗３の搭載パッド２７、書き込み制御専用のパッド８、書き込み制御用の配線７のパターンは主面側のフィルムのみに形成される。
【００６９】
続いて、配線形成工程において、各層のメモリモジュール基板１のフィルムを用いて、それぞれのメモリモジュール基板１に対して、レジストを塗布してパターンを焼き付け、エッチング処理を行い、多層構造の各層のメモリモジュール基板１を作成する（ステップ７０２）。
【００７０】
さらに、基板張り合わせ工程において、各層のメモリモジュール基板１を最下層から最上層へ順に重ね、位置合わせをして張り合わせる（ステップ７０３）。この際に、多層構造のメモリモジュール基板１においては、各層間に渡って接続されるスルーホールランド２８の高い位置精度が要求される。
【００７１】
そして、張り合わされた多層構造のメモリモジュール基板１に対して、スルーホールランド２８に貫通孔を開孔して電気的に接続し、表面処理した後に、さらにメモリモジュール端子９をめっき処理し、最後にメモリモジュール基板１の外形を加工する（ステップ７０４）。この外形加工は、たとえば電圧仕様に対応して切り欠き１８の位置が異なっている。
【００７２】
以上のようにして、ＥＥＰＲＯＭ２と複数のメモリデバイス４などが実装可能とされ、かつＥＥＰＲＯＭ２を搭載した後に、メモリモジュール端子９を介したメモリモジュールの選別試験と、書き込み制御専用のパッド８を介したＥＥＰＲＯＭ２への所定のデータの書き込み制御が可能なメモリモジュール基板１を完成させることができる（ステップ７０５）。
【００７３】
なお、このメモリモジュール基板１には、たとえばガラス基材エポキシ樹脂の銅張板などが用いられ、よって実装部品の搭載パッド２７、配線１０、スルーホールランド２８、パッド８および配線７などは銅（Ｃｕ）などの薄膜からなり、またメモリモジュール端子９は銅（Ｃｕ）などの薄膜を下地にして、その表面にたとえばニッケル（Ｎｉ）および金（Ａｕ）などのめっき処理が施されている。
【００７４】
従って、本実施の形態１のメモリモジュールによれば、メモリモジュール基板１の主面に、メモリモジュール端子９とは別に、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッド２７に書き込み制御用の配線７を通じて電気的に接続された書き込み制御専用のパッド８が設けられていることにより、メモリモジュール端子９の端子数を増やすことなく、ＥＥＰＲＯＭ２をメモリモジュール基板１に搭載した後においても、パッド８を接地ＶｓｓレベルにしてＥＥＰＲＯＭ２に所定のデータを書き込むことができる。
【００７５】
一方、パーソナルコンピュータ、ワークステーションなどの電子機器、システムで使用する場合にも、パッド８はプルアップ抵抗３を介して電源Ｖｃｃに書き込み制御用の配線７を通じて接続されているので、ＥＥＰＲＯＭ２に書き込まれたデータが誤って消去されたり、破壊されることがない。
【００７６】
また、ＥＥＰＲＯＭ２の書き込み制御専用のパッド８を設けることで、このパッド８や書き込み制御用の配線７を他の搭載パッド２７や信号の配線１０などと同一の配線工程で形成することができるので、メモリモジュール基板１のコスト増大を招くことはなく、かつメモリモジュール基板１を大きくする必要もない。
【００７７】
（実施の形態２）
図８は本発明の実施の形態２であるメモリモジュールの要部を示す平面図である。
【００７８】
本実施の形態２のメモリモジュールは、前記実施の形態１と同様にパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビット化、大容量化、多ピン化によるビットバス対応を可能とし、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリをプリント基板上に搭載したメモリモジュールとされ、前記実施の形態１との相違点は、不揮発性メモリの書き込み制御専用の導電性端子の代わりに、メモリモジュールに設けられる導電性端子をプリント基板の位置合わせマークと兼ねるようにした点である。他は、前記実施の形態１と同様であり、図８において同一の符号を付している。
【００７９】
すなわち、本実施の形態２におけるメモリモジュール基板１ａ（プリント基板）には、図８に示すように、前記実施の形態１と同様のＥＥＰＲＯＭ２（不揮発性メモリ）、プルアップ抵抗３、メモリデバイス４およびチップコンデンサ５が実装されるそれぞれの搭載パッドとともに、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドに書き込み制御用の配線７を通じて電気的に接続され、メモリモジュール基板１ａの位置合わせマークを兼ねたＥＥＰＲＯＭ２の書き込み制御用のパッド８ａ（導電性端子）が設けられている。
【００８０】
また、このメモリモジュール基板１ａの位置合わせマークを兼ねたＥＥＰＲＯＭ２の書き込み制御用のパッド８ａは、書き込み制御用の配線７を通じてプルアップ抵抗３の一端が実装される搭載パッドに電気的に接続され、さらにプルアップ抵抗３の他端が実装される搭載パッドは書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続されており、このパッド８ａを通じてメモリモジュール基板１ａに実装されるＥＥＰＲＯＭ２へのデータの書き込みを外部から電気的に制御することが可能となっている。
【００８１】
従って、本実施の形態２のメモリモジュールによれば、メモリモジュール基板１ａの主面に、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドに電気的に接続され、メモリモジュール基板１ａの位置合わせマークを兼ねたＥＥＰＲＯＭ２の書き込み制御用のパッド８ａが設けられていることにより、前記実施の形態１と同様に、ＥＥＰＲＯＭ２をメモリモジュール基板１ａに搭載した後においてもＥＥＰＲＯＭ２に所定のデータを書き込むことができ、一方、電子機器、システムで使用する場合にはＥＥＰＲＯＭ２に書き込まれたデータが誤って消去されたり、破壊されることがなく、またこのパッド８ａや配線７を他の搭載パッドや信号の配線１０などと同一の配線工程で形成することができるので、メモリモジュール基板１ａのコスト増大を招くことはなく、かつメモリモジュール基板１ａを大きくする必要もない。
【００８２】
特に、本実施の形態２においては、メモリモジュールの位置合わせマークをＥＥＰＲＯＭ２の書き込み制御用のパッド８ａとして用いることで、わざわざ書き込み制御専用のパッドを設けることなく、前記実施の形態１のＥＥＰＲＯＭ２の書き込み制御専用のパッド８を設けた場合と同様のメモリモジュールを実現することができるので、コスト的およびスペース的な面においてさらなる効果が期待できる。
【００８３】
（実施の形態３）
図９は本発明の実施の形態３であるメモリモジュールの要部を示す平面図である。
【００８４】
本実施の形態３のメモリモジュールは、前記実施の形態１と同様にパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビット化、大容量化、多ピン化によるビットバス対応を可能とし、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリをプリント基板上に搭載したメモリモジュールとされ、前記実施の形態１との相違点は、不揮発性メモリの書き込み制御専用の導電性端子の代わりに、メモリモジュールに設けられる導電性端子を不揮発性メモリの搭載パッドと兼ねるようにした点である。他は、前記実施の形態１と同様であり、図９において同一の符号を付している。
【００８５】
すなわち、本実施の形態３におけるメモリモジュール基板１ｂ（プリント基板）には、図９に示すように、前記実施の形態１と同様のＥＥＰＲＯＭ２（不揮発性メモリ）、プルアップ抵抗３、メモリデバイス４およびチップコンデンサ５が実装されるそれぞれの搭載パッドが設けられ、このうち、ＥＥＰＲＯＭの書き込み制御（ＷＰ）端子６の搭載パッドが、選別試験装置の金属針などを立てて電気的な接続を取ることができるように通常の搭載パッドよりも大きな面積で形成され、ＥＥＰＲＯＭ２のＷＰ端子６の搭載パッドを兼ねたＥＥＰＲＯＭ２の書き込み制御用のパッド８ｂ（導電性端子）として設けられている。
【００８６】
また、このＥＥＰＲＯＭ２のＷＰ端子６の搭載パッドを兼ねたＥＥＰＲＯＭ２の書き込み制御用のパッド８ｂは、書き込み制御用の配線７を通じてプルアップ抵抗３の一端が実装される搭載パッドに電気的に接続され、さらにプルアップ抵抗３の他端が実装される搭載パッドは書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続されており、このパッド８ｂを通じてメモリモジュール基板１ｂに実装されるＥＥＰＲＯＭ２へのデータの書き込みを外部から電気的に制御することが可能となっている。
【００８７】
従って、本実施の形態３のメモリモジュールによれば、メモリモジュール基板１ｂの主面に、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドを兼ねたＥＥＰＲＯＭ２の書き込み制御用のパッド８ｂが設けられていることにより、前記実施の形態１と同様に、ＥＥＰＲＯＭ２をメモリモジュール基板１ｂに搭載した後においてもＥＥＰＲＯＭ２に所定のデータを書き込むことができ、一方、電子機器、システムで使用する場合にはＥＥＰＲＯＭ２に書き込まれたデータが誤って消去されたり、破壊されることがなく、またこのパッド８ｂや配線７を他の搭載パッドや信号の配線などと同一の配線工程で形成することができるので、メモリモジュール基板１ｂのコスト増大を招くことはなく、かつメモリモジュール基板１ｂを大きくする必要もない。
【００８８】
特に、本実施の形態３においては、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドを大きな面積にしてＥＥＰＲＯＭ２の書き込み制御用のパッド８ｂとして用いることで、わざわざ書き込み制御専用のパッドを設けることなく、前記実施の形態１のＥＥＰＲＯＭ２の書き込み制御専用のパッド８を設けた場合と同様のメモリモジュールを実現することができるので、コスト的およびスペース的な面においてさらなる効果が期待できる。
【００８９】
（実施の形態４）
図１０は本発明の実施の形態４であるメモリモジュールの要部を示す平面図である。
【００９０】
本実施の形態４のメモリモジュールは、前記実施の形態１と同様にパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビット化、大容量化、多ピン化によるビットバス対応を可能とし、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリをプリント基板上に搭載したメモリモジュールとされ、前記実施の形態１との相違点は、不揮発性メモリの書き込み制御専用の導電性端子をメモリモジュールの外部接続端子と同一列に配列するようにした点である。他は、前記実施の形態１と同様であり、図１０において同一の符号を付している。
【００９１】
すなわち、本実施の形態４におけるメモリモジュール基板１ｃ（プリント基板）には、図１０に示すように、前記実施の形態１と同様のＥＥＰＲＯＭ２（不揮発性メモリ）、プルアップ抵抗３、メモリデバイス４およびチップコンデンサ５が実装されるそれぞれの搭載パッドとともに、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドに書き込み制御用の配線７を通じて電気的に接続され、メモリモジュール端子９と同一列に配列されたＥＥＰＲＯＭ２の書き込み制御専用のパッド８ｃ（導電性端子）が設けられている。
【００９２】
また、このメモリモジュール端子９と同一列に配列されたＥＥＰＲＯＭ２の書き込み制御専用のパッド８ｃは、書き込み制御用の配線７を通じてプルアップ抵抗３の一端が実装される搭載パッドに電気的に接続され、さらにプルアップ抵抗３の他端が実装される搭載パッドは書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続されており、このパッド８ｃを通じてメモリモジュール基板１ｃに実装されるＥＥＰＲＯＭ２へのデータの書き込みを外部から電気的に制御することが可能となっている。
【００９３】
従って、本実施の形態４のメモリモジュールによれば、メモリモジュール基板１ｃの主面に、メモリモジュール端子９と同一列に配列されたＥＥＰＲＯＭ２の書き込み制御専用のパッド８ｃが設けられていることにより、前記実施の形態１と同様に、ＥＥＰＲＯＭ２をメモリモジュール基板１ｃに搭載した後においてもＥＥＰＲＯＭ２に所定のデータを書き込むことができ、一方、電子機器、システムで使用する場合にはＥＥＰＲＯＭ２に書き込まれたデータが誤って消去されたり、破壊されることがなく、またこのパッド８ｃや配線７を他の搭載パッドや信号の配線などと同一の配線工程で形成することができるので、メモリモジュール基板１ｃのコスト増大を招くことはなく、かつメモリモジュール基板１ｃを大きくする必要もない。
【００９４】
特に、本実施の形態４においては、ＥＥＰＲＯＭ２の書き込み制御専用のパッド８ｃをメモリモジュール端子９と同一列に配列することで、前記実施の形態１の書き込み制御専用のパッド８のように電気的な接続を取るのに金属針などを使用した特別な治具などを必要とすることなく、通常のメモリモジュール端子９と同様な接続の取り方で書き込み制御が可能となり、さらなる製造コストの削減を図ることができる。
【００９５】
（実施の形態５）
図１１は本発明の実施の形態５であるメモリモジュールの要部を示す平面図である。
【００９６】
本実施の形態５のメモリモジュールは、前記実施の形態１と同様にパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビット化、大容量化、多ピン化によるビットバス対応を可能とし、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリをプリント基板上に搭載したメモリモジュールとされ、前記実施の形態１との相違点は、プルアップ抵抗をプリント基板に搭載する代わりに、このプルアップ抵抗を不揮発性メモリの内部に作り込むようにした点である。他は、前記実施の形態１と同様であり、図１１において同一の符号を付している。
【００９７】
すなわち、本実施の形態５におけるメモリモジュール基板１ｄ（プリント基板）には、図１１に示すように、前記実施の形態１と同様のメモリデバイス４およびチップコンデンサ５と、プルアップ抵抗３が作り込まれたＥＥＰＲＯＭ２ｄ（不揮発性メモリ）とが実装されるそれぞれの搭載パッドとともに、ＥＥＰＲＯＭ２ｄの書き込み制御（ＷＰ）端子６の搭載パッドに書き込み制御用の配線７を通じて電気的に接続された書き込み制御専用のパッド８（導電性端子）が設けられている。
【００９８】
また、この書き込み制御専用のパッド８が接続されるＥＥＰＲＯＭ２ｄの書き込み制御（ＷＰ）端子６は、ＥＥＰＲＯＭ２ｄの内部構造において、書き込み制御用の配線７を通じてプルアップ抵抗３の一端に電気的に接続され、さらにプルアップ抵抗３の他端が書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続されており、メモリモジュール基板１ｄ上のパッド８を通じて、このメモリモジュール基板１ｄに実装されるＥＥＰＲＯＭ２ｄへのデータの書き込みを外部から電気的に制御することが可能となっている。すなわち、プルアップ抵抗３は、図１１（ｂ）に示すようにコントローラロジック１３とＷＰ端子６との間に接続されている。
【００９９】
なお、このＥＥＰＲＯＭ２ｄの内部に作り込むプルアップ抵抗３、書き込み制御用の配線７は、ウェハ処理工程において、他の抵抗や信号の配線などと同一の処理で形成することができ、たとえばプルアップ抵抗３については配線長、配線幅を変えることにより所定の抵抗値に設定したり、または不純物濃度を変えることによっても同様に所定の抵抗値の抵抗を形成することができる。
【０１００】
従って、本実施の形態５のメモリモジュールによれば、メモリモジュール基板１ｄの主面に、ＥＥＰＲＯＭ２ｄの書き込み制御（ＷＰ）端子６の搭載パッドに電気的に接続された書き込み制御専用のパッド８が設けられ、かつこのパッド８が接続されるＥＥＰＲＯＭ２ｄのＷＰ端子６はＥＥＰＲＯＭ２ｄの内部構造においてプルアップ抵抗３を介して電源Ｖｃｃに電気的に接続されていることにより、前記実施の形態１と同様に、ＥＥＰＲＯＭ２ｄをメモリモジュール基板１ｄに搭載した後においてもＥＥＰＲＯＭ２ｄに所定のデータを書き込むことができ、一方、電子機器、システムで使用する場合にはＥＥＰＲＯＭ２ｄに書き込まれたデータが誤って消去されたり、破壊されることがなく、またこのパッド８を他の搭載パッドや信号の配線などと同一の配線工程で形成することができるので、メモリモジュール基板１ｄのコスト増大を招くことはなく、かつメモリモジュール基板１ｄを大きくする必要もない。
【０１０１】
特に、本実施の形態５においては、ＥＥＰＲＯＭ２ｄの内部にプルアップ抵抗３を作り込むことで、メモリモジュール基板１ｄ上にプルアップ抵抗３を設ける必要がなく、ＥＥＰＲＯＭ２ｄの書き込み制御専用のパッド８のみを設けることで前記実施の形態１〜４と同等の効果が得られるとともに、プルアップ抵抗３を搭載する必要がないので、その分メモリモジュールの小型化を図ることができる。同時に、ＥＥＰＲＯＭ２ｄ内に作り込むプルアップ抵抗３および書き込み制御用の配線７は、他の抵抗や信号の配線などと同一のウェハ処理で形成することができるので、コスト増大を招くこともない。
【０１０２】
（実施の形態６）
図１２は本発明の実施の形態６であるメモリモジュールを示す平面図、図１３は本実施の形態６のメモリモジュールを示す側面図である。
【０１０３】
本実施の形態６のメモリモジュールは、前記実施の形態１と同様にパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビット化、大容量化、多ピン化によるビットバス対応を可能とし、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリをプリント基板上に搭載したメモリモジュールとされ、前記実施の形態１との相違点は、表面実装型パッケージのメモリデバイスの代わりに、ＴＣＰ(Tape Carrier Package)構造のメモリデバイスをプリント基板上に搭載するようにした点である。他は、前記実施の形態１と同様であり、図１２，１３において同一の符号を付している。
【０１０４】
すなわち、本実施の形態６におけるメモリモジュール基板１ｅ（プリント基板）には、図１２および図１３に示すように、前記実施の形態１と同様のＥＥＰＲＯＭ２（不揮発性メモリ）、プルアップ抵抗３およびチップコンデンサ５と、ＴＣＰ構造のメモリデバイス４ｅとが実装されるそれぞれの搭載パッドとともに、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドに書き込み制御用の配線７を通じて電気的に接続された書き込み制御専用のパッド８（導電性端子）が設けられている。
【０１０５】
また、このＥＥＰＲＯＭ２のＷＰ端子６の搭載パッドに電気的に接続された書き込み制御専用のパッド８は、書き込み制御用の配線７を通じてプルアップ抵抗３の一端が実装される搭載パッドに電気的に接続され、さらにプルアップ抵抗３の他端が実装される搭載パッドは書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続されており、このパッド８を通じてメモリモジュール基板１ｅに実装されるＥＥＰＲＯＭ２へのデータの書き込みを外部から電気的に制御することが可能となっている。
【０１０６】
さらに、本実施の形態６におけるメモリデバイス４ｅは、リード配線が形成されたテープ状の絶縁フィルムにチップが搭載され、このチップのバンプがリードと接続されたＴＣＰ構造のパッケージであり、このＴＣＰ構造によるメモリデバイス４ｅは実装の直前にリードが切断・成形された後にメモリモジュール基板１ｅに実装されるようになっている。なお、メモリモジュール基板１ｅへの実装後は、たとえば金属製またはプラスチック製などのカバー２９により覆われて保護されるようになっている。
【０１０７】
また、このようなＴＣＰ構造のメモリデバイス４ｅは、前記実施の形態１〜５のようなＱＦＰなどの表面実装型パッケージに比べて、外部接続端子のピッチを狭くしやすく、また外形を薄くしやすいので、薄型の多ピンパッケージとなるので、たとえばこのＴＣＰ構造を活かしてメモリモジュールを外形的に小型かつ薄型にしたり、または複数個のＴＣＰ構造のチップを積層構造に形成してメモリモジュールの記憶容量を増やすことなども可能である。
【０１０８】
従って、本実施の形態６のメモリモジュールによれば、メモリモジュール基板１ｅの主面に、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドに電気的に接続された書き込み制御専用のパッド８が設けられ、かつＴＣＰ構造のメモリデバイス４ｅが実装されていることにより、前記実施の形態１と同様に、ＥＥＰＲＯＭ２をメモリモジュール基板１ｅに搭載した後においてもＥＥＰＲＯＭ２に所定のデータを書き込むことができ、一方、電子機器、システムで使用する場合にはＥＥＰＲＯＭ２に書き込まれたデータが誤って消去されたり、破壊されることがなく、またこのパッド８や配線７を他の搭載パッドや信号の配線などと同一の配線工程で形成することができるので、メモリモジュール基板１ｅのコスト増大を招くことはなく、かつメモリモジュール基板１ｅを大きくする必要もない。
【０１０９】
特に、本実施の形態６においては、ＴＣＰ構造のメモリデバイス４ｅが実装されることで、メモリモジュールの小型・薄型化を可能にしたり、またはメモリモジュールの記憶容量を増加することができる。
【０１１０】
以上、本発明者によってなされた発明を発明の実施の形態１〜６に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１１１】
たとえば、前記実施の形態のメモリモジュールについては、メモリモジュール基板の主面にＥＥＰＲＯＭが実装される場合について説明したが、本発明は前記実施の形態に限定されるものではなく、フラッシュＥＥＰＲＯＭ（フラッシュメモリ）などの他の不揮発性メモリについても適用することができ、特に書き込み制御端子を有し、データ入出力がシリアル形式の不揮発性メモリ全般に広く適用可能である。
【０１１２】
さらに、メモリモジュール基板に実装される部品については、前記実施の形態に示した例に限られるものではなく、ドライバやレジスタなどを含むロジックデバイスなどを実装することも可能である。
【０１１３】
また、メモリモジュール基板については、ＪＥＤＥＣ統一規格に適合した標準仕様のメモリモジュール基板にのみ限定されるものではなく、他の仕様のプリント基板などを使用することも可能である。
【０１１４】
さらに、前記実施の形態において示したメモリモジュールの構成において、実装されるそれぞれの部品の種類および数量、メモリモジュール基板の材料などはそれぞれの一例を示したものであり、よって前記のような内容に限られるものでないことはいうまでもない。
【０１１５】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１１６】
(1).プリント基板上に、不揮発性メモリの書き込み制御端子と電気的に接続された導電性端子を設けることで、この書き込み制御端子を有する不揮発性メモリをプリント基板に搭載後、導電性端子の電圧レベルを制御して不揮発性メモリに所定のデータを書き込むことが可能となる。
【０１１７】
(2).前記(1) において、導電性端子がプルアップ抵抗を介して電源に接続されているので、メモリモジュールをパーソナルコンピュータ、ワークショップなどの電子機器、システムで使用する場合には、不揮発性メモリは書き込み禁止状態となるので、書き込まれたデータの誤消去や破壊を防止することが可能となる。
【０１１８】
(3).前記(1) により、メモリモジュールの外部接続端子の端子数を増やすことなく、導電性端子を同一の配線工程で形成することができるので、メモリモジュールの製造コストの削減が可能となる。
【０１１９】
(4).前記(1) により、メモリモジュールの外部接続端子として不揮発性メモリの書き込み制御用の端子を持つ必要がなくなるので、メモリモジュールの端子数が削減でき、メモリモジュールの小型化が可能となる。
【０１２０】
(5).導電性端子をプリント基板の位置合わせマークと兼用する場合には、新たに書き込み制御専用の端子を設ける必要がないので、より一層、製造コストの削減とメモリモジュールの小型化を実現することが可能となる。
【０１２１】
(6).導電性端子を不揮発性メモリの搭載パッドと兼用する場合には、前記(5) と同様に、新たに書き込み制御専用の端子を設ける必要がないので、より一層、製造コストの削減とメモリモジュールの小型化を実現することが可能となる。
【０１２２】
(7).導電性端子をメモリモジュールの外部接続端子と同一列に配列する場合には、メモリモジュールの外部接続端子と同様な接続の取り方で書き込みを制御することができるので、より一層、製造コストの削減を図ることが可能となる。
【０１２３】
(8).プルアップ抵抗を不揮発性メモリの内部に作り込む場合には、プリント基板上にプルアップ抵抗を搭載する必要がないので、より一層、メモリモジュールの小型化を図ることが可能となる。
【０１２４】
(9).プリント基板上にＴＣＰ構造のメモリデバイスを実装する場合には、より一層、メモリモジュールの小型・薄型化を可能にしたり、または大きな記憶容量のメモリモジュールを実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１であるメモリモジュールを示す平面図である。
【図２】本発明の実施の形態１のメモリモジュールを示す側面図である。
【図３】本発明の実施の形態１のメモリモジュールの要部を示す平面図である。
【図４】本発明の実施の形態１のメモリモジュールの製造工程を示すフロー図である。
【図５】本発明の実施の形態１における選別試験装置を示す概略構成図である。
【図６】本発明の実施の形態１に対応する比較例のメモリモジュールの製造工程を示すフロー図である。
【図７】本発明の実施の形態１におけるメモリモジュール基板の製造工程を示すフロー図である。
【図８】本発明の実施の形態２であるメモリモジュールの要部を示す平面図である。
【図９】本発明の実施の形態３であるメモリモジュールの要部を示す平面図である。
【図１０】本発明の実施の形態４であるメモリモジュールの要部を示す平面図である。
【図１１】本発明の実施の形態５であるメモリモジュールの要部を示す平面図である。
【図１２】本発明の実施の形態６であるメモリモジュールを示す平面図である。
【図１３】本発明の実施の形態６のメモリモジュールを示す側面図である。
【図１４】本発明に対して検討した技術として、書き込み制御端子を持たないＥＥＰＲＯＭを示す平面図である。
【図１５】本発明に対して検討した技術として、書き込み制御端子を持たないＥＥＰＲＯＭを示す内部構成図である。
【図１６】本発明に対して検討した技術として、書き込み制御端子を持たないＥＥＰＲＯＭへのデータ書き込み手順を示すフロー図である。
【図１７】本発明に対して検討した技術として、書き込み制御端子を持たないＥＥＰＲＯＭを搭載したメモリモジュールの要部を示す平面図である。
【図１８】本発明に対して検討した技術として、書き込み制御端子を有するＥＥＰＲＯＭを示す平面図である。
【図１９】本発明に対して検討した技術として、書き込み制御端子を有するＥＥＰＲＯＭを示す内部構成図である。
【図２０】本発明に対して検討した技術として、書き込み制御端子を有するＥＥＰＲＯＭへのデータ書き込み手順を示すフロー図である。
【図２１】本発明に対して検討した技術として、書き込み制御端子を有するＥＥＰＲＯＭを搭載したメモリモジュールの要部を示す平面図である。
【符号の説明】
１，１ａ〜１ｅ メモリモジュール基板（プリント基板）
２，２ｄ ＥＥＰＲＯＭ（不揮発性メモリ）
３ プルアップ抵抗
４，４ｅ メモリデバイス
５ チップコンデンサ
６ 書き込み制御端子
７ 配線
８，８ａ〜８ｃ パッド（導電性端子）
９ メモリモジュール端子（外部接続端子）
１０ 配線
１１ メモリマトリックス
１２ スタート／ストップロジック
１３ コントローラロジック
１４ スレーブアドレスコンパレータ
１５ ワードアドレスカウンタ
１６ メモリコントローラ
１７ データレジスタ
１８ 切り欠き
１９ 測定治具台
２０ ばね
２１ 測定治具
２２ 金属針
２３ 金属針
２４ 金属針
２５ 配線
２６ メモリテスタ
２７ 搭載パッド
２８ スルーホールランド
２９ カバー
【発明の属する技術分野】
本発明は、メモリモジュールの基板設計技術に関し、特にデータ入出力がシリアル形式のＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory)などの不揮発性メモリを搭載するメモリモジュールの設計および製造技術に好適なメモリモジュールおよびプリント基板に適用して有効な技術に関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータの小型・軽量化は急速に進んでおり、またこれらのパーソナルコンピュータなどに搭載されるＣＰＵ（Central Processing Unit)も多ビットバス化へと高性能化してきており、これに伴い、メモリに対してもシステムバスへの高速・大容量データ転送が実現できる多ビットバス対応モジュールの開発が強く求められている。
【０００３】
そこで、ノート型、デスクトップ型のパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ（Joint Electron Device Engineering Council)統一規格に適合する多ビット化、大容量化、多ピン化を可能とした標準仕様によるビットバス対応のメモリモジュールの開発が進められてきている。
【０００４】
たとえば、このようなメモリモジュールの識別データを提供するための記憶媒体としては、データの入出力がシリアル形式の不揮発性メモリであるＥＥＰＲＯＭを搭載したメモリモジュールが用いられ、このメモリモジュールに搭載されるＥＥＰＲＯＭとしてはＩ2 Ｃ(Inter-Integrated Circuit)インターフェイスの２線式技術を用いたものなどが考えられる。
【０００５】
ここで、本発明者が検討した技術として、図１４および図１５に、ＥＥＰＲＯＭの概略平面図とＥＥＰＲＯＭの内部構成図との一例、図１６に、ＥＥＰＲＯＭへのデータ書き込み方法の一例を示す。
【０００６】
まず、図１４および図１５のＥＥＰＲＯＭの概略平面図と内部構成図とにおいて、２はこのＥＥＰＲＯＭであり、ＳＣＬ端子には基準となるクロック信号を入力し、ＳＤＡ端子を使って書き込み／読み出しの制御をコマンド形式で行い、かつＳＤＡ端子からはデータ入出力も行う。つまり、このＥＥＰＲＯＭ２はＳＣＬ端子とＳＤＡ端子との２線のみの制御でデータの書き込み／読み出しが可能なメモリである。
【０００７】
このＥＥＰＲＯＭ２の動作は、スタート／ストップロジック１２およびコントローラロジック１３により、ＳＣＬ端子からのクロック信号に同期して、ＳＤＡ端子からの信号により書き込み／読み出し時におけるデータ入出力を制御し、スレーブアドレスコンパレータ１４、ワードアドレスカウンタ１５およびメモリコントローラ１６により、ＳＤＡ端子からのアドレスとデータとの信号に基づいてメモリマトリックス１１内の任意のメモリセルを選択し、このメモリセルに対してデータレジスタ１７に格納されているデータの書き込み／読み出しを行うことができる。
【０００８】
次に、図１６のＥＥＰＲＯＭへのデータ書き込み方法においては、まず、書き込み対象となるＥＥＰＲＯＭ２のスレーブアドレスデータをＥＥＰＲＯＭ２に転送するために、ＳＣＬ端子からの基準となるクロック信号にのせてＳＤＡ端子に送り込む（ステップ１６０１）。さらに、データ転送の成功を示すためのアクノリッジという作業後（ステップ１６０２）、データの書き込みを行うアドレス番地をＥＥＰＲＯＭ２に転送するために、同じくＳＤＡ端子に送り込み（ステップ１６０３）、アクノリッジを行う（ステップ１６０４）。
【０００９】
その後、書き込みデータをＳＤＡ端子に送り込み、書き込みが完了するまでステップ１６０１〜１６０４までの処理を繰り返して連続で書き込みを行い、繰り返す毎にアクノリッジを行う（ステップ１６０５，１６０６）。ここで、書き込みが完了したら、アクノリッジを行うことによってデータの書き込みが終了する（ステップ１６０７）。以上のようにして、ＥＥＰＲＯＭ２へのデータの書き込みを実行することができる。なお、アクノリッジは、ＳＤＡ端子の電圧レベルを下げることにより行われる。
【００１０】
【発明が解決しようとする課題】
ところで、前記のようなＥＥＰＲＯＭ２をメモリモジュール基板１に搭載したメモリモジュール（図１７）の技術において、本発明者が検討したところによれば、以下のようなことが考えられる。
【００１１】
すなわち、従来、主流を占めているＥＥＰＲＯＭ２には外部接続端子に書き込み制御端子がないため、ＳＤＡ端子からの制御のみで書き込みが可能になってしまうので、システムにおいて使用される場合には誤ってデータを消去または誤書き込みしてしまう可能性がある。
【００１２】
そこで、図１８および図１９に示すような書き込みを制御できるＷＰ（Write Protect)端子を有したＥＥＰＲＯＭ２を使うことが、データの消去、誤書き込み防止には非常に有用である。この書き込み制御（ＷＰ）端子を有したＥＥＰＲＯＭ２の場合は、図２０に示すようにデータの書き込み開始にあたって、まず書き込み制御（ＷＰ）端子を接地Ｖｓｓレベルにして書き込みを可能にする必要がある（ステップ２００１）。なお、ステップ２００２以降は、前記図１６の書き込み手順と同じである。
【００１３】
この書き込み制御（ＷＰ）端子を有したＥＥＰＲＯＭ２を搭載したメモリモジュールの一部を図２１に示す。図２１において、メモリモジュール基板１には、ＥＥＰＲＯＭ２およびメモリデバイス４が実装され、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６は書き込み制御用の配線７を通じて電源Ｖｃｃに接続され、またメモリモジュール基板１の端部にはメモリモジュール端子９が設けられている。
【００１４】
ここで、このＥＥＰＲＯＭ２に所定のデータを書き込むためには、書き込み制御（ＷＰ）端子６を接地Ｖｓｓレベルにする必要がある。しかし、メモリモジュール基板１上では書き込まれたデータの誤消去防止などのために書き込み制御（ＷＰ）端子６は通常、電源Ｖｃｃに接続されている。これは、このメモリモジュールが使用されるシステムに搭載された場合、書き込み制御（ＷＰ）端子６は電源Ｖｃｃに接続され、ＥＥＰＲＯＭ２が書き込み禁止の状態になることを意味する。
【００１５】
よって、ＥＥＰＲＯＭ２をメモリモジュール基板１に実装後には所定のデータを書き込むことが不可能となり、メモリモジュール基板１に搭載前に所定のデータを書き込んでおく必要がある。または、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６をメモリモジュール端子９のいずれかと接続しておく必要がある。
【００１６】
従って、ＥＥＰＲＯＭ２に所定のデータを書き込んでからメモリモジュール基板１に実装することになり、製造上のコスト増大を招くことが考えられる。また、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６をメモリモジュール端子９に接続した場合は、そのためにメモリモジュールの端子数が増加し、メモリモジュールが大型化してしまい、かつそのメモリモジュールを使用する電子機器、システムにおいて、そのメモリモジュール端子９を電源Ｖｃｃに接続しなくてはならない。
【００１７】
そこで、本発明の目的は、プリント基板上に、少なくとも、書き込み制御端子を有しデータ入出力がシリアル形式のＥＥＰＲＯＭなどの不揮発性メモリを搭載したメモリモジュールにおいて、メモリモジュールの端子数を増大させることなく、書き込み制御端子を有する不揮発性メモリをメモリモジュールのプリント基板に実装後、所定のデータを不揮発性メモリに書き込むことを可能にすることができるメモリモジュールおよびプリント基板を提供することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００２０】
すなわち、本発明のメモリモジュールは、少なくとも、書き込み制御端子を有しデータ入出力がシリアル形式のＥＥＰＲＯＭなどの不揮発性メモリをプリント基板上に搭載したメモリモジュールに適用されるものであり、プリント基板上に、メモリモジュールの外部接続端子とは別に、不揮発性メモリの書き込み制御端子を外部から電気的に制御可能とし、かつ書き込み制御端子に電気的に接続された導電性端子を有し、この導電性端子をプルアップ抵抗を介して電源にプリント基板上で接続しているものである。
【００２１】
この場合に、前記メモリモジュールに設けられる導電性端子を、プリント基板の位置合わせマークと兼ねるようにしたり、不揮発性メモリの搭載パッドと兼ねるようにしたり、またはメモリモジュールの外部接続端子と同一列に配列するようにしたものである。さらに、前記プルアップ抵抗については、不揮発性メモリとともにプリント基板上に搭載するようにしたり、または不揮発性メモリの内部に作り込むようにしたものである。
【００２２】
また、本発明のプリント基板は、少なくとも、書き込み制御端子を有しデータ入出力がシリアル形式のＥＥＰＲＯＭなどの不揮発性メモリを搭載するプリント基板に適用されるものであり、このプリント基板上に、外部接続端子とは別に、不揮発性メモリの書き込み制御端子を外部から電気的に制御可能とし、かつ書き込み制御端子に電気的に接続された導電性端子を有し、この導電性端子をプルアップ抵抗を介して電源にプリント基板上で接続しているものである。
【００２３】
この場合に、前記プリント基板上の導電性端子を、このプリント基板の位置合わせマークと兼ねるようにしたり、不揮発性メモリの搭載パッドと兼ねるようにしたり、またはプリント基板の外部接続端子と同一列に配列するようにしたものである。
【００２４】
よって、前記メモリモジュールまたはプリント基板によれば、プリント基板上に、ＥＥＰＲＯＭなどの不揮発性メモリの書き込み制御端子と電気的に接続された導電性端子を設けることで、メモリモジュールの外部接続端子の端子数を増やすことなく、書き込み制御端子を有する不揮発性メモリをプリント基板に搭載した後においても、この不揮発性メモリに導電性端子の電圧レベルを制御して所定のデータを書き込むことができる。
【００２５】
一方、このメモリモジュールをパーソナルコンピュータ、ワークショップなどの電子機器、システムで使用する場合には、導電性端子がプルアップ抵抗を介して電源に接続されているので、不揮発性メモリは書き込み禁止状態となり、よって書き込まれたデータの誤消去や破壊を防止することができる。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１であるメモリモジュールを示す平面図、図２は本実施の形態１のメモリモジュールを示す側面図、図３はメモリモジュールの要部を示す平面図、図４はメモリモジュールの製造工程を示すフロー図、図５は選別試験装置を示す概略構成図、図６は本実施の形態１に対応する比較例のメモリモジュールの製造工程を示すフロー図、図７はメモリモジュール基板の製造工程を示すフロー図である。
【００２８】
まず、図１、図２、図３により本実施の形態１のメモリモジュールの構成を説明する。
【００２９】
本実施の形態１のメモリモジュールは、たとえばパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビット化、大容量化、多ピン化によるビットバス対応を可能とし、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリをプリント基板上に搭載したメモリモジュールとされ、メモリモジュール基板１（プリント基板）上に、ＥＥＰＲＯＭ２（不揮発性メモリ）と、プルアップ抵抗３と、複数のメモリデバイス４と、複数のチップコンデンサ５とが実装されて構成されている。
【００３０】
メモリモジュール基板１は、たとえばＪＥＤＥＣ統一規格に適合した標準仕様のプリント基板が用いられ、この主面には、たとえば１個のＥＥＰＲＯＭ２、１個のプルアップ抵抗３、４個のメモリデバイス４、５個のチップコンデンサ５が実装されるそれぞれの搭載パッドとともに、ＥＥＰＲＯＭ２の書き込み制御端子６の搭載パッドに書き込み制御用の配線７を通じて電気的に接続された書き込み制御専用のパッド８（導電性端子）が設けられている。一方、このメモリモジュール基板１の裏面には、たとえば４個のメモリデバイス４、４個のチップコンデンサ５のみが実装されるそれぞれの搭載パッドが設けられている。
【００３１】
また、メモリモジュール基板１の主面に設けられたパッド８は、書き込み制御用の配線７を通じてプルアップ抵抗３の一端が実装される搭載パッドに電気的に接続され、さらにプルアップ抵抗３の他端が実装される搭載パッドは書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続されており、このパッド８を通じてメモリモジュール基板１に実装されるＥＥＰＲＯＭ２へのデータの書き込みを外部から電気的に制御することが可能となっている。
【００３２】
さらに、メモリモジュール基板１には、その主面および裏面の長手方向の一端側に、たとえば１４４ピン、１６８ピンなどのメモリモジュール端子９（外部接続端子）が分割して設けられ、これらのメモリモジュール端子９は配線１０を通じて、ＥＥＰＲＯＭ２、メモリデバイス４およびチップコンデンサ５などが実装されるそれぞれの搭載パッドに電気的に接続されている。なお、図３においては、明瞭にするためにＥＥＰＲＯＭ２が実装される搭載パッドとメモリモジュール端子９とを接続する一部の配線１０のみを図示している。
【００３３】
ＥＥＰＲＯＭ２は、電気的に消去、書き込み可能な読み出し専用の不揮発性メモリであり、メモリモジュールの機能を設定する所定のデータがメモリモジュール基板１への実装後に書き込み可能となっており、たとえば前記図１８に示したように８ピンのＱＦＰなどの表面実装型パッケージとされ、デバイスアドレスを指定するＡ０〜Ａ２端子、基準となるクロック信号を入力するＳＣＬ端子、書き込み／読み出しの制御をコマンド形式で行い、かつデータ入出力を行うＳＤＡ端子、書き込みを制御する書き込み制御（ＷＰ）端子６、電源を印加するＶｃｃ端子、接地に落とすＶｓｓ端子による外部接続端子が設けられ、ＷＰ端子６の電圧レベルを制御することにより書き込みが制御されるようになっている。
【００３４】
また、このＥＥＰＲＯＭ２は、たとえば前記図１９に示したように、データを記憶する複数のメモリセルによるメモリマトリックス１１と、クロック信号に同期して、書き込み／読み出し時におけるデータ入出力、書き込みなどを制御するスタート／ストップロジック１２およびコントローラロジック１３と、アドレスを指定してメモリマトリックス１１内の任意のメモリセルを選択するスレーブアドレスコンパレータ１４、ワードアドレスカウンタ１５およびメモリコントローラ１６と、データを一時的に格納するデータレジスタ１７などの機能ブロックから構成されている。
【００３５】
すなわち、このＥＥＰＲＯＭ２において、メモリマトリックス１１は、格子状に配列された複数のメモリセルからなり、それぞれのメモリセルにデータを記憶する。スタート／ストップロジック１２は、データの書き込み／読み出しの開始および終了コマンドの検出を行う。コントローラロジック１３は、ＥＥＰＲＯＭ２の内部回路の全体的な制御を行っており、各種命令に対するフローの発生、入出力の制御を行う。
【００３６】
スレーブアドレスコンパレータ１４は、スレーブアドレスのラッチを行い、すなわち入力されたスレーブアドレスとデバイス自身に割り当てられているスレーブアドレスとを比較し、また書き込み命令か、読み出し命令かをデコードしている。ワードアドレスカウンタ１５は、アドレスに対するデータの割り当てを行い、また書き込み時は一度、データをストアしてから書き込みを開始するため、その制御を行う。
【００３７】
メモリコントローラ１６は、アドレスデコーダ、データデコーダ、ＨＶ（High Voltage）ジェネレータおよびタイミングコントローラなどからなり、ＨＶジェネレータは電源電圧を昇圧してメモリセルへの書き込み電圧を発生するＤＣ（Direct Current）−ＤＣコンバータである。データレジスタ１７は、入力データのラッチ、入力データおよび出力データのシリアル／パラレルとパラレル／シリアル変換、一時的なストアを行うシフトレジスタである。
【００３８】
このＥＥＰＲＯＭ２における基本動作は、スタート／ストップロジック１２により、データの書き込み／読み出しの開始および終了コマンドの検出を行い、ＳＣＬ端子からのクロック信号に同期して、各種命令に対するフローの発生、入出力の制御を行うコントローラロジック１３により、ＥＥＰＲＯＭ２の内部回路の全体的な制御が行われている。
【００３９】
まず、ＳＤＡ端子から入力されるスレーブアドレス信号がデバイス自身に割り当てられているスレーブアドレスと同一か否かをスレーブアドレスコンパレータ１４で検出し、同一であればそれ以降の命令を実行し、データの書き込みなのか、読み出しなのかを判定する。なお、メモリデバイス４のデバイスアドレスはＡ０〜Ａ２端子からのデバイスアドレス信号により指定される。
【００４０】
この判定の結果、書き込みの場合には、ＳＤＡ端子から書き込みアドレスと書き込みデータとの信号が入力され、ワードアドレスカウンタ１５で書き込みアドレスが制御され、データレジスタ１７で書き込みデータをラッチして入力のシリアルデータからパラレルデータにデータ変換を行い、メモリコントローラ１６の制御を受けて、メモリマトリックス１１内の任意のメモリセルに所定のデータを書き込むことができる。
【００４１】
一方、読み出しの場合には、ＳＤＡ端子から読み出しアドレスの信号が入力され、ワードアドレスカウンタ１５で読み出しアドレスが制御され、メモリコントローラ１６の制御を受けて、メモリマトリックス１１内の任意のメモリセルから所定のデータを読み出し、データレジスタ１７でデータをラッチしてパラレルデータから出力のシリアルデータにデータ変換を行い、ＳＤＡ端子から所定のデータを読み出すことができる。
【００４２】
特に、このＥＥＰＲＯＭ２に対する書き込みは、このＥＥＰＲＯＭ２をメモリモジュール基板１に実装した後においても書き込み制御（ＷＰ）端子６の電圧レベルを制御することで禁止または可能となり、すなわちＷＰ端子６を接地Ｖｓｓに接続することで書き込みが可能となり、一方、ＷＰ端子６を電源Ｖｃｃに電気的に接続することで書き込みが禁止されるようになっている。
【００４３】
プルアップ抵抗３は、たとえば２〜１０ＫΩなどの数ＫΩの抵抗値による抵抗が用いられ、このプルアップ抵抗３の一端はメモリモジュール基板１上において書き込み制御用の配線７を通じてパッド８に電気的に接続され、他方は書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続され、このプルアップ抵抗３によって通常の使用状態におけるパッド８の電圧レベルが高くなっている。
【００４４】
メモリデバイス４は、たとえば２４ピン、３２ピンなどのＱＦＰなどの表面実装型パッケージとされ、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＤＲＡＭ（Synchronous DRAM）、ＳＧＲＡＭ（Synchronous Graphics RAM）などのメモリが用いられ、これらのメモリデバイス４の数量およびそれぞれの容量によってメモリモジュールとしての記憶容量が決定されている。
【００４５】
チップコンデンサ５は、メモリモジュールのノイズ対策用にＥＥＰＲＯＭ２およびメモリデバイス４の近傍に配置されており、たとえば負荷変動、ノイズリプルの発生を防ぐため、さらに他の回路への影響を防止するために接地Ｖｓｓラインの配線に電気的に接続されている。
【００４６】
以上のように構成されるメモリモジュールは、このメモリモジュール基板１のメモリモジュール端子９が、たとえばパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのモジュール実装ソケットへの挿入によって電気的に接続され、これらの電子機器、システムなどの拡張メモリとして用いられるようになっている。なお、このメモリモジュールにおいては、たとえば3.３Ｖ、５Ｖなどの電圧仕様に対応してメモリモジュール基板１の所定の位置に切り欠き１８が設けられている。
【００４７】
次に、本実施の形態１の作用について、始めにメモリモジュールの製造工程を図４のフロー図に基づいて説明する。
【００４８】
このメモリモジュールの製造に先立って、メモリモジュール基板１と、このメモリモジュール基板１に実装するＥＥＰＲＯＭ２、プルアップ抵抗３、メモリデバイス４およびチップコンデンサ５と、製造工程に必要な半田ペーストなどを用意する。なお、メモリモジュール基板１の製造工程については詳細に後述する。
【００４９】
まず、半田印刷工程において、メモリモジュール基板１の実装部品の搭載パッド部分に半田ペーストをスクリーン印刷機を用いて印刷する（ステップ４０１）。そして、部品搭載工程において、実装部品であるＥＥＰＲＯＭ２、プルアップ抵抗３、メモリデバイス４およびチップコンデンサ５をメモリモジュール基板１に搭載する（ステップ４０２）。
【００５０】
さらに、半田リフロー工程において、実装部品が搭載されたメモリモジュール基板１を、たとえば赤外線リフロー半田付け装置を用いて加熱し、再溶融接続によって実装部品のそれぞれの外部接続端子とメモリモジュール基板１の搭載パッドとを半田付けする（ステップ４０３）。
【００５１】
なお、このステップ４０２，４０３による実装部品の搭載から半田リフローの工程は、たとえば両面リフロープロセスで行われるので、まずメモリモジュール基板１の主面をリフロー半田付けし、次いでメモリモジュール基板１を反転した後に、再度、裏面をリフロー半田付けする。
【００５２】
続いて、マーク印刷工程において、メモリモジュールの識別のために、たとえばメモリモジュール基板１の主面に実装された実装部品の表面などに、製品名、製造年月日などを記載したシールを貼り付ける（ステップ４０４）。
【００５３】
その後、選別試験工程において、選別試験装置を用いてメモリモジュールのメモリモジュール端子９と電気的な接触を取り、メモリデバイス４の電気特性試験を行うとともに、本実施の形態１の特徴である書き込み制御専用のパッド８にも電気的に接触させて、ＥＥＰＲＯＭ２への所定のデータの書き込みを行う（ステップ４０５）。この選別試験装置については詳細に後述する。
【００５４】
最後に、メモリモジュールの選別試験およびＥＥＰＲＯＭ２への所定のデータの書き込みが終了した後、このメモリモジュールを製品として梱包箱に梱包して出荷する（ステップ４０６）。
【００５５】
以上のようにして、ＥＥＰＲＯＭ２をメモリモジュール基板１に搭載した後に、メモリモジュールの選別試験と同時に所定のデータをＥＥＰＲＯＭ２に書き込むことができるメモリモジュールを実現することができる。
【００５６】
次に、本発明の特徴である選別試験装置と、それを用いたメモリモジュールの選別試験とＥＥＰＲＯＭ２への所定のデータの書き込み方法とを図５を用いて詳細に説明する。
【００５７】
選別試験装置は、たとえば図５に示すような構成とされ、測定治具台１９の上に設けられた、ばね２０の弾性力を利用してメモリモジュールを挟み込む構造の測定治具２１に、ＥＥＰＲＯＭ２の書き込み制御専用のパッド８に電気的な接続を取る金属針２２と、この金属針２２により押されるメモリモジュール基板１を裏面より支えて金属針２２とパッド８との接触を確実にするための金属針２３と、メモリモジュール端子９のそれぞれと電気的な接続を取る複数の金属針２４とが設けられ、これらの金属針２２，２４は配線２５を通じてメモリテスタ２６に電気的に接続されている。
【００５８】
この選別試験装置を用いて、前記ステップ４０５の電気特性試験は、複数の金属針２４をそれぞれ対応するメモリモジュール端子９に接触させて電気的な接続を取り、メモリテスタ２６から所定のテストデータを入力して、出力される測定データを判定することによって電気特性選別試験を行うことができる。
【００５９】
同時に、ステップ４０５において同じ選別試験装置を用いて、ＥＥＰＲＯＭ２にデータを書き込むためには、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６を接地Ｖｓｓレベルにする必要がある。そこで、ＥＥＰＲＯＭ２の書き込み制御専用のパッド８に金属針２２を接触させて電気的な接続を取り、パッド８を接地Ｖｓｓに接続する。
【００６０】
これにより、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６は接地Ｖｓｓレベルとなり、ワード線およびビット線によるメモリ構成、ＤＲＡＭ、ＳＤＲＡＭ、ＳＧＲＡＭなどのメモリ種別などのメモリモジュールの機能を設定するための所定のデータをＥＥＰＲＯＭ２に書き込むことができる。そして、所定のデータを書き込んだ後には、ＥＥＰＲＯＭ２のパッド８に接続していた金属針２２を切り離す。
【００６１】
このように、図５のような選別試験装置を用いることで、メモリモジュールの選別試験と同時にＥＥＰＲＯＭ２に所定のデータを書き込むことが可能になる。従って、ＥＥＰＲＯＭ２の書き込み制御専用のパッド８はメモリモジュール基板１のなかでメモリモジュール端子９の近傍に設けられることが好ましく、ＥＥＰＲＯＭ２やメモリデバイス４などの実装されていないところに配置することで、選別試験装置用の測定治具も容易な構造で形成することができる。
【００６２】
次に、このメモリモジュールをパーソナルコンピュータ、ワークステーションなどの電子機器、システムで使用する場合には、図３において、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６が数ＫΩのプルアップ抵抗３を介して電源Ｖｃｃに接続され、通常の使用状態においては書き込み禁止状態になるので、ＥＥＰＲＯＭ２に書き込まれたデータが誤って消去されることや、破壊されることがない。
【００６３】
ところで、前記のようなＥＥＰＲＯＭ２の書き込み制御専用のパッド８がない場合は、図６のフロー図に示すようにＥＥＰＲＯＭ２をメモリモジュール基板１に搭載する前に治具などを用いて所定のデータを書き込むことが必要になり（ステップ６０１）、製造コストの増大につながる。なお、ステップ６０２〜６０５，６０７は前記図４と同様であり、またステップ６０６においては電気特性試験による選別試験のみとなる。
【００６４】
また、メモリモジュール基板１にＥＥＰＲＯＭ２の書き込み制御専用のパッド８の代わりをするメモリモジュール端子９を設けることも考えられるが、この場合にはメモリモジュール端子９を余分に持たないといけないので、メモリモジュール基板１が大きくなってしまうことになる。
【００６５】
これに対して、本実施の形態１においては、ＥＥＰＲＯＭ２の書き込み制御専用のパッド８、このパッド８とＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドとを接続する書き込み制御用の配線７を、図７に示すように他の信号の配線１０などと同一の配線工程で形成することができるので、書き込み制御用の配線７を介してＥＥＰＲＯＭ２の書き込み制御専用のパッド８を設けることで、メモリモジュール基板１のコスト増大を招くことはなく、かつメモリモジュール基板１を大きくする必要もない。
【００６６】
ここで、メモリモジュール基板１の製造工程を図７のフロー図に基づいて説明する。
【００６７】
まず、ＣＡＤ設計において、たとえば４層、６層などの多層構造のメモリモジュール基板１の各層について、実装部品の配置に基づいて、部品の搭載パッド２７、メモリモジュール端子９、配線１０、スルーホールランド２８などとともに、本実施の形態１の特徴である書き込み制御専用のパッド８、書き込み制御用の配線７などのパターンを形成するためのフィルムを作成する（ステップ７０１）。
【００６８】
なお、各層のメモリモジュール基板１のフィルムにおいて、実装部品の搭載パッド２７、メモリモジュール端子９のパターンは主面側および裏面側のフィルムのみに形成され、またＥＥＰＲＯＭ２の搭載パッド２７、プルアップ抵抗３の搭載パッド２７、書き込み制御専用のパッド８、書き込み制御用の配線７のパターンは主面側のフィルムのみに形成される。
【００６９】
続いて、配線形成工程において、各層のメモリモジュール基板１のフィルムを用いて、それぞれのメモリモジュール基板１に対して、レジストを塗布してパターンを焼き付け、エッチング処理を行い、多層構造の各層のメモリモジュール基板１を作成する（ステップ７０２）。
【００７０】
さらに、基板張り合わせ工程において、各層のメモリモジュール基板１を最下層から最上層へ順に重ね、位置合わせをして張り合わせる（ステップ７０３）。この際に、多層構造のメモリモジュール基板１においては、各層間に渡って接続されるスルーホールランド２８の高い位置精度が要求される。
【００７１】
そして、張り合わされた多層構造のメモリモジュール基板１に対して、スルーホールランド２８に貫通孔を開孔して電気的に接続し、表面処理した後に、さらにメモリモジュール端子９をめっき処理し、最後にメモリモジュール基板１の外形を加工する（ステップ７０４）。この外形加工は、たとえば電圧仕様に対応して切り欠き１８の位置が異なっている。
【００７２】
以上のようにして、ＥＥＰＲＯＭ２と複数のメモリデバイス４などが実装可能とされ、かつＥＥＰＲＯＭ２を搭載した後に、メモリモジュール端子９を介したメモリモジュールの選別試験と、書き込み制御専用のパッド８を介したＥＥＰＲＯＭ２への所定のデータの書き込み制御が可能なメモリモジュール基板１を完成させることができる（ステップ７０５）。
【００７３】
なお、このメモリモジュール基板１には、たとえばガラス基材エポキシ樹脂の銅張板などが用いられ、よって実装部品の搭載パッド２７、配線１０、スルーホールランド２８、パッド８および配線７などは銅（Ｃｕ）などの薄膜からなり、またメモリモジュール端子９は銅（Ｃｕ）などの薄膜を下地にして、その表面にたとえばニッケル（Ｎｉ）および金（Ａｕ）などのめっき処理が施されている。
【００７４】
従って、本実施の形態１のメモリモジュールによれば、メモリモジュール基板１の主面に、メモリモジュール端子９とは別に、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッド２７に書き込み制御用の配線７を通じて電気的に接続された書き込み制御専用のパッド８が設けられていることにより、メモリモジュール端子９の端子数を増やすことなく、ＥＥＰＲＯＭ２をメモリモジュール基板１に搭載した後においても、パッド８を接地ＶｓｓレベルにしてＥＥＰＲＯＭ２に所定のデータを書き込むことができる。
【００７５】
一方、パーソナルコンピュータ、ワークステーションなどの電子機器、システムで使用する場合にも、パッド８はプルアップ抵抗３を介して電源Ｖｃｃに書き込み制御用の配線７を通じて接続されているので、ＥＥＰＲＯＭ２に書き込まれたデータが誤って消去されたり、破壊されることがない。
【００７６】
また、ＥＥＰＲＯＭ２の書き込み制御専用のパッド８を設けることで、このパッド８や書き込み制御用の配線７を他の搭載パッド２７や信号の配線１０などと同一の配線工程で形成することができるので、メモリモジュール基板１のコスト増大を招くことはなく、かつメモリモジュール基板１を大きくする必要もない。
【００７７】
（実施の形態２）
図８は本発明の実施の形態２であるメモリモジュールの要部を示す平面図である。
【００７８】
本実施の形態２のメモリモジュールは、前記実施の形態１と同様にパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビット化、大容量化、多ピン化によるビットバス対応を可能とし、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリをプリント基板上に搭載したメモリモジュールとされ、前記実施の形態１との相違点は、不揮発性メモリの書き込み制御専用の導電性端子の代わりに、メモリモジュールに設けられる導電性端子をプリント基板の位置合わせマークと兼ねるようにした点である。他は、前記実施の形態１と同様であり、図８において同一の符号を付している。
【００７９】
すなわち、本実施の形態２におけるメモリモジュール基板１ａ（プリント基板）には、図８に示すように、前記実施の形態１と同様のＥＥＰＲＯＭ２（不揮発性メモリ）、プルアップ抵抗３、メモリデバイス４およびチップコンデンサ５が実装されるそれぞれの搭載パッドとともに、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドに書き込み制御用の配線７を通じて電気的に接続され、メモリモジュール基板１ａの位置合わせマークを兼ねたＥＥＰＲＯＭ２の書き込み制御用のパッド８ａ（導電性端子）が設けられている。
【００８０】
また、このメモリモジュール基板１ａの位置合わせマークを兼ねたＥＥＰＲＯＭ２の書き込み制御用のパッド８ａは、書き込み制御用の配線７を通じてプルアップ抵抗３の一端が実装される搭載パッドに電気的に接続され、さらにプルアップ抵抗３の他端が実装される搭載パッドは書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続されており、このパッド８ａを通じてメモリモジュール基板１ａに実装されるＥＥＰＲＯＭ２へのデータの書き込みを外部から電気的に制御することが可能となっている。
【００８１】
従って、本実施の形態２のメモリモジュールによれば、メモリモジュール基板１ａの主面に、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドに電気的に接続され、メモリモジュール基板１ａの位置合わせマークを兼ねたＥＥＰＲＯＭ２の書き込み制御用のパッド８ａが設けられていることにより、前記実施の形態１と同様に、ＥＥＰＲＯＭ２をメモリモジュール基板１ａに搭載した後においてもＥＥＰＲＯＭ２に所定のデータを書き込むことができ、一方、電子機器、システムで使用する場合にはＥＥＰＲＯＭ２に書き込まれたデータが誤って消去されたり、破壊されることがなく、またこのパッド８ａや配線７を他の搭載パッドや信号の配線１０などと同一の配線工程で形成することができるので、メモリモジュール基板１ａのコスト増大を招くことはなく、かつメモリモジュール基板１ａを大きくする必要もない。
【００８２】
特に、本実施の形態２においては、メモリモジュールの位置合わせマークをＥＥＰＲＯＭ２の書き込み制御用のパッド８ａとして用いることで、わざわざ書き込み制御専用のパッドを設けることなく、前記実施の形態１のＥＥＰＲＯＭ２の書き込み制御専用のパッド８を設けた場合と同様のメモリモジュールを実現することができるので、コスト的およびスペース的な面においてさらなる効果が期待できる。
【００８３】
（実施の形態３）
図９は本発明の実施の形態３であるメモリモジュールの要部を示す平面図である。
【００８４】
本実施の形態３のメモリモジュールは、前記実施の形態１と同様にパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビット化、大容量化、多ピン化によるビットバス対応を可能とし、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリをプリント基板上に搭載したメモリモジュールとされ、前記実施の形態１との相違点は、不揮発性メモリの書き込み制御専用の導電性端子の代わりに、メモリモジュールに設けられる導電性端子を不揮発性メモリの搭載パッドと兼ねるようにした点である。他は、前記実施の形態１と同様であり、図９において同一の符号を付している。
【００８５】
すなわち、本実施の形態３におけるメモリモジュール基板１ｂ（プリント基板）には、図９に示すように、前記実施の形態１と同様のＥＥＰＲＯＭ２（不揮発性メモリ）、プルアップ抵抗３、メモリデバイス４およびチップコンデンサ５が実装されるそれぞれの搭載パッドが設けられ、このうち、ＥＥＰＲＯＭの書き込み制御（ＷＰ）端子６の搭載パッドが、選別試験装置の金属針などを立てて電気的な接続を取ることができるように通常の搭載パッドよりも大きな面積で形成され、ＥＥＰＲＯＭ２のＷＰ端子６の搭載パッドを兼ねたＥＥＰＲＯＭ２の書き込み制御用のパッド８ｂ（導電性端子）として設けられている。
【００８６】
また、このＥＥＰＲＯＭ２のＷＰ端子６の搭載パッドを兼ねたＥＥＰＲＯＭ２の書き込み制御用のパッド８ｂは、書き込み制御用の配線７を通じてプルアップ抵抗３の一端が実装される搭載パッドに電気的に接続され、さらにプルアップ抵抗３の他端が実装される搭載パッドは書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続されており、このパッド８ｂを通じてメモリモジュール基板１ｂに実装されるＥＥＰＲＯＭ２へのデータの書き込みを外部から電気的に制御することが可能となっている。
【００８７】
従って、本実施の形態３のメモリモジュールによれば、メモリモジュール基板１ｂの主面に、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドを兼ねたＥＥＰＲＯＭ２の書き込み制御用のパッド８ｂが設けられていることにより、前記実施の形態１と同様に、ＥＥＰＲＯＭ２をメモリモジュール基板１ｂに搭載した後においてもＥＥＰＲＯＭ２に所定のデータを書き込むことができ、一方、電子機器、システムで使用する場合にはＥＥＰＲＯＭ２に書き込まれたデータが誤って消去されたり、破壊されることがなく、またこのパッド８ｂや配線７を他の搭載パッドや信号の配線などと同一の配線工程で形成することができるので、メモリモジュール基板１ｂのコスト増大を招くことはなく、かつメモリモジュール基板１ｂを大きくする必要もない。
【００８８】
特に、本実施の形態３においては、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドを大きな面積にしてＥＥＰＲＯＭ２の書き込み制御用のパッド８ｂとして用いることで、わざわざ書き込み制御専用のパッドを設けることなく、前記実施の形態１のＥＥＰＲＯＭ２の書き込み制御専用のパッド８を設けた場合と同様のメモリモジュールを実現することができるので、コスト的およびスペース的な面においてさらなる効果が期待できる。
【００８９】
（実施の形態４）
図１０は本発明の実施の形態４であるメモリモジュールの要部を示す平面図である。
【００９０】
本実施の形態４のメモリモジュールは、前記実施の形態１と同様にパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビット化、大容量化、多ピン化によるビットバス対応を可能とし、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリをプリント基板上に搭載したメモリモジュールとされ、前記実施の形態１との相違点は、不揮発性メモリの書き込み制御専用の導電性端子をメモリモジュールの外部接続端子と同一列に配列するようにした点である。他は、前記実施の形態１と同様であり、図１０において同一の符号を付している。
【００９１】
すなわち、本実施の形態４におけるメモリモジュール基板１ｃ（プリント基板）には、図１０に示すように、前記実施の形態１と同様のＥＥＰＲＯＭ２（不揮発性メモリ）、プルアップ抵抗３、メモリデバイス４およびチップコンデンサ５が実装されるそれぞれの搭載パッドとともに、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドに書き込み制御用の配線７を通じて電気的に接続され、メモリモジュール端子９と同一列に配列されたＥＥＰＲＯＭ２の書き込み制御専用のパッド８ｃ（導電性端子）が設けられている。
【００９２】
また、このメモリモジュール端子９と同一列に配列されたＥＥＰＲＯＭ２の書き込み制御専用のパッド８ｃは、書き込み制御用の配線７を通じてプルアップ抵抗３の一端が実装される搭載パッドに電気的に接続され、さらにプルアップ抵抗３の他端が実装される搭載パッドは書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続されており、このパッド８ｃを通じてメモリモジュール基板１ｃに実装されるＥＥＰＲＯＭ２へのデータの書き込みを外部から電気的に制御することが可能となっている。
【００９３】
従って、本実施の形態４のメモリモジュールによれば、メモリモジュール基板１ｃの主面に、メモリモジュール端子９と同一列に配列されたＥＥＰＲＯＭ２の書き込み制御専用のパッド８ｃが設けられていることにより、前記実施の形態１と同様に、ＥＥＰＲＯＭ２をメモリモジュール基板１ｃに搭載した後においてもＥＥＰＲＯＭ２に所定のデータを書き込むことができ、一方、電子機器、システムで使用する場合にはＥＥＰＲＯＭ２に書き込まれたデータが誤って消去されたり、破壊されることがなく、またこのパッド８ｃや配線７を他の搭載パッドや信号の配線などと同一の配線工程で形成することができるので、メモリモジュール基板１ｃのコスト増大を招くことはなく、かつメモリモジュール基板１ｃを大きくする必要もない。
【００９４】
特に、本実施の形態４においては、ＥＥＰＲＯＭ２の書き込み制御専用のパッド８ｃをメモリモジュール端子９と同一列に配列することで、前記実施の形態１の書き込み制御専用のパッド８のように電気的な接続を取るのに金属針などを使用した特別な治具などを必要とすることなく、通常のメモリモジュール端子９と同様な接続の取り方で書き込み制御が可能となり、さらなる製造コストの削減を図ることができる。
【００９５】
（実施の形態５）
図１１は本発明の実施の形態５であるメモリモジュールの要部を示す平面図である。
【００９６】
本実施の形態５のメモリモジュールは、前記実施の形態１と同様にパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビット化、大容量化、多ピン化によるビットバス対応を可能とし、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリをプリント基板上に搭載したメモリモジュールとされ、前記実施の形態１との相違点は、プルアップ抵抗をプリント基板に搭載する代わりに、このプルアップ抵抗を不揮発性メモリの内部に作り込むようにした点である。他は、前記実施の形態１と同様であり、図１１において同一の符号を付している。
【００９７】
すなわち、本実施の形態５におけるメモリモジュール基板１ｄ（プリント基板）には、図１１に示すように、前記実施の形態１と同様のメモリデバイス４およびチップコンデンサ５と、プルアップ抵抗３が作り込まれたＥＥＰＲＯＭ２ｄ（不揮発性メモリ）とが実装されるそれぞれの搭載パッドとともに、ＥＥＰＲＯＭ２ｄの書き込み制御（ＷＰ）端子６の搭載パッドに書き込み制御用の配線７を通じて電気的に接続された書き込み制御専用のパッド８（導電性端子）が設けられている。
【００９８】
また、この書き込み制御専用のパッド８が接続されるＥＥＰＲＯＭ２ｄの書き込み制御（ＷＰ）端子６は、ＥＥＰＲＯＭ２ｄの内部構造において、書き込み制御用の配線７を通じてプルアップ抵抗３の一端に電気的に接続され、さらにプルアップ抵抗３の他端が書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続されており、メモリモジュール基板１ｄ上のパッド８を通じて、このメモリモジュール基板１ｄに実装されるＥＥＰＲＯＭ２ｄへのデータの書き込みを外部から電気的に制御することが可能となっている。すなわち、プルアップ抵抗３は、図１１（ｂ）に示すようにコントローラロジック１３とＷＰ端子６との間に接続されている。
【００９９】
なお、このＥＥＰＲＯＭ２ｄの内部に作り込むプルアップ抵抗３、書き込み制御用の配線７は、ウェハ処理工程において、他の抵抗や信号の配線などと同一の処理で形成することができ、たとえばプルアップ抵抗３については配線長、配線幅を変えることにより所定の抵抗値に設定したり、または不純物濃度を変えることによっても同様に所定の抵抗値の抵抗を形成することができる。
【０１００】
従って、本実施の形態５のメモリモジュールによれば、メモリモジュール基板１ｄの主面に、ＥＥＰＲＯＭ２ｄの書き込み制御（ＷＰ）端子６の搭載パッドに電気的に接続された書き込み制御専用のパッド８が設けられ、かつこのパッド８が接続されるＥＥＰＲＯＭ２ｄのＷＰ端子６はＥＥＰＲＯＭ２ｄの内部構造においてプルアップ抵抗３を介して電源Ｖｃｃに電気的に接続されていることにより、前記実施の形態１と同様に、ＥＥＰＲＯＭ２ｄをメモリモジュール基板１ｄに搭載した後においてもＥＥＰＲＯＭ２ｄに所定のデータを書き込むことができ、一方、電子機器、システムで使用する場合にはＥＥＰＲＯＭ２ｄに書き込まれたデータが誤って消去されたり、破壊されることがなく、またこのパッド８を他の搭載パッドや信号の配線などと同一の配線工程で形成することができるので、メモリモジュール基板１ｄのコスト増大を招くことはなく、かつメモリモジュール基板１ｄを大きくする必要もない。
【０１０１】
特に、本実施の形態５においては、ＥＥＰＲＯＭ２ｄの内部にプルアップ抵抗３を作り込むことで、メモリモジュール基板１ｄ上にプルアップ抵抗３を設ける必要がなく、ＥＥＰＲＯＭ２ｄの書き込み制御専用のパッド８のみを設けることで前記実施の形態１〜４と同等の効果が得られるとともに、プルアップ抵抗３を搭載する必要がないので、その分メモリモジュールの小型化を図ることができる。同時に、ＥＥＰＲＯＭ２ｄ内に作り込むプルアップ抵抗３および書き込み制御用の配線７は、他の抵抗や信号の配線などと同一のウェハ処理で形成することができるので、コスト増大を招くこともない。
【０１０２】
（実施の形態６）
図１２は本発明の実施の形態６であるメモリモジュールを示す平面図、図１３は本実施の形態６のメモリモジュールを示す側面図である。
【０１０３】
本実施の形態６のメモリモジュールは、前記実施の形態１と同様にパーソナルコンピュータ、ワークステーションなどの電子機器、システムなどのそれぞれの用途向けに、ＪＥＤＥＣ統一規格に適合する多ビット化、大容量化、多ピン化によるビットバス対応を可能とし、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリをプリント基板上に搭載したメモリモジュールとされ、前記実施の形態１との相違点は、表面実装型パッケージのメモリデバイスの代わりに、ＴＣＰ(Tape Carrier Package)構造のメモリデバイスをプリント基板上に搭載するようにした点である。他は、前記実施の形態１と同様であり、図１２，１３において同一の符号を付している。
【０１０４】
すなわち、本実施の形態６におけるメモリモジュール基板１ｅ（プリント基板）には、図１２および図１３に示すように、前記実施の形態１と同様のＥＥＰＲＯＭ２（不揮発性メモリ）、プルアップ抵抗３およびチップコンデンサ５と、ＴＣＰ構造のメモリデバイス４ｅとが実装されるそれぞれの搭載パッドとともに、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドに書き込み制御用の配線７を通じて電気的に接続された書き込み制御専用のパッド８（導電性端子）が設けられている。
【０１０５】
また、このＥＥＰＲＯＭ２のＷＰ端子６の搭載パッドに電気的に接続された書き込み制御専用のパッド８は、書き込み制御用の配線７を通じてプルアップ抵抗３の一端が実装される搭載パッドに電気的に接続され、さらにプルアップ抵抗３の他端が実装される搭載パッドは書き込み制御用の配線７を通じて電源Ｖｃｃに電気的に接続されており、このパッド８を通じてメモリモジュール基板１ｅに実装されるＥＥＰＲＯＭ２へのデータの書き込みを外部から電気的に制御することが可能となっている。
【０１０６】
さらに、本実施の形態６におけるメモリデバイス４ｅは、リード配線が形成されたテープ状の絶縁フィルムにチップが搭載され、このチップのバンプがリードと接続されたＴＣＰ構造のパッケージであり、このＴＣＰ構造によるメモリデバイス４ｅは実装の直前にリードが切断・成形された後にメモリモジュール基板１ｅに実装されるようになっている。なお、メモリモジュール基板１ｅへの実装後は、たとえば金属製またはプラスチック製などのカバー２９により覆われて保護されるようになっている。
【０１０７】
また、このようなＴＣＰ構造のメモリデバイス４ｅは、前記実施の形態１〜５のようなＱＦＰなどの表面実装型パッケージに比べて、外部接続端子のピッチを狭くしやすく、また外形を薄くしやすいので、薄型の多ピンパッケージとなるので、たとえばこのＴＣＰ構造を活かしてメモリモジュールを外形的に小型かつ薄型にしたり、または複数個のＴＣＰ構造のチップを積層構造に形成してメモリモジュールの記憶容量を増やすことなども可能である。
【０１０８】
従って、本実施の形態６のメモリモジュールによれば、メモリモジュール基板１ｅの主面に、ＥＥＰＲＯＭ２の書き込み制御（ＷＰ）端子６の搭載パッドに電気的に接続された書き込み制御専用のパッド８が設けられ、かつＴＣＰ構造のメモリデバイス４ｅが実装されていることにより、前記実施の形態１と同様に、ＥＥＰＲＯＭ２をメモリモジュール基板１ｅに搭載した後においてもＥＥＰＲＯＭ２に所定のデータを書き込むことができ、一方、電子機器、システムで使用する場合にはＥＥＰＲＯＭ２に書き込まれたデータが誤って消去されたり、破壊されることがなく、またこのパッド８や配線７を他の搭載パッドや信号の配線などと同一の配線工程で形成することができるので、メモリモジュール基板１ｅのコスト増大を招くことはなく、かつメモリモジュール基板１ｅを大きくする必要もない。
【０１０９】
特に、本実施の形態６においては、ＴＣＰ構造のメモリデバイス４ｅが実装されることで、メモリモジュールの小型・薄型化を可能にしたり、またはメモリモジュールの記憶容量を増加することができる。
【０１１０】
以上、本発明者によってなされた発明を発明の実施の形態１〜６に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【０１１１】
たとえば、前記実施の形態のメモリモジュールについては、メモリモジュール基板の主面にＥＥＰＲＯＭが実装される場合について説明したが、本発明は前記実施の形態に限定されるものではなく、フラッシュＥＥＰＲＯＭ（フラッシュメモリ）などの他の不揮発性メモリについても適用することができ、特に書き込み制御端子を有し、データ入出力がシリアル形式の不揮発性メモリ全般に広く適用可能である。
【０１１２】
さらに、メモリモジュール基板に実装される部品については、前記実施の形態に示した例に限られるものではなく、ドライバやレジスタなどを含むロジックデバイスなどを実装することも可能である。
【０１１３】
また、メモリモジュール基板については、ＪＥＤＥＣ統一規格に適合した標準仕様のメモリモジュール基板にのみ限定されるものではなく、他の仕様のプリント基板などを使用することも可能である。
【０１１４】
さらに、前記実施の形態において示したメモリモジュールの構成において、実装されるそれぞれの部品の種類および数量、メモリモジュール基板の材料などはそれぞれの一例を示したものであり、よって前記のような内容に限られるものでないことはいうまでもない。
【０１１５】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【０１１６】
(1).プリント基板上に、不揮発性メモリの書き込み制御端子と電気的に接続された導電性端子を設けることで、この書き込み制御端子を有する不揮発性メモリをプリント基板に搭載後、導電性端子の電圧レベルを制御して不揮発性メモリに所定のデータを書き込むことが可能となる。
【０１１７】
(2).前記(1) において、導電性端子がプルアップ抵抗を介して電源に接続されているので、メモリモジュールをパーソナルコンピュータ、ワークショップなどの電子機器、システムで使用する場合には、不揮発性メモリは書き込み禁止状態となるので、書き込まれたデータの誤消去や破壊を防止することが可能となる。
【０１１８】
(3).前記(1) により、メモリモジュールの外部接続端子の端子数を増やすことなく、導電性端子を同一の配線工程で形成することができるので、メモリモジュールの製造コストの削減が可能となる。
【０１１９】
(4).前記(1) により、メモリモジュールの外部接続端子として不揮発性メモリの書き込み制御用の端子を持つ必要がなくなるので、メモリモジュールの端子数が削減でき、メモリモジュールの小型化が可能となる。
【０１２０】
(5).導電性端子をプリント基板の位置合わせマークと兼用する場合には、新たに書き込み制御専用の端子を設ける必要がないので、より一層、製造コストの削減とメモリモジュールの小型化を実現することが可能となる。
【０１２１】
(6).導電性端子を不揮発性メモリの搭載パッドと兼用する場合には、前記(5) と同様に、新たに書き込み制御専用の端子を設ける必要がないので、より一層、製造コストの削減とメモリモジュールの小型化を実現することが可能となる。
【０１２２】
(7).導電性端子をメモリモジュールの外部接続端子と同一列に配列する場合には、メモリモジュールの外部接続端子と同様な接続の取り方で書き込みを制御することができるので、より一層、製造コストの削減を図ることが可能となる。
【０１２３】
(8).プルアップ抵抗を不揮発性メモリの内部に作り込む場合には、プリント基板上にプルアップ抵抗を搭載する必要がないので、より一層、メモリモジュールの小型化を図ることが可能となる。
【０１２４】
(9).プリント基板上にＴＣＰ構造のメモリデバイスを実装する場合には、より一層、メモリモジュールの小型・薄型化を可能にしたり、または大きな記憶容量のメモリモジュールを実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１であるメモリモジュールを示す平面図である。
【図２】本発明の実施の形態１のメモリモジュールを示す側面図である。
【図３】本発明の実施の形態１のメモリモジュールの要部を示す平面図である。
【図４】本発明の実施の形態１のメモリモジュールの製造工程を示すフロー図である。
【図５】本発明の実施の形態１における選別試験装置を示す概略構成図である。
【図６】本発明の実施の形態１に対応する比較例のメモリモジュールの製造工程を示すフロー図である。
【図７】本発明の実施の形態１におけるメモリモジュール基板の製造工程を示すフロー図である。
【図８】本発明の実施の形態２であるメモリモジュールの要部を示す平面図である。
【図９】本発明の実施の形態３であるメモリモジュールの要部を示す平面図である。
【図１０】本発明の実施の形態４であるメモリモジュールの要部を示す平面図である。
【図１１】本発明の実施の形態５であるメモリモジュールの要部を示す平面図である。
【図１２】本発明の実施の形態６であるメモリモジュールを示す平面図である。
【図１３】本発明の実施の形態６のメモリモジュールを示す側面図である。
【図１４】本発明に対して検討した技術として、書き込み制御端子を持たないＥＥＰＲＯＭを示す平面図である。
【図１５】本発明に対して検討した技術として、書き込み制御端子を持たないＥＥＰＲＯＭを示す内部構成図である。
【図１６】本発明に対して検討した技術として、書き込み制御端子を持たないＥＥＰＲＯＭへのデータ書き込み手順を示すフロー図である。
【図１７】本発明に対して検討した技術として、書き込み制御端子を持たないＥＥＰＲＯＭを搭載したメモリモジュールの要部を示す平面図である。
【図１８】本発明に対して検討した技術として、書き込み制御端子を有するＥＥＰＲＯＭを示す平面図である。
【図１９】本発明に対して検討した技術として、書き込み制御端子を有するＥＥＰＲＯＭを示す内部構成図である。
【図２０】本発明に対して検討した技術として、書き込み制御端子を有するＥＥＰＲＯＭへのデータ書き込み手順を示すフロー図である。
【図２１】本発明に対して検討した技術として、書き込み制御端子を有するＥＥＰＲＯＭを搭載したメモリモジュールの要部を示す平面図である。
【符号の説明】
１，１ａ〜１ｅ メモリモジュール基板（プリント基板）
２，２ｄ ＥＥＰＲＯＭ（不揮発性メモリ）
３ プルアップ抵抗
４，４ｅ メモリデバイス
５ チップコンデンサ
６ 書き込み制御端子
７ 配線
８，８ａ〜８ｃ パッド（導電性端子）
９ メモリモジュール端子（外部接続端子）
１０ 配線
１１ メモリマトリックス
１２ スタート／ストップロジック
１３ コントローラロジック
１４ スレーブアドレスコンパレータ
１５ ワードアドレスカウンタ
１６ メモリコントローラ
１７ データレジスタ
１８ 切り欠き
１９ 測定治具台
２０ ばね
２１ 測定治具
２２ 金属針
２３ 金属針
２４ 金属針
２５ 配線
２６ メモリテスタ
２７ 搭載パッド
２８ スルーホールランド
２９ カバー
Claims (14)
- プリント基板上に、少なくとも、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリを搭載したメモリモジュールであって、前記不揮発性メモリは前記メモリモジュールの識別データを格納し提供するものであり、前記プリント基板上に、前記不揮発性メモリの前記書き込み制御端子を外部から電気的に制御可能とし、かつ前記書き込み制御端子に電気的に接続された導電性端子を有し、前記導電性端子が電源に接続されていることを特徴とするメモリモジュール。
- 請求項１記載のメモリモジュールであって、前記不揮発性メモリはＥＥＰＲＯＭであることを特徴とするメモリモジュール。
- 請求項１記載のメモリモジュールであって、前記導電性端子は、前記電源にプルアップ抵抗を介して接続されていることを特徴とするメモリモジュール。
- 請求項１記載のメモリモジュールであって、前記導電性端子は、前記プリント基板の位置合わせマークを兼ねていることを特徴とするメモリモジュール。
- 請求項１記載のメモリモジュールであって、前記導電性端子は、前記不揮発性メモリの搭載パッドを兼ねていることを特徴とするメモリモジュール。
- 請求項１記載のメモリモジュールであって、前記導電性端子は、前記メモリモジュールの外部接続端子と同一列に配列されていることを特徴とするメモリモジュール。
- 請求項３記載のメモリモジュールであって、前記プルアップ抵抗は、前記不揮発性メモリとともに前記プリント基板上に搭載されていることを特徴とするメモリモジュール。
- 請求項３記載のメモリモジュールであって、前記プルアップ抵抗は、前記不揮発性メモリの内部に作り込まれていることを特徴とするメモリモジュール。
- 少なくとも、書き込み制御端子を有しデータ入出力がシリアル形式の不揮発性メモリを搭載するプリント基板であって、前記不揮発性メモリはメモリモジュールの識別データを格納し提供するものであり、前記プリント基板上に、前記不揮発性メモリの前記書き込み制御端子を外部から電気的に制御可能とし、かつ前記書き込み制御端子に電気的に接続された導電性端子を有し、前記導電性端子が電源に接続されていることを特徴とするプリント基板。
- 請求項９記載のプリント基板であって、前記不揮発性メモリはＥＥＰＲＯＭであることを特徴とするプリント基板。
- 請求項９記載のプリント基板であって、前記導電性端子は、前記電源にプルアップ抵抗を介して接続されていることを特徴とするプリント基板。
- 請求項９記載のプリント基板であって、前記導電性端子は、前記プリント基板の位置合わせマークを兼ねていることを特徴とするプリント基板。
- 請求項９記載のプリント基板であって、前記導電性端子は、前記不揮発性メモリの搭載パッドを兼ねていることを特徴とするプリント基板。
- 請求項９記載のプリント基板であって、前記導電性端子は、前記プリント基板の外部接続端子と同一列に配列されていることを特徴とするプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30779096A JP3718015B2 (ja) | 1996-11-19 | 1996-11-19 | メモリモジュールおよびプリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30779096A JP3718015B2 (ja) | 1996-11-19 | 1996-11-19 | メモリモジュールおよびプリント基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10150143A JPH10150143A (ja) | 1998-06-02 |
| JP3718015B2 true JP3718015B2 (ja) | 2005-11-16 |
Family
ID=17973286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30779096A Expired - Fee Related JP3718015B2 (ja) | 1996-11-19 | 1996-11-19 | メモリモジュールおよびプリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3718015B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0565006A2 (en) | 1992-04-06 | 1993-10-13 | Fuji Photo Film Co., Ltd. | Method for preparing PS plate |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100509975B1 (ko) * | 1998-08-28 | 2005-11-11 | 삼성전자주식회사 | 모듈용 인쇄회로기판 |
| JP2007103780A (ja) * | 2005-10-06 | 2007-04-19 | Nippon Densan Corp | 回路基板およびその回路基板を備えたブラシレスｄｃモータ |
| JP2008109219A (ja) * | 2006-10-23 | 2008-05-08 | Funai Electric Co Ltd | テレビジョンおよびｅｄｉｄ書換回路 |
| JP5338339B2 (ja) * | 2009-01-27 | 2013-11-13 | 株式会社リコー | 液滴吐出ヘッド及びそれを備えた液滴吐出装置、画像形成装置 |
| JP5855616B2 (ja) * | 2013-09-12 | 2016-02-09 | 大日本印刷株式会社 | 回路板の検査方法、回路板の検査装置 |
| JP7124000B2 (ja) * | 2020-03-30 | 2022-08-23 | 株式会社藤商事 | 遊技機 |
-
1996
- 1996-11-19 JP JP30779096A patent/JP3718015B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0565006A2 (en) | 1992-04-06 | 1993-10-13 | Fuji Photo Film Co., Ltd. | Method for preparing PS plate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10150143A (ja) | 1998-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038132A (en) | Memory module | |
| US7423885B2 (en) | Die module system | |
| US7806324B1 (en) | Methods of making and using memory card with enhanced testability | |
| US10204661B2 (en) | Semiconductor device | |
| US5744827A (en) | Three dimensional stack package device having exposed coupling lead portions and vertical interconnection elements | |
| JP3718008B2 (ja) | メモリモジュールおよびその製造方法 | |
| KR100769759B1 (ko) | 반도체 메모리 카드 및 그 제조 방법 | |
| US7652368B2 (en) | Semiconductor device | |
| US7466160B2 (en) | Shared memory bus architecture for system with processor and memory units | |
| US4992849A (en) | Directly bonded board multiple integrated circuit module | |
| US7797578B2 (en) | Fault diagnosis of serially-addressed memory chips on a test adaptor board to a middle memory-module slot on a PC motherboard | |
| KR0120921B1 (ko) | 반도체 장치 | |
| US20030090879A1 (en) | Dual inline memory module | |
| US20010026008A1 (en) | Semiconductor device, a semiconductor module loaded with said semiconductor device and a method of manufacturing said semiconductor device | |
| JP2000150699A (ja) | 半導体装置 | |
| JP2009003991A (ja) | 半導体装置及び半導体メモリテスト装置 | |
| JP2010278471A (ja) | 半導体装置とモジュール | |
| KR100435978B1 (ko) | 반도체장치 | |
| JP3718015B2 (ja) | メモリモジュールおよびプリント基板 | |
| US20050000727A1 (en) | Method and apparatus for maintaining a separation between contacts | |
| US6947303B2 (en) | Memory chip, memory component and corresponding memory module and method | |
| JP4674852B2 (ja) | 半導体装置 | |
| US8376238B2 (en) | Semiconductor storage device | |
| TWI631681B (zh) | 雙晶片封裝結構 | |
| JPH1174449A (ja) | メモリモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050901 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |