JPH10135273A - 配線基板の実装構造 - Google Patents
配線基板の実装構造Info
- Publication number
- JPH10135273A JPH10135273A JP28874096A JP28874096A JPH10135273A JP H10135273 A JPH10135273 A JP H10135273A JP 28874096 A JP28874096 A JP 28874096A JP 28874096 A JP28874096 A JP 28874096A JP H10135273 A JPH10135273 A JP H10135273A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- board
- insulating substrate
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
板にロウ付け実装する際に、強固に且つ長期にわたり安
定した接続状態を維持できる高信頼性の配線基板の実装
構造を提供する。 【解決手段】複数の接続端子4を具備するセラミックス
配線基板Aを、有機樹脂を含む絶縁体表面に配線導体が
形成された外部電気回路基板B上に載置し、基板Aの接
続端子4と回路基板Bの配線導体11とをロウ付け実装
する配線基板の実装構造において、F=L・Δα・t−
(0.025 ・L3 ・Δt/E・t3 )(式中、L:絶縁基
板の複数の接続端子のうち、2つの接続端子間の最大離
間距離(mm)、Δα:配線基板における絶縁基板と外
部電気回路基板との40〜400℃における熱膨張係数
差(ppm/℃)、t:配線基板の厚み(mm)、E:
配線基板のヤング率(GPa))で表されるF値を20
0以下とする。
Description
縁体を備えた外部電気回路基板の表面に、配線基板、特
に大型の表面実装型の配線基板をロウ付けして実装する
のに適した実装構造に関するものである。
は内部にメタライズ配線層が配設された構造からなる。
また、この配線基板の代表的な例として、半導体素子、
特にLSI(大規模集積回路素子)等の半導体集積回路
素子を収容するための半導体素子収納用パッケージは、
一般にアルミナセラミックスからなる絶縁基板の表面に
半導体素子を収容するための凹部が形成され、また絶縁
基板の表面および内部には、タングステン、モリブデン
等の高融点金属粉末から成る複数個のメタライズ配線層
が配設され、凹部内に収納される半導体素子と電気的に
接続される。また、絶縁基板の下面または側面には、外
部電気回路基板と電気的に接続するための接続端子が備
えられ、この接続端子は、メタライズ配線層と電気的に
接続されている。
ジは、絶縁基板下面または側面に設けられた接続端子と
外部電気回路基板表面に形成された配線導体とを半田等
によりロウ付けして電気的に接続することにより実装さ
れる。
ど、半導体素子に形成される電極数も増大するが、これ
に伴いこれを収納する半導体収納用パッケージにおける
端子数も増大することになる。ところが、電極数が増大
するに伴いパッケージ自体の寸法を大きくする必要があ
るが、それと同時に小型化も要求されるためパッケージ
における接続端子の密度を高くすることが必要となる。
構造としては、パッケージの下面にコバールなどの金属
ピンを接続したピングリッドアレイ(PGA)が最も一
般的であるが、表面実装型のパッケージとして、パッケ
ージの側面に導出されたメタライズ配線層にL字状の金
属部材がロウ付けされたクワッドフラットパッケージ
(QFP)、パッケージの4つの側面に電極パッドを備
えたリードピンのないリードレスチップキャリア(LC
C)、さらに絶縁基板の下面に半田からなる球状端子に
より構成したボールグリッドアレイ(BGA)等があ
り、これらの中でもBGAが最も高密度化が可能である
と言われている。
続端子を接続パッドに半田などのロウ材からなる球状端
子をロウ付けした端子により構成し、この球状端子を外
部電気回路基板の配線導体上に載置当接させ、しかる
後、前記端子を約250〜400℃の温度で加熱溶融
し、球状端子を配線導体に接合させることによって外部
電気回路基板上に実装することが行われている。このよ
うな実装構造により、半導体素子収納用パッケージの内
部に収容されている半導体素子はその各電極がメタライ
ズ配線層及び接続端子を介して外部電気回路に電気的に
接続される。
る絶縁基板としては、最近では、低温焼成化、低誘電率
化および高電気伝導性の銅配線が可能なことから、絶縁
基板をガラスセラミック焼結体により構成することも提
案されている。
ける絶縁基板として従来より使用されているアルミナ、
ムライトなどのセラミックスは、200MPa以上の高
強度を有し、しかもメタライズ配線層などとの多層化技
術として信頼性の高い点で多用されているが、絶縁基板
がガラス−エポキシ樹脂複合材料、ガラス−ポリイミド
樹脂複合材料などの有機樹脂を含むプリント基板などの
外部電気回路基板に表面実装した場合、半導体素子の作
動時に発する熱が絶縁基板と外部電気回路基板の両方に
繰り返し印加されると、前記外部電気回路基板と絶縁基
板との熱膨張係数差が10ppm/℃以上と大きいため
に、熱応力が発生するという問題がある。
が300未満と比較的少なかったり、接続端子がピンか
らなる場合、あるいはパッケージ自体のサイズが小さい
場合には、発生する熱応力も小さい。しかしながら、接
続端子数が300以上となったり、パッケージサイズが
大型化すると、発生する応力も増大する傾向にあり、半
導体素子の作動/停止によりこれがパッケージの外部電
気回路基板への半田実装部に繰り返し印加されると、パ
ッケージの接続端子の外周部、及び外部電気回路基板の
配線導体と接続端子との接合界面に応力が集中し、パッ
ケージにおいて接続端子が絶縁基板より剥離したり、接
続端子が外部電気回路基板の配線導体から剥離し、パッ
ケージの接続端子を外部電極回路の配線導体に長期にわ
たり安定に電気的接続できないという致命的な欠点を有
していた。特に、上記傾向は、前記QFP、LCCおよ
びBGA型等の表面実装型のパッケージにおいて顕著で
ある。
ケージ等の配線基板を、絶縁体が有機樹脂を主体として
なる外部電気回路基板にロウ付けによって表面実装する
際に、強固に且つ長期にわたり安定した接続状態を維持
できる高信頼性の配線基板の実装構造を提供することを
目的とするものである。
ジ等の配線基板の外部電気回路基板への実装時において
発生する熱応力を緩和させる方法について種々検討を重
ねた結果、配線基板における絶縁基板に取着された複数
の接続端子のうち、2つの接続端子間の最大離間距離、
配線基板における絶縁基板と配線基板を実装する外部電
気回路基板との熱膨張係数差、配線基板の厚み、配線基
板のヤング率を特定の関係になるように制御することに
より、半田に発生する応力を軽減し、長期にわたり安定
した実装が可能となることを見いだし、本発明に至っ
た。
ラミック絶縁基板と、該絶縁基板に配設されたメタライ
ズ配線層と、前記絶縁基板に取着され前記メタライズ配
線層と電気的に接続された接続端子とを具備する配線基
板を、少なくとも有機樹脂を含む絶縁体の表面に配線導
体が被着形成された外部電気回路基板上に載置し、前記
配線基板の接続端子と前記外部電気回路基板の配線導体
とをロウ付けして実装してなる配線基板の実装構造であ
って、下記数1
特徴とするものである。
みtが0.3mm以上、接続端子間の最大離間距離が2
0mm以上であること、前記絶縁基板の40〜400℃
における熱膨張係数が8〜25ppm/℃であること、
前記外部電気回路基板の40〜400℃における熱膨張
係数が8〜28ppm/℃であることが望ましい。
基板における絶縁基板が、ガラスセラミック焼結体から
なり、具体的には、Li2 Oを5〜30重量%含有する
リチウム珪酸ガラス20〜80体積%と、フォルステラ
イト、クリストバライトおよびクォーツの少なくとも1
種を含むフィラー80〜20体積%とからなる混合物を
成形し、焼成したものであることが望ましい。
付図面に基づき詳細に説明する。図1及び図2は、本発
明の一例を示す図であり、セラミック絶縁基板の表面あ
るいは内部にメタライズ配線層が配設された、いわゆる
配線基板を基礎的構造とするもので、図1は、本発明に
おける配線基板の一例としてBGA型パッケージと、そ
の実装構造を示すものであり、AはBGA型パッケー
ジ、Bは外部電気回路基板である。
ク絶縁基板1と蓋体2とメタライズ配線層3と接続端子
4およびパッケージの内部に収納される半導体素子5に
より構成され、絶縁基板1に形成されたキャビティ6内
に半導体素子5が収納され、キャビティ6は、蓋体2に
よって気密に封止されている。
形成され、絶縁基板1の表面および内部に配設されたメ
タライズ配線層3と電気的に接続されている。この図1
のBGA型パッケージにおいては、接続端子4は、例え
ば、図2に示すように、絶縁基板1の下面に形成された
多数の電極パッド7と半田(錫−鉛合金)などの高融点
ロウ材からなるボール状の端子8が低融点半田9によっ
て取着された構造からなる。
リント基板からなり、ガラス−エポキシ樹脂、ガラス−
ポリイミド樹脂複合材料などの有機樹脂を含む材料から
なる絶縁体10の表面に、Cu、Au、Al、Ni、P
b−Snなどの金属からなる配線導体11が被着形成さ
れたものであり、以下、単にプリント基板と称する場合
もある。
基板Bに実装するには、パッケージAの絶縁基板1下面
のボール状接続端子8をプリント基板Bの配線導体11
上に載置当接させ、しかる後、低融点半田などのロウ材
12によってプリント基板B上に実装される。
時、または実装後の配線基板に搭載される半導体素子の
繰り返し作動時において、配線基板Aには、外部電気回
路基板Bとの熱膨張差により配線基板の中心方向への圧
縮応力と、配線基板に垂直に下方への応力による曲げ応
力が発生する。言い換えれば、配線基板Aの絶縁基板1
と外部電気回路基板Bとの間に発生する応力は、配線基
板における接続端子の最大離間距離L、両者の熱膨張係
数差Δαおよび配線基板の厚みtが大きいほど大きくな
る。
ことで緩和され、また曲げ応力は、配線基板が撓むこと
により緩和される。この配線基板の歪み量および撓み量
は、配線基板のサイズと配線基板のヤング率によって決
定され、ヤング率が小さいほど配線基板は歪み易く、ま
た撓み易くなり、圧縮応力および曲げ応力を緩和するこ
とができる。即ち、絶縁基板と外部電気回路基板との熱
膨張係数差Δαが小さい場合、または配線基板のヤング
率が小さい場合には、前記最大離間距離L、配線基板の
厚みtが大きくても発生する応力が小さいために信頼性
の高い実装が可能となる。
得るための条件について検討した結果、下記数1
に、各要素を制御する。この数1において、(L・Δα
・t)は、配線基板の外部電気回路基板への実装時、ま
たは実装後の半導体素子の繰り返し作動時において、両
者の熱膨張差により発生する応力の大きさを示し、(0.
025 ・L3 ・Δα/E・t3 )とは、配線基板が撓むこ
とにより緩和される応力の大きさを示すものである。従
って、上記の差が小さいほど、応力の発生が小さいこと
を意味するもので、実用上、上記のF値が200以下、
特に150以下であれば、信頼性の高い実装が可能とな
る。逆に、前記数1によって規定されるF値が、F>2
00の場合、上記圧縮応力および曲げ応力がロウ付け部
に作用し、配線基板と外部電気回路基板との電気的接続
状態が経時的に悪化することとなる。
る2つの接続端子間の最大離間距離Lとは、配線基板の
絶縁基板に取着された複数の接続端子のうち、1つの接
続端子と他の接続端子との離間距離の最大値であり、例
えば、接続端子群のうちの最端部に取着された接続端子
と、他方の最端部に取着された接続端子間の離間距離で
あり、例えば、図3(a)に示すように、接続端子群
が、四角形状に配列された場合には、その四角形状の対
角線長さに相当する。また、図3(b)に示すような、
複雑形状に配列される場合には、図3(b)に示すよう
に、最も離れた端子間距離が相当する。
1602に基づき、図4(a)に示すように、絶縁基板
の表面および/または内部にメタライズ配線層が形成さ
れた配線基板を2点支持し、荷重を印加した時のたわみ
量から算出する方法、あるいは図4(b)に示すよう
に、配線基板の端部を固定支持し、他端部に荷重を印加
した時のたわみ量からも算出することができる。さら
に、配線基板の厚みtとは、実質的には、絶縁基板の厚
みに相当するものである。
因する応力の影響が大きくなる接続端子間の最大離間距
離が20mm以上、特に30mm以上、さらには40m
m以上の配線基板を40〜400℃における熱膨張係数
が8〜28ppm/℃の外部電気回路基板へ実装するの
に好適である。
基板の厚みtが0.3mm以上、前記配線基板における
接続端子の最大離間距離Lが20mm以上の大型の配線
基板を実装させる上では、絶縁基板の40〜400℃に
おける熱膨張係数が8〜25ppm/℃、配線基板のヤ
ング率が200GPa以下であることが望ましい。さら
には、絶縁基板の外部電気回路基板との熱膨張差Δαが
絶対値で0〜5ppm/℃であることが望ましい。
基板を構成する好適な絶縁材料としては、前記F値が上
記の範囲を満足するものであれば、Al2 O3 、Al
N、ZrO2 、ムライト、Si3 N4 、SiC等を主体
とするセラミックス、ガラス、ガラスセラミックス等の
公知の絶縁材料が用いることができる。
よび内部に配設されたメタライズ配線層を金、銅、銀の
うちの少なくとも1種により構成し、且つ絶縁基板と同
時焼成によって作製できるものであることが望ましい。
かかる点で、絶縁基板は1000℃以下で焼成可能であ
ることが望まれ、例えば、1000℃以下で焼成可能な
ガラス、またはガラスセラミックスが最も好適である。
しては、ホウケイ酸ガラス、ソーダ石灰ガラスなどのガ
ラスや、これらのガラスに、Al2 O3 、ZrO2 、S
iO2 、MgO、CaO、AlNなどのフィラー成分を
配合したガラスセラミックスが挙げられる。
℃における熱膨張係数が8〜25ppm/℃のガラスセ
ラミック材料としては、Li2 Oを5〜30重量%含有
する結晶性リチウム珪酸ガラスを20〜80体積%と、
フォルステライト、クリストバライトおよびクォーツの
うちの少なくとも1種を含むフィラー成分80〜20体
積%とからなる混合物を成形し、焼成したガラスセラミ
ック焼結体が好適に使用される。本発明によれば、結晶
性リチウム珪酸ガラスを上記の範囲で配合することによ
り、1000℃以下の温度で焼成でき、焼結後の焼結体
のヤング率が200GPa以下、熱膨張係数8〜25p
pm/℃のガラスセラミックスを得ることができる。
は、Li2 Oを5〜30重量%の割合で含有するととも
に、SiO2 を60〜85重量%含み、Li2 OとSi
O2 の合量が65〜95重量%であり、残部がAl2 O
3 、アルカリ土類酸化物、アルカリ金属酸化物、Zn
O、P2 O5 等から構成されるものが好適である。
420〜460℃であることが望ましい。また、屈伏点
は400℃〜800℃、特に400〜650℃であるこ
とが成形用有機バインダーを効率的に除去できるととも
に、銅との同時焼結性を高める点で望ましい。
配合されるフィラー成分としては、少なくともフォルス
テライト、クリストバライトおよびクォーツのうちの少
なくとも1種を含むことが、熱膨張係数を前記範囲に制
御する上で好適である。また、フィラーを組み合わすこ
とによってヤング率や熱膨張係数を制御することも可能
であって、その他のフィラー成分としては、トリジマイ
ト(SiO2 )、スピネル(MgO・Al2 O3 )、ウ
ォラストナイト(CaO・SiO2 )、モンティセラナ
イト(CaO・MgO・SiO2 )、ネフェリン(Na
2 O・Al2 O3 ・SiO2 )、リチウムシリケート
(Li2 O・SiO2 )、ジオプサイド(CaO・Mg
O・2SiO2 )、メルビナイト(3CaO・MgO・
2SiO2)、アケルマイト(2CaO・MgO・2S
iO2 )、マグネシア(MgO)、アルミナ(Al2 O
3 )、カーネギアイト(Na2 O・Al2 O3 ・2Si
O2)、エンスタタイト(MgO・SiO2 )、ホウ酸
マグネシウム(2MgO・B2 O3 )、セルシアン(B
aO・Al2 O3 ・2SiO2 )、B2 O3 ・2MgO
・2SiO2 、ガーナイト(ZnO・Al2 O3 )、ペ
タライト(LiAlSi4 O10)が挙げられる。
用いて、配線基板を作製するには、適当な成形用有機樹
脂バインダーを添加した後、所望の成形手段、例えば、
ドクターブレード、圧延法、金型プレス等によりシート
状に成形する。
金などのメタライズペーストをスクリーン印刷法等によ
って印刷し、また、場合によっては、前記グリーンシー
トに適当な打ち抜き加工してスルーホールを形成し、こ
のホール内にもメタライズペーストを充填する。そして
これらのグリーンシートを複数枚積層し焼成する。
合したバインダー成分を除去する。
雰囲気中で行われるが、配線導体としてCuを用いる場
合には、水蒸気を含有する100〜700℃の窒素雰囲
気中で行われる。この時、成形体の収縮開始温度は70
0〜850℃程度であることが望ましく、かかる収縮開
始温度がこれより低いとバインダーの除去が困難となる
ため、成形体中の結晶化ガラスの特性、特に屈伏点を前
述したように制御することが必要となる。
囲気中で行われ、これにより相対密度90%以上まで緻
密化される。この時の焼成温度が850℃より低いと緻
密化することができず、1050℃を越えるとメタライ
ズ配線層との同時焼成でメタライズ層が溶融してしま
う。
基板を構成するガラスセラミック焼結体中には、フィラ
ーとして添加したフォルステライト、クォーツ、クリス
トバライト等の結晶相や、これらフィラー成分に基づく
エンスタタイト等の結晶相、さらには結晶性ガラスから
析出したリチウムシリケート結晶相が存在する。その
他、結晶性ガラスとフィラーとの反応により生成した結
晶相も存在する場合がある。そして、これらの結晶相の
粒界には、微量のガラス相が存在する場合もある。これ
らの熱膨張係数の大きい結晶相を析出させることによ
り、高熱膨張係数を有するガラスセラミック焼結体を作
製することができる。
エポキシ樹脂基板などのプリント基板からなる外部電気
回路に対する配線基板の実装構造において、配線基板と
外部電気回路基板間に発生する応力を低減し、その結
果、その応力による配線基板の接続端子と外部電気回路
の配線導体との接続不良が発生するのを防止することが
でき、これによって例えば、配線基板内に収納された半
導体素子と外部電気回路基板とを長期間にわたり正確
に、且つ強固に電気的接続させることが可能となる。
いて、表1の焼成条件で焼成して5×4×40mmの形
状の焼結体を作製し、各焼結体についてヤング率、およ
び40〜400℃における熱膨張係数を測定し表1に示
した。
いて、表1の材質からなるメタライズ金属を含むペース
トを塗布、およびスルーホールを形成し、また、基板の
下面にスルーホールに接続する箇所にCuもしくはWの
メタライズからなる接続パッドを形成し、表1の条件で
メタライズ配線層、スルーホール、電極パッドとともに
同時焼成して配線基板を作製した。そして、接続パッド
にNiメッキを施した後に、この電極パッドに高融点半
田(Pb90重量%−Sn10重量%)からなるボール
状接続端子を低融点半田(Pb40重量%−Sn60重
量%)によって取り着けた。なお、接続端子は、1cm
2 当たりおよそ30端子の密度で図2(a)に示すよう
に下面全体に形成した。また、接続端子における最大離
間距離が30mmの356端子、および71mmの73
2端子が取着された配線基板を作製した。なお、配線基
板の厚みは1.2mmと1.8mmの基板をそれぞれ作
製した。
エポキシ基板からなる40〜400℃における熱膨張係
数が13ppm/℃の絶縁体の表面に銅箔からなる配線
導体が形成されたプリント基板を準備した。
板の上の配線導体とパッケージ用絶縁基板の接続端子が
接続されるように位置合わせし、前記低融点半田を用い
て配線基板をプリント基板表面に実装した。なお、この
時のロウ付け高さは、0.3mmとした。
てパッケージ基板をプリント基板表面に実装したものを
大気の雰囲気にて−40℃と125℃の各温度に制御し
た恒温槽に試験サンプルを15分/15分の保持を1サ
イクルとして最高1000サイクル繰り返した。
線導体とパッケージ用基板との電気抵抗を測定し電気抵
抗に変化が現れるまでのサイクル数を表1に示した。
る接続端子の最大離間距離L,厚みt、ヤング率E、外
部電気回路基板との熱膨張係数差Δαで関係づけられた
F値が200以下の試料は、いずれも1000サイクル
まで抵抗変化は全く認められず、極めて安定で良好な電
気的接続状態を維持できた。しかし、F値が200より
も大きい試料では1000サイクル未満で抵抗変化が検
出され、実装後の信頼性に欠けることがわかった。また
表1の結果から、絶縁基板の熱膨張係数が8ppm/℃
よりも低いものは、ほとんど満足すべき結果は得られな
かった。
チウム珪酸ガラス(組成:74重量%SiO2 、14重
量%Li2 O、4重量%Al2 O3 、2重量%K2 O、
2重量%P2 O5 、2重量%Na2 O、2重量%Zn
O、屈伏点480℃、40〜400℃における熱膨張係
数10.3ppm/℃)とアルミナの体積比を変えて混
合し、実施例1と同様にして成形し、脱バインダー処理
し、焼成した。そして、上記のようにして得られた焼結
体に対して実施例1と同様にして、ヤング率、熱膨張係
数を測定した。
線層としてCuを用いて配線基板を作成し、これを実施
例1と同じガラス−エポキシ基板に実装し、実装時の熱
サイクル試験を行いプリント基板とパッケージ基板との
電気抵抗の変化を調べた。
下の試料は、いずれも1000サイクルまで抵抗変化は
全く認められず、極めて安定で良好な電気的接続状態を
維持できた。しかし、F値が200を大きい試料では1
000サイクル未満で接続部の破壊による電気抵抗の変
化が見られた。
重量%SiO2 、10重量%Li2 O、4重量%Al2
O3 、4重量%K2 O、2重量%P2 O5 、2重量%N
a2 O、屈伏点480℃、40〜400℃における熱膨
張係数10.3ppm/℃)と、フィラーとしてフォル
ステライト、クォーツ、クリストバライト、ペタライ
ト、ネフェリン、リチウムシリケートを用いて、それら
のフィラーを表4、5の体積比率で混合し、実施例1と
同様にして成形し、脱バインダー処理し焼成した。そし
て得られた焼結体に対して実施例1と同様にして、ヤン
グ率、熱膨張係数を確認した。
作成した後にCuメタライズペーストをスクリーン印刷
法により配線パターンに塗布し、シートの所定箇所に基
板の下面まで通過するスルーホールを形成しその中にも
Cuメタライズペーストを充填した。そして、実施例1
と同様に、このグリーンシートを積層圧着、焼成し、パ
ッケージ用の配線基板を作成し、このパッケージ用配線
基板をプリント基板表面に実装し、実施例1と同様な方
法で熱サイクル試験を行い、最高1000サイクルまで
行った。結果は、表3、4に示した。
0以下の試料は、いずれも1000サイクルまで抵抗変
化は全く認められず、極めて安定で良好な電気的接続状
態を維持できた。しかし、F値が200よりも大きい試
料では1000サイクル未満で抵抗変化が検出され、実
装後の信頼性に欠けることがわかった。
の実装構造によれば、セラミック配線基板を熱膨張係数
が大きいプリント基板などの外部電気回路基板に実装し
た場合に、両者の熱膨張係数の差に起因する応力発生が
小さく、配線基板と外部電気回路とを長期間にわたり正
確、かつ強固に電気的接続させることが可能となり、配
線基板の半導体回路素子の大型化による多端子化に十分
対応できる信頼性の高い配線基板の実装構造を実現でき
る。
体素子収納用パッケージの実装構造を説明するための断
面図である。
気回路基板の接続部の拡大図である。
説明するための図である。
を説明するための図である。
Claims (6)
- 【請求項1】セラミックス絶縁基板と、該絶縁基板に配
設されたメタライズ配線層と、前記絶縁基板に取着され
前記メタライズ配線層と電気的に接続された複数の接続
端子とを具備する配線基板を、少なくとも有機樹脂を含
む絶縁体の表面に配線導体が被着形成された外部電気回
路基板上に載置し、前記配線基板の接続端子と前記外部
電気回路基板の配線導体とをロウ付けして実装してなる
配線基板の実装構造において、下記数1 【数1】 で表されるF値が200以下であることを特徴とする配
線基板の実装構造。 - 【請求項2】前記配線基板における配線基板の厚みtが
0.3mm以上、前記接続端子の最大離間距離Lが20
mm以上であることを特徴とする請求項1記載の配線基
板の実装構造。 - 【請求項3】前記絶縁基板の40〜400℃における熱
膨張係数が8〜25ppm/℃であることを特徴とする
請求項1記載の配線基板の実装構造。 - 【請求項4】前記絶縁基板が、ガラスセラミック焼結体
からなることを特徴とする請求項3記載の配線基板の実
装構造。 - 【請求項5】前記外部電気回路基板の40〜400℃に
おける熱膨張係数が8〜28ppm/℃であることを特
徴とする請求項1記載の配線基板の実装構造。 - 【請求項6】前記絶縁基板が、Li2 Oを5〜30重量
%含有するリチウム珪酸ガラス20〜80体積%と、フ
ォルステライト、クリストバライトおよびクォーツのう
ちの少なくとも1種を含むフィラー80〜20体積%と
からなる混合物を成形し、焼成したものであることを特
徴とする請求項4記載の配線基板の実装構造。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28874096A JP3420447B2 (ja) | 1996-10-30 | 1996-10-30 | 配線基板の実装構造 |
US08/939,563 US6027791A (en) | 1996-09-30 | 1997-09-29 | Structure for mounting a wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28874096A JP3420447B2 (ja) | 1996-10-30 | 1996-10-30 | 配線基板の実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10135273A true JPH10135273A (ja) | 1998-05-22 |
JP3420447B2 JP3420447B2 (ja) | 2003-06-23 |
Family
ID=17734087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28874096A Expired - Lifetime JP3420447B2 (ja) | 1996-09-30 | 1996-10-30 | 配線基板の実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3420447B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6930395B2 (en) * | 2000-12-05 | 2005-08-16 | Matsushita Electric Industrial Co., Ltd. | Circuit substrate having improved connection reliability and a method for manufacturing the same |
-
1996
- 1996-10-30 JP JP28874096A patent/JP3420447B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6930395B2 (en) * | 2000-12-05 | 2005-08-16 | Matsushita Electric Industrial Co., Ltd. | Circuit substrate having improved connection reliability and a method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP3420447B2 (ja) | 2003-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6027791A (en) | Structure for mounting a wiring board | |
JP3426926B2 (ja) | 配線基板およびその実装構造 | |
JP3346693B2 (ja) | ガラス−セラミック焼結体およびそれを用いた配線基板 | |
JP3347583B2 (ja) | 配線基板の実装構造 | |
JP3740225B2 (ja) | 配線基板の実装構造 | |
JP3420447B2 (ja) | 配線基板の実装構造 | |
JP3297567B2 (ja) | 半導体素子収納用パッケージおよびその実装構造 | |
JP3699571B2 (ja) | 配線基板およびその実装構造 | |
JP3323074B2 (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
JP3719834B2 (ja) | 低温焼成セラミックス | |
JP3323043B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
JP3339999B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
JP3210837B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
JP3677468B2 (ja) | パッケージおよびその実装構造 | |
JP3305579B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
JP2002324876A (ja) | 配線基板およびその実装構造 | |
JP2002020162A (ja) | ガラスセラミック焼結体およびそれを用いた配線基板 | |
JP3193275B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
JP3210844B2 (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 | |
JP3314131B2 (ja) | 配線基板 | |
JP3784221B2 (ja) | 配線基板およびその製造方法 | |
JPH10135370A (ja) | 配線基板、半導体素子収納用パッケージおよびその実装構造 | |
JP3450998B2 (ja) | 配線基板およびその実装構造 | |
JP3748315B2 (ja) | 配線基板、半導体素子収納用パッケージおよび実装構造 | |
JPH1117065A (ja) | 配線基板とそれを用いた半導体素子収納用パッケージおよびその実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090418 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100418 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |