JPH10126536A - 画像形成装置及びその制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 基板の実装スペースに余裕を持たせることが
でき、制御基板から入力ユニットまたは出力ユニットま
での信号線の数を飛躍的に減少させることができる画像
形成装置を提供する。 【解決手段】 ＣＰＵ４０６と入力ユニットまたは出力
ユニット５０１〜５０９の複数ユニット間でデータを送
受信するＳＩＯＣ５２１とを設ける。そして、入力ユニ
ットからＳＩＯＣ５２１を介して受信した複数回分の受
信データを受信データバッファに格納し、その受信デー
タバッファ中のデータを比較してその変化を検出し、そ
の結果をＣＰＵ４０６に通知する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像の形成を行う
複写機等の画像形成装置、及びその制御方法に関する。

【０００２】

【従来の技術】従来、画像形成装置の各部を駆動するた
めのデータまたは状態検知されたデータは、装置全体を
制御する制御ＣＰＵのアドレス空間の一部に配置された
レジスタに格納され、このレジスタは、クラッチ等の負
荷を駆動するためのトランジスタや、用紙の有無の検出
等を行うセンサ入力信号に直接接続されていた。

【０００３】すなわち、装置全体を制御するＣＰＵは、
入力レジスタ（前記レジスタの入力専用のレジスタ）の
データをリードすることにより状態検知手段の検出状態
を検知し、出力レジスタ（前記レジスタの出力専用のレ
ジスタ）にデータをライトすることにより各部の駆動を
制御していた。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来の構成では、装置全体を制御するＣＰＵの近くに入力
レジスタ、出力レジスタおよび駆動用のトランジスタを
配置することが必要であり、制御基板のスペースが大き
くなる要因の１つであった。

【０００５】また、制御基板からは負荷を駆動するため
のクラッチや用紙の有無等を検出するセンサの数に比例
した制御信号線が出力または入力されるため、制御基板
の周辺には多数の信号線が実装され、実装スペースの有
効利用や組立性での弊害が大きくなってきている。これ
は、装置が大きくなり複雑になるにつれて、制御基板か
ら負荷またはセンサまでの信号線の長さが長くなり、ま
た本数も多くなり、より大きな課題となってきている。

【０００６】さらに、制御基板は、装置の持つクラッチ
等の負荷やセンサの個数に応じて最適に設計されるた
め、装置の構成が変更になる毎に制御基板を作り直す必
要があった。

【０００７】これらの課題を解決するためには、１つの
制御ＣＰＵで行っていた処理を機能ごとに複数の制御Ｃ
ＰＵに分割し、制御基板を物理的に分割する手法が提案
され実施されてきた。しかし、この手法ではＣＰＵを分
割したことによる通信プロトコルのオーバーヘッドや追
加するＣＰＵやＲＯＭ、ＲＡＭのコストアップという別
の弊害があった。さらに、この方法では制御基板を汎用
性の高い基板に仕立てることは困難であった。

【０００８】本発明は上記従来の問題点に鑑み、基板の
実装スペースに余裕を持たせることができ、制御基板か
ら入力ユニットまたは出力ユニットまでの信号線の数を
飛躍的に減少させ、制御基板は非常に汎用性の高いもの
にでき、且つ制御指令ＣＰＵの処理負荷を軽減させるこ
とができる画像形成装置、及びその制御方法を提供する
ことを目的とする。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、第１の発明である画像形成装置は、装置の各部の状
態を検出する状態検出手段と、装置の各部の駆動を行う
駆動手段と、前記状態検出手段により検出した入力デー
タを格納する入力データ格納手段をもつ入力ユニット
と、前記駆動手段を駆動するための出力データを格納す
る出力データ格納手段をもつ出力ユニットと、前記入力
データ格納手段及び前記出力データ格納手段に接続され
前記状態検出手段により検出した状態または所定の規則
に従い前記駆動手段の制御を含む装置全体の画像形成動
作を制御する制御指令手段とを備えた画像形成装置にお
いて、前記制御指令手段と前記入力ユニットまたは前記
出力ユニットの複数ユニット間でデータを送受信するネ
ットワーク手段と、前記入力ユニットから前記ネットワ
ーク手段を介して受信した複数回分の受信データを格納
する受信データバッファと、前記受信データバッファ中
のデータを比較する比較手段と、前記比較手段の比較結
果を前記制御指令手段に通知する通知手段とを有するも
のである。

【００１０】第２の発明である画像形成装置では、上記
第１の発明において、前記通知手段は、前記比較手段が
前記受信データバッファ中のデータの変化を検出したと
きのみ、前記制御指令手段へ割り込み信号を発生するよ
うにしたものである。

【００１１】第３の発明である画像形成装置は、装置の
各部の状態を検出する状態検出手段と、装置の各部の駆
動を行う駆動手段と、前記状態検出手段により検出した
入力データを格納する入力データ格納手段をもつ入力ユ
ニットと、前記駆動手段を駆動するための出力データを
格納する出力データ格納手段をもつ出力ユニットと、前
記入力データ格納手段及び前記出力データ格納手段に接
続され前記状態検出手段により検出した状態または所定
の規則に従い前記駆動手段の制御を含む装置全体の画像
形成動作を制御する制御指令手段と、前記制御指令手段
と前記入力ユニットまたは前記出力ユニットの複数ユニ
ット間でデータを送受信するネットワーク手段と、前記
ネットワーク手段にデータを送受信するタイミングを制
御するタイミング制御手段とを備えた画像形成装置であ
って、前記タイミング制御手段は、複数のタイミング制
御モードを有し、前記制御指定手段の指令により前記タ
イミング制御モードを選択可能に構成したものである。

【００１２】第４の発明である画像形成装置では、上記
第３の発明において、前記タイミング制御手段の複数の
タイミング制御モードは、前記制御指令手段が生成する
タイミングに応じてデータの送受信を行う第１のタイミ
ングモードと、前記制御指令手段が生成するタイミング
とは無関係にデータの送受信を行う第２のタイミングモ
ードとを有するものである。

【００１３】第５の発明である画像形成装置では、上記
第４の発明において、前記第２のタイミングモードは、
予め定められた時間間隔でデータの送受信を行うモード
としたものである。

【００１４】第６の発明である画像形成装置の制御方法
では、装置の各部の状態を検出する状態検出手段と、装
置の各部の駆動を行う駆動手段と、前記状態検出手段に
より検出した入力データを格納する入力データ格納手段
をもつ入力ユニットと、前記駆動手段を駆動するための
出力データを格納する出力データ格納手段をもつ出力ユ
ニットと、前記入力データ格納手段及び前記出力データ
格納手段に接続され前記状態検出手段により検出した状
態または所定の規則に従い前記駆動手段の制御を含む装
置全体の画像形成動作を制御する制御指令手段と、前記
制御指令手段と前記入力ユニットまたは前記出力ユニッ
トの複数ユニット間でデータを送受信するネットワーク
手段と、前記入力ユニットから前記ネットワーク手段を
介して受信した複数回分の受信データを格納する受信デ
ータバッファと備えた画像形成装置を用い、前記受信デ
ータバッファ中のデータを比較する比較処理と、前記比
較処理の比較結果を前記制御指令手段に通知する通知処
理とを実行するようにしたものである。

【００１５】第７の発明である画像形成装置の制御方法
では、上記第６の発明において、前記通知処理は、前記
比較処理により前記受信データバッファ中のデータの変
化を検出したときのみ、前記制御指令手段へ割り込み信
号を発生するようにしたものである。

【００１６】第８の発明である画像形成装置の制御方法
では、装置の各部の状態を検出する状態検出手段と、装
置の各部の駆動を行う駆動手段と、前記状態検出手段に
より検出した入力データを格納する入力データ格納手段
をもつ入力ユニットと、前記駆動手段を駆動するための
出力データを格納する出力データ格納手段をもつ出力ユ
ニットと、前記入力データ格納手段及び前記出力データ
格納手段に接続され前記状態検出手段により検出した状
態または所定の規則に従い前記駆動手段の制御を含む装
置全体の画像形成動作を制御する制御指令手段と、前記
制御指令手段と前記入力ユニットまたは前記出力ユニッ
トの複数ユニット間でデータを送受信するネットワーク
手段と、前記ネットワーク手段にデータを送受信するタ
イミングを制御するタイミング制御手段とを備えた画像
形成装置を用い、前記タイミング制御手段に複数のタイ
ミング制御モードを設けておき、前記制御指定手段の指
令により前記タイミング制御モードを選択するようにし
たものである。

【００１７】第９の発明である画像形成装置の制御方法
では、上記第８の発明において、前記タイミンク制御手
段の複数のタイミング制御モードは、前記制御指令手段
が生成するタイミングに応じてデータの送受信を行う第
１のタイミングモードと、前記制御指令手段が生成する
タイミングとは無関係にデータの送受信を行う第２のタ
イミングモードとを有するものである。

【００１８】第１０の発明である画像形成装置の制御方
法では、上記第９の発明において、前記第２のタイミン
グモードは、予め定められた時間間隔でデータの送受信
を行うモードとしたものである。

【００１９】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。

【００２０】図１は、本発明の実施形態に係る画像形成
装置の特徴部分を示すブロック図であり、図２は本実施
形態における画像形成装置の一例を示す断面図である。
また、図３は本実施形態における画像形成装置の操作部
を示す図であり、図４は、本実施形態における画像形成
装置の構成を示すブロック図である。

【００２１】まず、図２において、２００は複写装置本
体、２８０は循環式自動原稿送り装置（ＲＤＦ）であ
る。２０１は原稿載置台としてのプラテンガラスで、２
０２はスキャナで、原稿照明ランプ２０３、走査ミラー
２０４等で構成される。

【００２２】不図示のモータによりスキャナが所定方向
に往復走査されて原稿の反射光を走査ミラー２０４〜２
０６を介してレンズ２０８を透過してＣＣＤセンサ２０
９に結像する。２０７はレーザ、ポリゴンスキャナ等で
構成された露光制御部で、イメージセンサ部２０９で電
気信号に変換され、後述する所定の画像処理が行われた
画像信号に基づいて変調されたレーザ光２２９を感光体
ドラム２１０に照射する。

【００２３】感光体ドラム２１０の周りには、１次帯電
器２１２、現像器２２１、転写帯電器２１８、クリーニ
ング装置２１６、前露光ランプ２１４が装備されてい
る。画像形成部２２６において、感光体ドラム２１０は
不図示のモータにより図に示す矢印の方向に回転してお
り、１次帯電器２１２により所望の電位に帯電された
後、露光制御部２２０からのレーザ光２２９が照射さ
れ、静電潜像が形成される。感光体ドラム２１０上に形
成された静電潜像は、現像器２２１により現像されて、
トナー像として可視化される。

【００２４】一方、上段カセット２３１あるいは下段カ
セット２３２からピックアップローラ２３３、２３４に
より給紙された転写紙は、給紙ローラ２３５、２３６に
より本体に送られ、レジストローラ２３７により転写ベ
ルトに給送され、可視化されたトナー像が転写帯電器２
１８により転写紙に転写される。転写後の感光体ドラム
は、クリーナー装置２１６により残留トナーが清掃さ
れ、前露光ランプ２１４により残留電荷が消去される。

【００２５】転写後の転写紙は、転写ベルト２３０から
分離され、定着前帯電器２３９、２４０によりトナー画
像が再帯電され、定着器２４１に送られ加圧、加熱によ
り定着され、排出ローラ２４２により本体２００の外に
排出される。本体２００には、例えば４０００枚の転写
紙を収納し得るデッキ２５０が装備されている。デッキ
２５０のリフタ２５１は、給紙ローラ２５２に転写紙が
常に当接するように転写紙の量に応じて上昇する。

【００２６】また、２００枚の転写紙を収容し得る、マ
ルチ手差し２５３が装備されている。さらに、図２にお
いて、２５４は排紙フラッパであり、両面記録側ないし
多重記録側と排紙側の経路を切り替える。排紙ローラ２
４２から送り出された転写紙は、この排紙フラッパ２５
４により両面記録側ないし多重記録側に切り替えられ
る。

【００２７】また、２５８は下搬送バスであり、排紙ロ
ーラ２４２から送り出された転写紙を反転パス２５５を
介し、転写紙を裏返して再給紙トレイ２５６に導く。こ
の時、不図示であるが、再給紙トレイ２５６には積載さ
れた用紙を揃える為に、用紙搬送方向と垂直方向に用紙
の位置を規制する２つの規制板があり、この規制板は用
紙積載時には用紙が再給紙トレイ２５６に搬送されるこ
とを妨げない位置に退避し、用紙が再給紙トレイ２５６
に積載された後、次の用紙が再給紙トレイ２５６へ搬送
されるまでの間に、２つの規制板は用紙の端部を押さえ
る様に移動して用紙を揃える。その後、次の用紙の再給
紙トレイ２５６への搬送に備え、妨げない位置に退避す
る。

【００２８】２５７は両面記録と多重記録の経路を切り
替える多重フラッパであり、これを左方向に倒すことに
より、転写紙を反転パス２５５に介さず、直接下搬送パ
ス２５８に導く。２５９は経路２６０を通じて転写紙を
感光体ドラム２２６側に給紙する給紙ローラである。２
６１は排紙フラッパ２５４の近傍に配置されて、この排
紙フラッパ２５４により排出側に切り替えられた転写紙
を機外に排出する排出ローラである。

【００２９】両面記録（両面複写）や多重記録（多重複
写）時には、排紙フフッパ２５４を上方に上げて、複写
済みの転写紙を搬送パス２５５、２５８を介して再給紙
トレイ２５６に格納する。このとき、両面記録時には、
多重フラッパ２５７を右方向へ倒し、また多重記録時に
は、多重フラッパ２５７を左方向へ倒す。再給紙トレイ
２５６に格納されている転写紙が、下から１枚ずつ給紙
ローラ２５９により経路２６０を介して本体のレジスト
ローラ２３７に導かれる。

【００３０】本体から転写紙を反転して排出する時に
は、排紙フラッパ２５４を上方へ上げ、フラッパ２５７
を右方向へ倒し、複写済みの転写紙を搬送パス２５５側
へ搬送し、転写紙の後端が第１の送りローラ２６２を通
過した後に、反転ローラ２６３によって第２の送りロー
ラ側へ搬送し、排出ローラ２６１によって、転写紙を裏
返して機外へ排出される。

【００３１】図３は、本発明の画像形成装置の操作部を
示したものである。

【００３２】図３において３５１はテンキーであり、画
像形成枚数の設定やモード設定の数値入力に使用する。
３５２はクリアー／ストップキーであり、設定された画
像形成枚数や画像形成動作の停止を行うために使用す
る。３５３はリセットキーであり、設定された画像形成
枚数や動作モードや選択給紙段等のモードを規定値に戻
すためのものである。３５４はスタートキーであり、こ
のスタートキー３５４の押下により画像形成動作を開始
する。

【００３３】３６９は液晶等で構成される表示パネルで
あり、詳細なモード設定を容易にするべく、設定モード
に応じて表示内容が変わる。本実施形態では、カーソル
キー３６６〜３６８で表示パネル３６９のカーソルを移
させ、ＯＫキー３６４によって設定を決定させる。この
設定方法はタッチパネルで構成することも可能である。

【００３４】３７１は紙種設定キーであり、標準より厚
い記録材へ画像形成を行うとき設定する。紙種設定キー
３７１によって厚紙モードが設定されると、ＬＥＤ３７
０が点灯するように制御される。本実施形態では、厚紙
モードの設定のみ可能であるが、必要に応じて、ＯＨＰ
やその他のの特殊紙用のモードの設定が可能となるよう
に機能を拡張することもできる。

【００３５】３７５は両面モード設定キーであり、例え
ば、片面原稿から片面出力を行う「片−片モード」、片
面原稿から両面出力を行う「片−両モード」、両面原稿
から両面出力を行う「両−両モード」、両面原稿から２
枚の片面出力を行う「両一片モード」の４種類の両面モ
ードの設定が可能である。ＬＥＤ３７２〜３７４は、設
定された両面モードに応じて点灯し、「片一片モード」
ではＬＥＤ３７２〜３７４は全て消灯、「片−両モー
ド」ではＬＥＤ３７２のみ点灯し、「両−両モード」で
はＬＥＤ３７３のみ点灯し、「両一片モード」ではＬＥ
Ｄ３７４のみが点るように制御される。

【００３６】図４は、本発明に係る画像形成装置のブロ
ック図である。

【００３７】図４において、画像読み取り部４０１は、
ＣＣＤセンサ２０９、アナログ信号処理部４０２等によ
り構成され、レンズ２０８を介しＣＣＤセンサ２０９に
結像された原稿画像は、ＣＣＤセンサ２０９により、ア
ナログ電気信号に変換される。変換された画像情報は、
アナログ信号処理部に入力され、サンプル＆ホールド、
ダークレベルの補正等が行われた後に、アナログ・デジ
タル変換（Ａ／Ｄ変換）される。

【００３８】デジタル化された信号は、シェーディング
補正（原稿を読み取るセンサのばらつき、および原稿照
明用ランプの配光特性の補正）、変倍処理後、電子ソー
タ部４０３に入力される。外部Ｉ／Ｆ処理部４０９は、
外部のコンピュータから入力された画像情報を展開し、
画像データとして電子ソータ部４０３に入力される。電
子ソータ部４０３では、ｙ補正等の出力系で必要な補正
処理や、スムージング処理、エッジ強調、その他の処
理、加工等が行われ、プリンタ部４０４に出力される。

【００３９】プリンタ部４０４は、図２の断面構成図に
より説明した、レーザ等から成る露光制御部２２０、画
像形成部２２６、転写紙の搬送制御部等により構成さ
れ、入力された画像信号により転写紙上に画像を記録す
る。また、ＣＰＵ回路部４０５は、ＣＰＵ４０６、ＲＯ
Ｍ４０７、ＲＡＭ４０８等により構成され、画像読み取
り部４０１、電子ソータ部４０３、プリンタ部４０４等
を制御し、本装置のシーケンスを統括的に制御する。

【００４０】次に、上記構成の画像形成装置にシリアル
Ｉ／Ｏコントローラ（ＳＩＯＣ）を搭載して本発明の画
像形成装置を構成する場合について説明する。

【００４１】シリアルＩ／Ｏコントローラ（ＳＩＯＣ）
は、ＣＰＵ、ＲＯＭ、ＲＡＭ、割り込みコントローラ、
バスインターフェース、シリアルチャネルインターフェ
ース、ステッピングモータコントローラを１チップに集
積した高機能通信制御チップであり、図１は、このＳＩ
ＯＣを図２の画像形成装置に搭載した状態を示し、主に
ＳＩＯＣのユニットを表わしている。

【００４２】図１において、５２０は図４でのＣＰＵ回
路部４０５を含むメイン制御回路部である。メイン制御
回路部５２０内にはＳＩＯＣ５２１が実装されている。
ＳＩＯＣ５２１は、メイン制御回路部５２０に実装され
ているＣＰＵ４０６とＢＵＳインターフェイスで接続さ
れ、ＣＰＵ４０６に入力負荷の状態通知や、ＣＰＵ４０
６の指示により出力負荷を駆動する。

【００４３】ＳＩＯＣ５２１からは、前述の様にシリア
ルラインを通して５０１〜５０９のシリアルノードユニ
ットに接続している。５０１はカセット２３１から用紙
を給紙制御するための制御ユニットである。５０１には
出力シリアルノード５１０と入力シリアルノード５１１
を含んでおり、出力シリアルノード５１０には、給紙ロ
ーラ２３５の駆動クラッチ、ピックアップローラ２３３
の駆動ソレノイド、カセット２３１の用紙リフター（不
図示）駆動クラッチ、および給紙ローフ直後の搬送パス
部駆動クラッチが接続されている。

【００４４】また、入力シリアルノード５１１には、カ
セット２３１内の紙有り検知センサー、カセット２３１
の用紙リフトを制御するための用紙上面検知センサー、
給紙ローラ後にあり搬送部パス部紙検知センサが接続さ
れている。５０２、５０３は５０１と同じユニットであ
り、それぞれカセット２３２、デッキからの給紙制御を
するユニットである。５０１〜５０３はモジュール化さ
れ、給紙段毎に１つ接続される。

【００４５】５０４は両面トレイ２５６の用紙の横方向
を規制する規制板駆動ユニットである。５０４には出力
シリアルノード５１２と入力シリアルノード５１３を含
んでいる。５１３には規制板を駆動する４相２励磁駆動
のステッピングモータが接続されている。入力シリアル
ノード５１３には規制板の位置を判断するためのセンサ
ーが接続されている。

【００４６】この規制板の位置検知センサーと規制板と
の関係を図５を用いて説明する。

【００４７】図５に示す様にステッピングモータ６０１
により駆動ベルト６０５を介して、規制板６０２は図内
の矢印方向に移動する。図５の６０２の位置は最大用紙
幅の場合を示し、６０２’は最小用紙幅の場合を示して
いる。規制板には位置検知用のフラグ６０３が取り付け
られている。位置検知センサー６０４は両面トレイ２５
６に固定されており、規制板６０２が、画像形成装置が
搬送できる最大用紙サイズよりも開いた位置に配置され
ている。ステッピングモータ６０１への駆動はＳＩＯＣ
のステッピングモータ制御モードの内部タイマーによる
自動相パターン切換モードで、ストローブ信号を使用せ
ずに駆動される。

【００４８】規制板６０２は画像形成開始時に初期化動
作を行う。初期化動作は、まずセンサーがＯＮした位置
でＳＩＯＣ５２１からＣＰＵ４０６にセンサーの受信デ
ータ変化発生割り込みが発生する様に設定し、規制板６
０２を開く方向に連続モードで駆動する。センサーがＯ
Ｎした位置を、ＣＰＵ４０６はＳＩＯＣ５２１からの割
り込みで判断し、ＣＰＵ４０６はＳＩＯＣ５２１のステ
ッピングモータの動作モードで述べた非常停止のホスト
信号定速ステップとホスト信号用減速ステップ設定レジ
スターを設定し、非常停止のホスト信号をセットする。
この時、停止位置はセンサーＯＮの位置から１０パルス
分移動させて停止する様にセットする。尚、上記二つの
レジスターはステッピングモータ駆動開始前に設定して
おいてもよい。

【００４９】その後、センサーがＯＦＦした位置でＳＩ
ＯＣ５２１からＣＰＵ４０６にセンサーの受信データ変
化発生割り込みが発生する様の設定し、移動方向を反転
する。センサーがＯＦＦした位置を、ＣＰＵ４０６はＳ
ＩＯＣ５２１からの割り込みで判断し、ＣＰＵ４０６は
前述したＳＩＯＣ５２１のステッピングモータの動作モ
ードで述べた非常停止のホスト信号定速ステップとホス
ト信号用減速ステップ設定レジスターを、積載する用紙
の横幅の位置から１０ｍｍ手前の位置まで移動させる値
に設定し、非常停止のホスト信号をセットする。

【００５０】用紙積載時は、前述のＳＩＯＣステッピン
グモータ制御モードで内部タイマーによる自動相パター
ン切換モードで定速設定モードを用いて、紙が両面トレ
イ２５６に入った時に一度用紙の横幅の位置に規制板６
０２を閉じてから用紙横幅＋１０ｍｍの位置に再度開
く。

【００５１】図１に示す５０５はレジストローラ駆動ド
ライバーユニットである。５０５には出力シリアルノー
ド５１４と入力シリアルノード５１６を含んでおり、出
力シリアルノード５１４にはレジストローラ２３７の駆
動クラッチが接続されている。また、入力シリアルノー
ド５１５には、レジストローラのタイミングをとるため
のレジストローラ前センサーが接続されている。５０６
は定着駆動ユニットである。５０６には出力シリアルノ
ード５１６と入力シリアルノード５１７を含んでおり、
出力シリアルノード５１４には定着ローラ駆動クラッ
チ、定着ローラの汚れ除去用のウェイブ巻き取り駆動ソ
レノイドが接続され、入力シリアルノード５１５には、
定着入り口センサーと定着出口センサーが接続されてい
る。

【００５２】この２つのセンサーにより定着部のＪＡＭ
検知を行ったり、定着以外でＪＡＭが発生した場合の定
着ローラ駆動停止のタイミングを判断する。５０７は反
転排紙駆動ユニットである。５０７には出力シリアルノ
ード５１８と入力シリアルノード５１９を含んでおり、
出力シリアルノード５１８には、パス切換のフラッパー
２５４、２５７の駆動ソレノイドと、反転ローラ２６
２、２６３の駆動方向切換ＣＬがそれぞれ接続され、入
力シリアルノード５１９には、定着外排紙ローラ２４２
とフラッパ一２５４の間にある、内排紙センサーと外排
紙ローラの外側にある外排紙センサーと反転排紙時の反
転タイミングを検知する反転センサーが接続されてい
る。各々のクラッチ、ソレノイドは、センサーの検知タ
イミングにより制御される。

【００５３】５０８，５０９は光学ユニットの走査駆動
制御のためのユニットである。５０８は光学スキャナー
２０２の位置を検知するための入力シリアルノードであ
り、光学スキャナー２０２のホームポジションを検知す
るホームポジションセンサー、画像露光開始位置を検知
する画先センサー、シェーディング可能位置に光学スキ
ャナーがあるか否かを判断するための、シェーディング
位置検知センサーが接続されている。

【００５４】５０９は、光学スキャナー２０２を走査駆
動するためのステッピングモータである。５０９は５相
のステッピングモータであり、ＳＩＯＣ５２１のステッ
ピングモータ駆動パターン出力を５相２−３励磁出力で
駆動する。又、ＳＩＯＣ５２１のステッピングタイミン
グモードは外部トリガモードに設定され、ＣＰＵ４０６
からのトリガパルスに同期して相パターンを切り替え
る。ＣＰＵ４０６は画先センサーの検知でセンサー受信
データ変化発生割り込みを発生するようにＳＩＯＣ５２
１を設定することで、画先の位置で割り込みを受信し
て、トリガパルスの周期と数を制御する。

【００５５】５０１から５０８までのユニットにある入
力シリアルノードのセンサー入力値は、ＳＩＯＣ５２１
で２度読みされ続けて同じ値になった値をＣＰＵ４０６
に通知している。又、入力センサーにおいて、通常、Ｓ
ＩＯＣ５２１はセンサーを常に所定時間毎にサーチして
センサー値を読み込みＣＰＵ４０６からの割り込み発生
パターンの一致を判断しているが、ＣＰＵ４０６からの
読み込み要求によりセンサーの値を読み出してＣＰＵ４
０６へ通知する。上記搬送パス部のセンサーには、所定
時間毎のサーチ以外に、ＣＰＵ４０６からの要求によっ
ても読み出しが行われる。

【００５６】以下、シリアルＩ／Ｏコントローラ（ＳＩ
ＯＣ）５２１の詳細な説明を行う。高機能通信制御チッ
プであるＳＩＯＣは、図６に示すように、内部のデバイ
スを制御するメイン制御部７０１と、ホストとの接続の
為のホストインターフェース部７０２と、通信制御を実
行するシリアルＩ／Ｏ制御部７０３と、ステッピングモ
ータの制御を司るステッピングモータ制御部７０４とで
構成されている。さらに、シリアルＩ／Ｏ制御部７０３
を介して、センサなどを接続するセンサロジックＩＣが
実装された入力シリアルノード７１１〜７１３や、電磁
クラッチ、ステッピングモータなどを接続するプリドラ
イバＩＣが実装された出力シリアルノード７１４〜７１
６に接続されている。

【００５７】以下、ＳＩＯＣの構成について順を追って
説明する。

【００５８】メイン制御部７０１は、内部制御を実行す
るために、ＣＰＵ７０１ａ、ＲＯＭ７０１ｂ、ＲＡＭ７
０１ｃ、タイマ（ＴＩＭＥＲ）７０１ｄ、及び割り込み
コントローラ７０１ｅで構成されており、後述する他の
制御部の内部制御とホストインーターフェース部７０２
を介してのホスト側８０１との制御を行っている。

【００５９】ホストインーターフェース部７０２は、他
の制御部とホスト側８０１とのインターフェースをとる
ため、いわゆるアドレスバス、データバス、及びそれに
伴う制御線の制御を行うバスインターフェース７０２ａ
などより構成され、アドレス幅は１０ビット、データバ
ス幅は８／１６ビットの切り替え可能、またコントロー
ラ内部リソースとホスト側８０１とが同一アドレスをア
クセスした場合の競合調停機能などを有している。

【００６０】次に、シリアルＩ／Ｏ制御部７０３につい
て説明する。

【００６１】シリアルＩ／Ｏ制御部７０３は、各チャネ
ル同じ構成をとる１０チャネルのシリアルチャネル（Ｓ
ＩＯ）７０３ａ、ボーレートジェネレータ７０３ｂ、お
よびホスト８０１とのコミュニケーションを仲介する制
御レジスタ群７０３ｃで構成されている。シリアルチャ
ネル７０３ａは、クロック（ＳＣＫ）とデータ（ＳＤ
Ｔ）の２線式の構成になっていて半二重通信を行う。デ
ータは８ビット単位で送受信しており、ボーレートは最
大１Ｍｂｐｓである。

【００６２】ノード間隔は最大１ｍまでで、かつ、シリ
アルＩ／Ｏコントローラ（ＳＩＯＣ）５２１から最終端
のノード間での距離は最大２ｍである。１チャネルに対
しては最大３つのアドレスを接続可能であり、１つのア
ドレスに対して接続可能なノードは８ビットまでであ
る。各チャネルは送信バッファ、受信バッファ、６つの
制御レジスタ（シリアルモードレジスタ（ＳＣｎＭＯ
Ｄ）、シリアルコマンドレジスタ（ＳＣｎＣＭＤ）、シ
リアル割り込みマスクレジスタ（ＳＣｎＩＮＴ）、シリ
アルステータスレジスタ（ＳＣｎＳＲ）、シリアル接続
チェック結果レジスタ、ボーレートコントロールレジス
タ）と、３つの送信データレジスタと、３つの受信デー
タレジスタとを有し、送信データレジスタ及び受信デー
タレジスタは、接続するノードのアドレスに１対１に対
応する。また、全体として１６ビットのシリアル割り込
み発生チャネルレジスタを有する（各レジスタについて
の詳細は後述する）。

【００６３】シリアルＩ／Ｏ制御部７０３の通信フォー
マットは、次のようになる。通信モードは、すべて、図
７のフォーマットを基本にしている。ただし、フォーマ
ットによってビットの意味が多少異なる場合もある。ま
た、リセットモードと接続チェックモードでは、図７の
フレームが２回連続し、１フレームは１７クロックで８
ビットのデータを転送する。

【００６４】図７中のＳＴは、スタートコンデイション
ビットフレームの開始を知らせるビットであり、「０」
でフレームの開始を知らせる。Ｒ／Ｗは、通信方向ビッ
トであり、次のＡ０，Ａ１，Ａ２と併せて通信モードを
指定する。ノーマルモードでは、通信が受信と送信のど
ちらなのかを知らせるビットであり、「０」で送信、
「１」で受信である。Ａ０，Ａ１，Ａ２は、アドレスビ
ット（３ｂｉｔ）であり、上記のＲ／Ｗと併せて通信モ
ードを指定する。指定は、図８に示すようになる。

【００６５】さらに、図７中のｂ０〜ｂ７はデータビッ
ト（８ｂｉｔ）であり、通信データで、接続されている
ノードのビット数に関わらず８ビットである。送信の時
はコントローラから一番遠いノードのデータから順に出
力され、受信の時はコントローラから一番近いノードの
データから順に入力される。リセットモードと接続チェ
ックモードの時は「ＦＦ」である。ＰＡは、パリティビ
ットであり、ノーマルモードの時に、通信データが正し
いかをチェックするためのビットであり、偶数パリティ
である。ノード側でパリティを計算するのは、同一アド
レス中の一番端のノードだけで、送信ではコントローラ
からノードへ、受信ではノードからコントローラへ送ら
れる。リセットモード及び接続チェックモードでは
「１」である。

【００６６】ＡＣＫは、アクノリッジビットであり、送
信モードの時に、受け取ったデータがパリティエラーが
発生したかどうかをノードがシリアルコントローラに知
らせるためのビットである。パリティエラーを検出する
のは、上のパリティビットの時と同様に、同一アドレス
中の一番端のノードだけで、同一アドレスの他のノード
にもアクノリッジを伝える必要がある。これは最後のス
トップビットで知らせる。受信モード、リセットモード
及び接続チェックモードでは「１」である。「０」はパ
リティエラー無しで「１」はパリティエラー有りであ
る。

【００６７】ＣＦＡは、データ衝突回避ビットに回避す
るためのダミービットである。また、ＳＰは、ストップ
ビットフレームの終了を知らせるビットであり、送信モ
ードでパリティエラーが発生したかどうかも知らせる。
「０」は送信フレームでパリティエラーが発生であり、
「１」はフレーム正常終了である。

【００６８】通信モードは、送信モード、受信モード、
接続チェックモード、及びリセットモードの４つのモー
ドを有する。以下、各モード（Ａ）〜（Ｄ）について説
明する。

【００６９】（Ａ）送信モード 送信するには、まずシリアルコマンドレジスタ（ＳＣｎ
ＣＭＤ）の送信許可ビット（ＴＸＥ）を「１」にセット
する。この状態でシリアル送信データレジスタ（ＳＣｎ
ＴＤＴ）にデータを書き込むと送信を開始する。送信許
可ビット（ＴＸＥ）は、１度「１」にセットすると、
「０」にクリアするまで「１」のままなので、１度
「１」にセットした後は、シリアル送信データレジスタ
（ＳＣｎＴＤＴ）にデータを書き込むだけで送信する。
ただし、まだ前のデータの送信中で、送信バッファにデ
ータが残っている場合は、前の送信が終了するまで待
つ。

【００７０】ダブルバッファ構成になっているので、シ
リアル送信データレジスタ（ＳＣｎＴＤＴ）から送信バ
ッファにデータが転送されると、送信割り込みが発生す
る。このときシリアルステータスレジスタ（ＳＣｎＳ
Ｒ）の送信エンプティビットが「１」にセットされ、リ
ードすると「０」にクリアされる。送信割り込みは、シ
リアル割り込みマスクレジスタ（ＳＣｎＩＮＴ）の送信
割り込み許可ビット（ＩＮＴＴＸ）を「０」にする事で
マスクすることが可能である。

【００７１】ノードでは、送信データからパリティ（偶
数パリティ）を計算して、コントローラから受け取った
パリティビットと同じ値ならばＡＣＫビットで「０」を
コントローラに返し、パリティが一致しなかった場合に
は、ＡＣＫビットで「１」を返す。コントローラはこの
ＡＣＫビットにより、パリティエラーの発生を判断す
る。

【００７２】パリティエラーが未発生ならばストップビ
ットに「１」を送信し、エラー発生時はストップビット
に「０」を送信する。パリティエラーが発生したとき
は、シリアルモードレジスタ（ＳＣｎＭＯＤ）のリトラ
イ制御ビット（ＲＳＴＲＴ）が「０」の時はフレームの
終了時にエラー割り込みを発生させ、ステータスレジス
タのパリティエラービット（ＰＥＲＲ）を「１」にセッ
トし、リトライ制御ビット（ＲＳＴＲＴ）が「１」の時
は再度送信を行う。２度目の送信でもパリティエラーが
発生したときは、フレームの終了時にエラー割り込みを
出して、ステータスレジスタのパリティエラービットを
「１」にセットする。

【００７３】（Ｂ）受信モード 受信には、１回だけ受信するシングルモードと、連続し
て受信するリピートモードとがある。どちらの場合も、
シリアルモードレジスタのアドレス制御ビット（ＡＤ２
／１／０）で受信するアドレスを指定してから、シリア
ルコマンドレジスタ（ＳＣｎＣＭＤ）の受信許可ビット
（ＲＸＥ）を「１」にセットすることで、受信を開始す
る。

【００７４】シングルモードでは、この受信許可ビット
（ＲＸＥ）は、受信が終了した時点で「０」にクリアさ
れ、リピートモードでは、「０」を書き込むまで「１」
のままである。このビットに「０」を書き込んだ後、実
行中の受信が終了した時点で通信が終了する。

【００７５】シングル／リピートモードの切り替えは、
シリアルモードレジスタの受信リピート制御ビット（Ｒ
ＰＴ）で制御する。このビットが「０」でシングル、
「１」でリピートとなる。１アドレス分の受信が終了す
ると、受信割り込みが発生して、ステータスレジスタの
ビット１の受信終了ビットが「１」にセットされ、ステ
ータスレジスタはリードすると「０」にクリアされる。
受信割り込みは、シリアル割り込みマスクレジスタ（Ｓ
ＣｎＩＮＴ）の受信割り込み許可ビット（ＩＮＴＲＸ）
を「０」にする事でマスクされる。

【００７６】コントローラは、受信したデータからパリ
ティ（偶数パリティ）を計算し、これを受け取ったパリ
ティの値と比較する。値が同じならば受信データをシリ
アル受信データレジスタｍ−１（ＳＣｎＴＤＴｍ−１）
に書き込み、受信割り込みを発生する。また、シリアル
ステータスレジスタ（ＳＣｎＳＲ）の受信終了ビットが
「１」にセットされる。パリティの値が異なった場合
は、シリアルモードレジスタ（ＳＣｎＭＯＤ）のリトラ
イ制御ビット（ＲＳＴＲＴ）の設定により動作が異な
り、リトライ制御ビットが「０」の時は、パリティエラ
ービット「１」にセットし、かつ、エラー割り込みを発
生する。

【００７７】これに対して、エラー時のリトライ制御ビ
ットが「１」に時は再度受信する。２度目の受信で、パ
リティが一致したら、受信データをシリアル受信データ
レジスタｍ−１（ＳＣｎＴＤＴｍ−１）に書き込み、受
信割り込みを発生する。また受信レディビットが「１」
にセットされる。２度目の受信でもパリティが一致しな
かった場合は、パリティエラービットを「１」にセット
し、かつエラー割り込みを発生する。このとき受信終了
ビットが「１」にセットされる。

【００７８】（Ｃ）接続チェックモード 接続チェックモードはシリアル通信線が正しく接続され
ているかを調べるためのモードである。実行するには、
まずシリアル割り込みレジスタでアドレスを指定して、
次にシリアルコマンドレジスタ（ＳＣｎＣＭＤ）の接続
チェックビットを「１」にセットする。この接続チェッ
クビットのセットにより、接続チェックシーケンスを実
行する。接続チェックシーケンスが終了すると、ステー
タスレジスタの接続終了ビットが「１」にセットされ、
接続チェック終了割り込みが発生する。また接続結果を
ステータスレジスタの接続チェック結果ビットに示す。
異常なアドレスとビット情報は、シリアル接続チェッ
ク、結果レジスタに示される。通信は、シリアルな為、
コントローラに近い方から順番にチェックしていき、最
初に異常があった時点でステータスレジスタの接続チェ
ック結果ビットに「１」をセットしてシーケンスを終了
する。このシーケンス中は、各ノードの通信ラッチは、
センサやドライバと切り離され、送信データをそのまま
受信するいわゆるループチェックが行われる。

【００７９】（Ｄ）リセットモード リセットモードは、ノードの通信ラッチと通信カウンタ
をリセットするモードである。シリアルコマンドレジス
タ（ＳＣｎＣＭＤ）のリセットビット（ＲＳＴ）をセッ
トする事でリセットコードが送信される。リセットモー
ドは２フレームで行われ、同じフレームを２回繰り返
す。これは、このモードが特殊なため、本モードへの誤
突入を防止するためである。

【００８０】続いて、２値比較、ダミーカウント、ボー
レート、エラー、及び割り込みについて説明する。

【００８１】（Ｅ）２値比較 ２値比較とは、連続して２回同じ値がくるまで受信を繰
り返し、２回同じ値であった時点で受信データをレジス
タに書き込み、受信終了を発生するモードである。この
モードにするには、シリアルモードレジスタの２値比較
制御ビットを「１」にセットする。このモードを使うこ
とで、ホスト側で２値比較を行う必要がなくなり、ホス
トＣＰＵの負荷軽減を実現できる。

【００８２】（Ｆ）データ変化検知制御 データ変化検知制御とは、受信してレジスタに書き込も
うとするデータと、受信データレジスタに書き込まれて
いるデータ（前回のデータ）とを比較して、データに変
化があった場合に割り込みを発生するモードである。ま
た、ステータスレジスタの該当アドレスのビットが
「１」にセットされる。この割り込みは、シリアル割り
込みマスクレジスタ（ＳＣｎＩＮＴ）の受信データ変化
割り込み許可ビットを「０」にする事でマスク可能であ
る。この機能を使用することにより、ホスト側で変化を
常時監視する必要がなくなり、ホストＣＰＵの負荷軽減
を実現できる。

【００８３】（Ｇ）ダミーカウント センサロジック、及びドライバロジックは通信カウンタ
を内蔵しており、ノイズによりこのカウンタがずれてし
まった場合には、強制的にクロックを入力してカウンタ
をオーバーフローさせる必要があるためにこのダミーカ
ウントがある。使用方法は、パリティエラーが発生した
ときにシリアルモードレジスタ（ＳＣｎＭＯＤ）のダミ
ーカウント制御ビットを「１」にセットすることで、次
の通信の際にフレームの前に１７クロックのダミークロ
ックを発生する。

【００８４】（Ｈ）ボーレート ボーレートジェネレータコントローラレジスタを設定す
る事で最大１Ｍｂｐｓのボーレートを実現できる。

【００８５】（Ｉ）エラー 送信時は，センサロジック、及びドライバロジックがパ
リティをチェックして結果をコントローラに知らせる。
受信時はコントローラがパリティをチェックする。パリ
ティエラー発生時には、フレームの終了時にパリティエ
ラー割り込みを発生して、ステータスレジスタのパリテ
ィエラービットを「１」にする。この割り込みはシリア
ル割り込みマスクレジスタ（ＳＣｎＩＮＴ）のパリティ
エラー割り込み許可ビット（ＩＮＴＰＥＲ）を「０」に
する事でマスク可能である。またシリアルモードレジス
タ（ＳＣｎＭＯＤ）のエラー時のリトライ制御ビットを
「１」にセットしてあると、パリティエラーが発生した
ときに自動的に再通信を行う。このときは２度目でもパ
リティエラーが発生したときにはじめて、パリティエラ
ー割り込みを発生して、ステータスレジスタのパリティ
エラービットを「１」にセットする。

【００８６】（Ｊ）割り込み 各チャネル毎に送信エンプティ割り込み、受信終了割り
込み、接続チェック終了割り込み、パリティエラー発生
割り込み、及び受信データ変化発生割り込みの５つの割
り込み要因があり、各割り込みが発生すると各チャネル
のステータスレジスタの該当ビットが「１」にセットさ
れる。ステータスレジスタ、及び割り込み発生チャネル
レジスタをリードすると「０」にクリアされる。ホスト
に対する割り込みは１本なので、割り込み発生チャネル
レジスタ、及びステータスレジスタを呼んでチャネルと
要因を判別する。各割り込み要因で、ホストへの割り込
みを発生させるかどうかはシリアル割り込みマスクレジ
スタ（ＳＣｎＩＮＴ）でマスク可能である。

【００８７】以下に割り込みを発生タイミングを示す。
（ａ）送信エンプティ割り込みは、送信データレジスタ
から送信バッファにデータを取り込んだ時、（ｂ）受信
終了割り込みは、受信フレーム終了時、（ｃ）接続チェ
ック終了割り込みは、接続チェック終了時（ｃ）パリテ
ィエラー割り込みは、送信フレーム及び受信フレーム終
了時、（ｄ）受信デ一タ変化発生割り込みは受信フレー
ム終了時である。

【００８８】以下、制御レジスタ群７０３ｃの機能及び
設定を詳細に説明する。

【００８９】制御レジスタ群としては、シリアルモード
レジスタ（ＳＣｎＭＯＤ）、シリアルコマンドレジスタ
（ＳＣｎＣＭＤ）、シリアル割り込みマスクレジスタ
（ＳＣｎｌＮＴ）、シリアルステータスレジスタ（ＳＣ
ｎＳＲ）、ボーレートジェネレータコントロールレジス
タ（ＢＲｎＣＲ）、シリアル接続チェック結果レジス
タ、シリアル割り込み発生レジスタ（ＳＣＩＮＴＣＨ０
／１）、及びシリアル送受信データレジスタ（ＳＣｎＴ
ＤＴ、ＳＣｎＲＤＴ）が挙げられる。

【００９０】（Ａ）シリアルモードレジスタ（ＳＣｎＭ
ＯＤ） このレジスタを通して以下のような設定が行える。

【００９１】（ａ）受信リピート制御ビット（ＲＰＴ）
は、受信をリピートするかどうかを指定する。リピート
を解除するにはこのどットを「０」に設定するか、受信
許可ビットを「０」にする。

【００９２】（ｂ）２度読み確定ビット（ＣＭＰ）は、
受信モードの時、連続して同じ値を受信するまで、受信
を繰り返すかどうかを指定が行え、「０」の時に２度読
み確定禁止、「１」の時に２度読み確定許可となる。

【００９３】（ｃ）受信データ変化検知制御ビット（Ｃ
ＨＧ）は、前回の受信データと比較して、データに変化
があったかどうかを調べる。変化があった場合にはステ
ータスレジスタに「１」がセットされ、割り込みが許可
になっていれば割り込みが発生する。

【００９４】（ｄ）ダミーカウント制御ビット（ＤＭＣ
ＮＴＥ）は、通信フレーム中に、ダミーカウントを入れ
るかどうかの指定が行え、「０」の時にダミーカウント
禁止、「１」の時にダミーカウント許可となる。ダミー
カウント挿入により、後述するシリアルＩ／Ｏノードに
内蔵されている通信カウンタのずれを補正する事が可能
となる。

【００９５】（ｅ）エラー時のリトライ制御ビット（Ｒ
ＳＴＲＴ）は、パリティエラー発生時の通信の再実行の
指定が行え、「０」の時にリトライ禁止、「１」の時に
リトライ許可となる。リトライを許可する事でパリティ
エラー発生時に１回だけ通信の再実行を自動的に行う事
ができる。再実行後、再度パリティエラーが発生した場
合には、後述するパリティエラービットをセットし、後
述するエラー割り込みを発生して通信を終了する。

【００９６】（ｆ）アドレス制御ビット（ＡＤ２／ＡＤ
１／ＡＤ０）は、各アドレスに対して受信するかどうか
を指定する。リピートモードが指定されているときは
「１」にセットされているアドレスを順に繰り返して受
信する。送信時は、どのシリアル送信データレジスタ
（ＳＣｎＴＤＴ）に書き込まれたかによってアドレスが
決定する為、このビットの設定は関係しない。

【００９７】（Ｂ）シリアルコマンドレジスタ（ＳＣｎ
ＣＭＤ） このレジスタを通して以下の制御が可能である。

【００９８】（ａ）送信許可ビット（ＴＸＥ）は、送信
の許可／禁止を制御する。このビットを「１」にセット
すると、「０」にするまで「１」のままで、このビット
が「１」の時はシリアル送信データレジスタにデータを
書き込むと送信を開始する。このビットを「１」にセッ
トする前にシリアル送信データレジスタにデータを書き
込んだ場合は、このビットを「１」にセットした時点で
送信を開始する。送信は、受信より優先され、従ってリ
ピート受信中にシリアル送信データレジスタにデータが
書き込まれた場合には、実行中の受信が終了したら送信
を開始する。送信が終了したらリピート受信を再開す
る。

【００９９】（ｂ）受信許可ビット（ＲＸＥ）は、受信
の許可／禁止を制御する。このビットを「１」にセット
すると受信アドレス指定ビットで指定されたアドレスの
受信を開始する。シングルの時は受信が終了すると
「０」にクリアされる。リピートの時は、「０」にクリ
アされずに、受信アドレス指定ビットで指定されたアド
レスを順に受信し続ける。このときはこのビットに
「０」を書き込めば終了する。 （ｃ）リセットビット（ＲＳＴ）は、ノードをリセット
する事が可能になる。このビットを「１」にセットする
とノードをリセットするためのフレームを通信します。
リセットフレームの通信が終了すると、「０」にクリア
される。

【０１００】（ｄ）接続チェックビット（ＣＨＫ）は、
通信ラインの接続をチェックするためのビットです。こ
のビットを「１」にセットするとノードを接続チェック
モードにする為のフレームを通信し、フレームの通信が
終わると、「０」にクリアされる。接続チェックモード
では、一度、ノードは入力素子、及び出力素子から切り
離される。

【０１０１】（Ｃ）シリアル割り込みマスクレジスタ
（ＳＣｎｌＮＴ） このレジスタを通して以下のような状態監視が可能にな
る。

【０１０２】（ａ）接続アドレス指定ビット（ＣＮＣＴ
１／ＣＮＣＴ０）は、チャンネルに接続してあるアドレ
スを指定する。接続チェックルーチンでは、ここで指定
された情報を基に接続状態を調べる。「００」はアドレ
ス０のみ、「０１」はアドレス０とアドレス１、「１
０」はアドレス０，アドレス１，アドレス２、「１１」
はなし、を表わす。

【０１０３】（ｂ）受信データ変化割り込み許可ビット
（ＩＮＴＵＭ）は、受信データ変化検知を行っていると
きに、受信データに変化があった場合の割り込みを許可
するかどうかを指定する。「０」で禁止、「１」で許
可。

【０１０４】（ｃ）パリティエラー割り込み許可ビット
は、パリティエラーが発生した場合の割り込み通知を許
可するかどうかを指定する。「０」で禁止、「１」で許
可。 （ｄ）接続チェック終了割り込み許可ビット（ＩＮＴＣ
ＨＫ）は、接続チェックが終了したときの割り込み通知
を許可するかどうかを指定する。「０」で禁止、「１」
で許可。

【０１０５】（ｅ）受信終了割り込み許可ビット（ＩＮ
ＴＲＸ）は、受信が終了した時の割り込み通知を許可す
るかどうかを指定する。「０」で禁止、「１」で許可。

【０１０６】（ｆ）送信終了割り込み許可ビット（ＩＮ
ＴＴＸ）は、送信が終了した時の割り込み通知を許可す
るかどうかを指定する。「０」で禁止、「１」で許可。

【０１０７】（Ｄ）シリアルステータスレジスタ（ＳＣ
ｎＳＲ） このレジスタを通して以下のような状態監視が可能にな
る。

【０１０８】（ａ）接続チェック結果ビット（ＣＨＫＲ
ＬＴ）は、接続チェックテストの結果を知らせる。
「０」で異常なし、「１」で異常有り。

【０１０９】（ｂ）データ変化発生ビット（ＵＭＡ２／
ＵＭＡ１／ＵＭＡ０）は、データ変化検知制御ビットが
「１」のときに、各アドレスで受信データが前回受信し
たデータと異なることを知らせるビット。「０」で変化
あり、「１」で変化なし。

【０１１０】（ｃ）パリティエラービット（ＰＥＲＲ）
は、通信でパリティエラーが発生した事が判別でき、送
信時はノードがパリティをチェックしてコントローラに
アクノリッジ信号を送り、受信時はコントローラがパリ
ティをチェックする。「０」でパリティエラーなし、
「１」でパリティエラー有りになる。

【０１１１】（ｄ）接続チェック終了ビット（ＣＨＫＥ
ＮＤ）は、接続チェックルーチンが終了したことを知ら
せるビット。「１」で接続チェック終了。

【０１１２】（ｅ）受信終了ビット（ＲｘＥＮＤ）は、
受信が終了したことを知らせるビットであり、「１」で
受信終了。

【０１１３】（ｆ）送信終了ビット（ＴｘＥＮＤ）は、
送信が終了したことを知らせるビットであり、「１」で
送信終了。

【０１１４】（Ｅ）ボーレートジェネレータコントロー
ルレジスタ（ＢＲｎＣＲ） このレジスタにより、以下の事が設定できる。

【０１１５】（ａ）入力クロック選択ビット（ＢＲｎＣ
Ｋ１／０）は、ボーレートジェネレータで使用するクロ
ックを指定でき、「００」で源クロックの１／４クロッ
ク、「０１」で１／１６クロック、「１０」で１／６４
クロックになる。

【０１１６】（ｂ）分周値設定ビット（ＢＲｎＳ３／２
／１／０）は、ボーレートジェネレータで使用する分周
値を指定する。「００００」で１６分周、「０００１」
で１分周、「００１０」で２分周、というように差分１
で、最後「１１１１」で１５分周となる。

【０１１７】（Ｆ）シリアル接続チェック結果レジスタ このレジスタで以下のことが認識できる。

【０１１８】（ａ）接続エラーアドレス（ＣＨＫＡ１／
０）は、接続チェックにより通信線に異常が認められた
箇所のアドレスを示す。「００」はアドレス０、「０
１」はアドレス１、「１０」はアドレス２を表わす。

【０１１９】（ｂ）接続エラービット位置（ＣＨＫＢ２
／１／０）は、接続チェックにより通信線に異常が認め
られた箇所のビット位置を示す。「０００」はビット
０、「００１」はビット１、「０１０」はビット２、
「０１１」はビット３、「１００」は：ビット４、「１
０１」はビット５、「１１０」はビット６、「１１１」
はビット７を表わす。

【０１２０】（Ｇ）シリアル割り込み発生レジスタ（Ｓ
ＣＩＮＴＣＨ０／１） このレジスタで、どのチャンネル割り込みが発生したか
を認識できる。このレジスタのビットはリードすると
「０」にクリアされる。

【０１２１】（Ｈ）シリアル送受信データレジスタ（Ｓ
ＣｎＴＤＴ、ＳＣｎＲＤＴ） シリアル送信データレジスタ、シリアル受信データレジ
スタは接続するノードのアドレスに１対１に対応してい
る。ＳＣｎＴＤＴ０、ＳＣｎＲＤＴ０はアドレス０に、
ＳＣｎＴＤＴ１，ＳＣｎＲＤＴ１はアドレス１に、ＳＣ
ｎＴＤＴ２，ＳＣｎＲＤＴ２はアドレス２にそれぞれ対
応している。

【０１２２】以下に、ステッピングモータ制御部７０４
について説明する。

【０１２３】ステッピングモータ制御部７０４に、ステ
ッピングモータの動作ステップ数を設定することによ
り、加速一定速一減速をすべて自動で行える。その他、
センサ入力による停止や、割り込み信号の出力などの機
能を装備しており、割り込み信号などのハードラインの
入出力とステッピングモータの動作モードなどを制御す
る為に必要な各種レジスタ群で構成されている。すなわ
ち、図６に示すように、ＳＭＣ７０４ａと制御ロジック
７０４ｂと制御レジスタ群７０４ｃで構成されている。
また、この制御部７０４により生成されたパターンデー
タをシリアルＩ／Ｏ制御部７０３を介して、シリアルチ
ャネルより出力する事が可能である。以下、詳細に説明
する。

【０１２４】主な特徴は次に列挙する通りである。
（ａ）４相１励磁〜５相２一３励磁までの相励磁設定可
能、（ｂ）加速／定速／減速のステップ数を設定する事
でフルオート動作可能、（ｃ）内部タイマ／外部入力
（倍速設定可）によるトリガ信号選択可能。（ｄ）相デ
ータの回転方向設定可能、（ｅ）オールＯＦＦ出力設定
可能、（ｆ）センサ入力による停止後の動作設定が可
能、（ｇ）トリガカウンタの読み出しが可能、（ｈ）ス
テッピングモータコントローラ動作中のステータスが確
認可能、（ｉ）加速、定速、減速の各終了時、及びカウ
ントタイマ一致時の割り込み出力機能、（ｊ）加速、減
速用トリガタイマレジスタをそれぞれ８段ずつ用意して
あり、コンベア信号出力で、随時書き換え可能である。

【０１２５】ステッピングモータ制御部の概念的なブロ
ックは、図９に示すようになっている。また、基本動作
設定として、コントロールレジスタ１（ＣＴＲ１）のビ
ット０〜３によって、相励磁パターンの設定が可能であ
り、詳細は図１０に示す通りである。また、４相データ
の場合、パターンテーブル内において、相データを設定
する位置をＭＳＢ（上位）側／ＬＳＢ（下位）側のどち
らかに設定する必要がある。

【０１２６】さらに、パターン切り替え制御として、コ
ントロールレジスタ１（ＣＴＲ１）のビット４／５の設
定により、内部１６ビットタイマによるトリガと外部ト
リガの選択ができる。詳細は図１１に示す通りである。
自動切換えは１６ビットタイマを使用し、トリガを発生
させ、外部の相パターンラッチ回路用のストローブ信号
の出力も制御できる。

【０１２７】また、相データ回転方向制御として、コン
トロールレジスタ１（ＣＴＲ１）のビット６の設定によ
り、設定した相パターンの切替方向を正転／反転の切替
が可能である。動作中の反転の場合、相データはその位
置から反転を開始する。

【０１２８】オールＯＦＦの機能として、出力コントロ
ールレジスタ１（ＣＴＲＩ）のビット７に設定により、
相データの無励磁状態の設定が可能である。その後、相
励磁パターンは、初期状態（パターンテーブルのステッ
プ１）からの動作になる。

【０１２９】トリガ倍速モードの機能として、コントロ
ールレジスタ２（ＣＴＲ２）のビット３の設定により、
外部トリガの両エッジを使用した倍速カウントを行う事
が可能である。ただし、内部タイマトリガ使用時は、立
ち上がりエッジに固定の為、無効である。

【０１３０】相データ設定の機能として、最大５相２一
３励磁のパターンデータが設定可能な１０ステップ（１
０バイト）のパターンテーブル（図１２参照）で設定可
能である。シリアル上での相データの転送方向は、ＭＳ
Ｂ（ビット７）から転送し、正転方向時はステップの低
い方から高い方へ、反転方向時はステップの高い方から
低い方へ相が進む。相励磁パターン設定可能な励磁パタ
ーンは、前述のとおり、４相１励磁、４相２励磁、４相
１−２励磁、５相１励磁、５相２励磁、５相１一２励
磁、及び５相２−３励磁の７通りである。

【０１３１】ステッピングモータコントローラ動作開
始、及びステータス確認の機能として、コントロールレ
ジスタ２（ＣＴＲ２）のビット１を設定する事でステッ
ピングモータコントローラの動作の制御が可能である。
この設定は、トリガを内部タイマ使用の場合は、タイマ
のスタート／ストップ、外部トリガを使用の場合は、ト
リ力入力の許可／禁止を設定する事を意味し、このビッ
トを読み出す事で動作中のステータスを確認する事が可
能である。読み出し時、「０」でステッピングモータコ
ントローラ非動作中、「１」でステッピングモータコン
トローラ動作中である。書き込み時、「０」でステッピ
ングモータコントローラ動作停止、「１」でステッピン
グモータコントローラ動作開始である。ステップ設定に
よる動作完了後の読み出しは「０」となる。

【０１３２】ステップ設定の機能とし、タイマトリガを
使用した場合、あらかじめ加速「定速→減速の動作ステ
ップ数を全て設定することで、トリガ信号を自動的に切
り替え、一連のステッピングモータの制御を行う。ま
た、定速については、コントロールレジスタ２（ＣＴＲ
２）のビット２の設定によりステップ数を定速設定モー
ド／定速連続モードに設定可能である。ステップ数の設
定はステップ設定レジスタ１、２にて設定を行う。設定
範囲は、加速が０〜２５５ステップ、定速が連続または
０〜６５５３５ステップ、減速が０〜２５５ステップで
ある。

【０１３３】定速設定モード（図１３参照）の機能とし
て、加速／定速／減速の全てをステップ動作で行う。定
速連続モード（図１４参照）の機能として、加速終了
後、定速を継続し、「０」設定により減速へ切り替わ
る。定速設定／連続モード混在（図１５参照）の機能と
して、加速終了後、定速設定モードによりステップ動作
を行い、途中「１」設定により定速連続モードに切り替
わる。

【０１３４】内部１６ビットタイマトリガ設定の機能と
して、加速用、定速用、減速用にそれぞれ独立した１６
ビットのタイマレジスタがあり、それらにタイマデータ
を設定する。加減速用は０〜７段、定速用は１段であ
る。加速用、減速用のタイマレジスタは、全８段中、使
用開始の位置を１段単位で設定可能である。加速用、減
速用のタイマレジスタに関し、途中で書き換えを行うた
めの要求信号をコンベア終了後、出力することができ
る。書き換えたいタイミングに合わせ、段数を選択可能
である。

【０１３５】ステップカウント読み出し（図１６参照）
の機能として、ステップカウント読み出しレジスタ（Ｓ
ＴＰＣＬ／Ｈ）より、現在動作中のステップカウントを
即時に最新の値を読み出す事ができ、次のステッピング
モータコントローラ動作開始時にクリアされる。ホスト
信号入力設定の機能として、コントロールレジスタ２
（ＣＴＲ２）のビット０の設定により、ホストからの非
常停止の制御が可能である。「１」を書き込んだ時点
で、ホスト信号用定速ステップ設定レジスタとホスト信
号用減速ステップ設定レジスタに設定されたステップ数
だけ動作した後、停止する。定速連続モード動作中で
も、ホスト信号入力設定は可能である。また、加速中に
センサ位置の到達した場合などの動作については、次に
示す通りである。

【０１３６】以下、定速動作中にセンサ位置通過、加速
動作中にセンサ位置通過その１（ホスト信号用定速値４
−加速残＝プラス）、加速動作中にセンサ位置通過その
２（ホスト信号用定速値４−加速残＝マイナス）の３通
りのパターンについて、図を用いて説明する。

【０１３７】定速動作中にセンサ位置通過の場合の動作
フローは次の通りである（図１７参照）。電源投入後、
（図１７）に従い通常加速を実行し、に従い通常定
速を実行し、センサ位置通過する。さらに、に従いホ
スト信号定速を実行し、に従い通常減速を実行し、停
止する。停止位置確定後、通常動作を開始する。

【０１３８】加速動作中にセンサ位置通過その１（ホス
ト信号用定速値４一加速残＝プラス）の場合の動作フロ
ーは次の通りである（図１８参照）。電源投入後、
（図１８）ホに従い通常加速を実行し、センサ位置通過
したら一加速残＝Ａを算出（４レジスタに影響無
し）して加速残を実行する。さらに、Ａに従いホスト
信号用定速を実行し、に従い通常減速を実行し停止す
る。そして、停止位置確定後に通常動作を開始する。

【０１３９】加速動作中にセンサ位置通過その２（ホス
ト信号用定速値４一加速残＝マイナス）の場合の動作フ
ローは次の通りである（図１９参照）。電源投入後、
に従い通常加速を実行し、センサ位置を通過したら一
加速残＝Ａを算出したが、結果はマイナスとなる。さ
らに、加速残を実行し、前期マイナス分Ａをから差
し引きＡを算出（Ａレジスタに影響無し）して、
Ａに従い通常減速を実行し、フローＡでステップ数が
削減されている為、スピードで停止する。そして、停
止位置確定後に通常動作を開始する。

【０１４０】なお、加速残りは、ホスト信号用定速、通
常用加減速の順にそれぞれ減算され、減算後の通常用加
減速の値（Ａ）がマイナスにならないように設定を行
わなければならない。また、その値が少なければ高速か
らの急停止となる為、設定に注意する。

【０１４１】次に、割り込み処理設定を説明する。

【０１４２】まず、割り込み信号の出力（図２０参照）
について説明すると、割り込み信号は４ｃｈで１本のみ
設定することができる。割り込み要因設定／ステータス
レジスタ（ＩＲＥＦＴＭ）で制御し、割り込み信号は発
生で立ち下がり、割り込み発生要因全てのステータスが
クリアされた場合、信号が復帰する。

【０１４３】また、割り込み要因設定は、割り込み要因
／タイマ設定レジスタ（ＩＲＥＦＴＭ）のビット４〜７
を設定する事で、割り込み要因別の割り込み許可／禁止
設定が可能であり、許可の時、一致するイベントが発生
した場合、割り込み信号を出力する。ビット４が加速終
了、ビット５が定速終了、ビット６が減速終了、ビット
７がカウントタイマ一致のイベントに対応している。代
表的な割り込み発生パターンとしては、（１）加速／定
速／減速時（図２１参照）、（２）カウントタイマ一致
時（図２２参照）を挙げることができる。

【０１４４】さらに、割り込みステータス確認及びクリ
アについては、コントロールレジスタ２（ＣＴＲ２）の
ビット４〜７を読み出す事により、割り込み要因のチャ
ンネルを確定可能である。「０」で割り込み無し、
「１」で割り込み有りである。また、「０」を書き込む
事で割り込み要因のクリアが行われる。ビット４が加速
終了、ビット５が定速終了、ビット６が減速終了、ビッ
ト７がカウントタイマ一致のイベントに対応している。

【０１４５】タイマ設定については、タイマ内には基本
クロックを４分周したクロックをさらに分周するプリス
ケーラ（図２３参照）を内蔵しており、タイマコントロ
ールレジスタの設定によりタイマへ供給する入力クロッ
クを選択可能である。

【０１４６】以下、制御レジスタ群７０４ａの機能、及
び設定を詳細に説明する。

【０１４７】コントロールレジスタ１（ＣＴＲ１）は、
前述の通り、相励磁設定、パターン切り替え制御、相デ
ータ回転方向制御、及びオール／オフ出力の設定が可能
である。

【０１４８】コントロールレジスタ２（ＣＴＲ２）は、
前述の通り、トリガ倍速モード、ステッピングモータコ
ントローラ動作スタート／ステータス確認、定速モード
の設定、ホスト信号入力の設定、及び割り込みステータ
スの確認とクリアの設定が可能である。

【０１４９】ステップカウント読み出しレジスタ（ＳＴ
ＰＣＬ／Ｈ）については前述の通りである。また、通常
用加減速ステップ設定レジスタ（ＳＴＰＳＴＲ１）は、
前述の通り、加減速に費やすべきステップ数を設定する
レジスタである。通常定速ステップ設定レジスタ（ＳＴ
ＰＳＴＲ２Ｌ／Ｈ）は、前述の通り、減速に費やすべき
ステップ数を設定するレジスタである。

【０１５０】加速タイマレジスタ（ＡＣＣＯ−７Ｌ／
Ｈ）は、前述の通り、１６ビット長で全８段であり、ホ
スト側から所望の値を書きこむ事で加速制御が可能にな
る。減速タイマレジスタ（ＳＬＷＯ一７Ｌ／Ｈ）は、前
述の通り、１６ビット長で全８段であり、ホスト側から
所望の値を書きこむ事で減速制御が可能になる。定速タ
イマレジスタ（ＳＴＡＬ／Ｈ）は、前述の通り、１６ビ
ット長で、ホスト側から所望の値を書き込む事で定速時
の速度が決定される。

【０１５１】加速タイマコントロールレジスタ（ＡＣＣ
ＣＴＬ）は、前述の通り、加速タイマデータ使用スター
ト設定、書き換え要求信号出力段設定、及び書き換え要
求信号設定の各設定が可能である。減速タイマコントロ
ールレジスタ（ＳＬＷＣＴＬ）は、前述の通り、減速タ
イマデータ使用スタート設定、書き換え要求信号出力段
設定、及び書き換え要求信号設定の各設定が可能であ
る。

【０１５２】また、割り込み要因／タイマ設定レジスタ
（ＩＲＥＦＴＭ）は、前述のように、割り込み要因設定
及びトリガタイマモード設定の各設定が可能である。ホ
スト信号用定速ステップ設定レジスタ（ＳＴＰＨＳＴＬ
／Ｈ）は、前述のようにホスト信号入力により、強制的
にステッピングモータの動作を停止させる場合に使用さ
れる値を設定するレジスタである。カウントタイマ一致
設定レジスタ（ＣＴＲＥＧＬ／Ｈ）は、前述のようにカ
ウントタイマ一致の割り込み要因設定を行った時に使用
されるカウント値を設定するレジスタである。さらに、
パターンテーブルレジスタ（ＳＭＰＴＯ一７）は、前述
のように相励磁パターンを設定するレジスタである。

【０１５３】各レジスタの確定タイミングは次の通りで
ある。（１）コントロールレジスタ（ＣＴＲ）１、２に
ついては、データラッチは常時可能であり、このレジス
タへのアクセスの度にレジスタをチェックする。（２）
ステップカウント読み出しレジスタについては、最小ト
リガ以下の周期でレジスタへカウント値を自動的に取り
込む。（３）通常用定速／加速／減速ステップ設定レジ
スタについては、ステッピングモータコントローラ動作
開始時である。（４）加速／定速タイマレジスタについ
ては、ステッピングモータコントローラ動作開始時であ
る。（５）減速タイマレジスタについては、ステッピン
グモータコントローラ動作開始時である。但し、ホスト
信号による動作時は、ホスト信号受付時である。（６）
割り込み要因／タイマレジスタについて、タイマ部はス
テッピングモータコントローラ動作開始時であり、割り
込み部は割り込み要因発生時である。（７）ホスト信号
用定速／減速ステップ設定レジスタについては、ホスト
信号受付時である。（８）カウントタイマー致レジスタ
については、割り込みステータスクリア、及びステッピ
ングモータコントローラ動作開始時である。（９）パタ
ーンテーブルレジスタについては、ステッピングモータ
コントローヲ動作開始時である。

【０１５４】次に、シリアルノードについて説明する。
前述したように、ステッピングモータ制御部７０４は、
シリアルＩ／Ｏ制御部７０３を介して、センサなどを接
続するセンサロジックＩＣが実装された入力シリアルノ
ードや、電磁クラッチ、ステッピングモータなどを接続
するプリドライバＩＣが実装された出力シリアルノード
に接続されている。以下、それぞれのノードについて説
明する。

【０１５５】入力シリアルノードには、図２４に示すよ
うに、ロジック部９０１が内蔵されたセンサロジックＩ
Ｃとさらにシリアル信号のＩ／Ｆ部、さらにノードアド
レス設定の為のスイッチなどを実装する事になる。セン
サロジックＩＣは、シリアルＩ／Ｏコントローラ（ＳＩ
ＯＣ）５２１へ前述した受信モードに従ってシリアル信
号を送出する。実際には、ＳＩＯＣ５２１からアドレス
情報などのシリアル信号を受信した後、アドレス情報が
自分のものであれば、接続されているセンサ類の情報を
基にデータフレームを生成して、ＳＩＯＣ５２１へ送出
すると共に接続された他のノードに受け取ったシリアル
信号をバケツリレー的に受け渡す為に出力を行う。

【０１５６】出力シリアルノードには、図２５に示すよ
うに、ロジック部９１１及びプリドライブ部９１２が内
蔵されたブリドライバＩＣのほか、シリアル信号のＩ／
Ｆ部９１３、及び用途によってはパワードライブ部９１
４、さらにはノードアドレス設定の為のスイッチ９１５
などを実装する事になる。プリドライバＩＣは、シリア
ルＩ／Ｏコントローラ（ＳＩＯＣ）５２１からのシリア
ル信号により、接続された各負荷へのドライブを行うこ
とになる。実際には、受け取ったシリアル信号を図示し
ないロジック部内のシフトレジスタを通じて図示しない
ロジック部内のラッチ回路にてラッチし、プリドライバ
部９１２を介して出力を行うと共に、接続された他のノ
ードに受け取ったシリアル信号をバケツリレー的に受け
渡す為に出力を行う。また、ステッピングモータ制御用
の図示しない専用ストロープ信号もロジック部に接続さ
れている。

【０１５７】

【発明の効果】以上詳述したように、本発明の画像形成
装置及びその制御方法によれば、次のような効果を得る
ことができる。

【０１５８】（１）装置全体を制御する制御司令手段を
含む制御基板と入力ユニットまたは出力ユニットとを物
理的に分離させることが可能となり、基板の実装スペー
スに余裕を持たせることができる。

【０１５９】（２）制御基板から入力ユニットまたは出
力ユニットまでの信号線の数を飛躍的に減少させること
が可能になり、組立性の面からも有利となる。

【０１６０】（３）制御司令手段を含む制御基板はデー
タバッファのみを持ち、そのデータと負荷またはセンサ
との対応付けをソフトウェアで変更することが可能であ
るため、制御基板は非常に汎用性の高いものにできる。

【０１６１】（４）ネットワーク手段を介して受信した
受信データが変化した時のみ制御指令手段に割り込み信
号を発生するため、制御指令ＣＰＵの処理負荷を軽減さ
せることができる。

【０１６２】（５）センサ等の入力ユニットの入力デー
タを受信するタイミングを所定のタイミングで受信し更
新することにより、制御指令手段に負荷をかけること無
しに最新のセンサ情報を更新することができる。さら
に、制御指令手段の指令により任意のタイミングで情報
を更新するモードを選択することも可能であり、自由度
を向上させることができる。これは、通信ラインでのノ
イズ発生の低減のためにも有効である。

【図面の簡単な説明】

【図１】本発明の実施形態に係る画像形成装置の特徴部
分を示すブロック図である。

【図２】実施形態における画像形成装置の一例を示す断
面図である。

【図３】実施形態における画像形成装置の操作部を示す
図である。

【図４】実施形態における画像形成装置の構成を示すブ
ロック図である。

【図５】実施形態における画像形成装置内の両面規制板
を構成を説明する図である。

【図６】シリアルＩ／Ｏコントローラ（ＳＩＯＣ）の構
成を示す図である。

【図７】シリアルＩ／Ｏコントローラの通信フォーマッ
トを示す図である。

【図８】シリアルＩ／Ｏコントローラの通信モードの指
定を示す図である。

【図９】シリアルＩ／Ｏコントローラのステッピングモ
ータ制御部の制御ブロックを示す図である。

【図１０】相励磁パターンの設定を示す図である。

【図１１】パターン切り替え制御におけるビット設定を
示す図である。

【図１２】相データ設定の一例を示す図である。

【図１３】定速設定モードの一例を示す図である。

【図１４】定速連続モードの一例を示す図である。

【図１５】定速設定／連続モード混在の一例を示す図で
ある。

【図１６】ステップカウント読み出しの一例を示すブロ
ック図である。

【図１７】定速動作中にセンサ位置通過の場合の動作フ
ローを示す図である。

【図１８】加速動作中にセンサ位置通過の場合の動作フ
ローを示す図である。

【図１９】加速動作中にセンサ位置通過の場合の動作フ
ローを示す図である。

【図２０】割り込み信号の出力を示す図である。

【図２１】割り込み発生パターン例（加速／定速／減速
時）を示す図である。

【図２２】割り込み発生パターン例（カウントタイマ一
致時）を示す図である。

【図２３】タイマ内のプリスケーラの機能を説明するた
めの図である。

【図２４】入力シリアルノードの構成を示す図である。

【図２５】出力シリアルノードの構成を示す図である。

【符号の説明】

２００ 複写装置本体 ２５０ デッキ ４０６ ＣＰＵ ５０１〜５０９ シリアルノードユニット ５２０ メイン制御回路部 ５２１ ＳＩＯＣ ５１０，５１２，５１４，５１６，５１８ 出力シリア
ルノード ５１１，５１３，５１５，５１７，５１９ 入力シリア
ルノード

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０４Ｎ 1/21 Ｇ０３Ｇ 21/00 ３７２

Claims (10)

【特許請求の範囲】
1. 【請求項１】 装置の各部の状態を検出する状態検出手
   段と、装置の各部の駆動を行う駆動手段と、前記状態検
   出手段により検出した入力データを格納する入力データ
   格納手段をもつ入力ユニットと、前記駆動手段を駆動す
   るための出力データを格納する出力データ格納手段をも
   つ出力ユニットと、前記入力データ格納手段及び前記出
   力データ格納手段に接続され前記状態検出手段により検
   出した状態または所定の規則に従い前記駆動手段の制御
   を含む装置全体の画像形成動作を制御する制御指令手段
   とを備えた画像形成装置において、 前記制御指令手段と前記入力ユニットまたは前記出力ユ
   ニットの複数ユニット間でデータを送受信するネットワ
   ーク手段と、 前記入力ユニットから前記ネットワーク手段を介して受
   信した複数回分の受信データを格納する受信データバッ
   ファと、 前記受信データバッファ中のデータを比較する比較手段
   と、 前記比較手段の比較結果を前記制御指令手段に通知する
   通知手段とを有することを特徴とする画像形成装置。
2. 【請求項２】 前記通知手段は、前記比較手段が前記受
   信データバッファ中のデータの変化を検出したときの
   み、前記制御指令手段へ割り込み信号を発生することを
   特徴とする請求項１記載の画像形成装置。
3. 【請求項３】 装置の各部の状態を検出する状態検出手
   段と、装置の各部の駆動を行う駆動手段と、前記状態検
   出手段により検出した入力データを格納する入力データ
   格納手段をもつ入力ユニットと、前記駆動手段を駆動す
   るための出力データを格納する出力データ格納手段をも
   つ出力ユニットと、前記入力データ格納手段及び前記出
   力データ格納手段に接続され前記状態検出手段により検
   出した状態または所定の規則に従い前記駆動手段の制御
   を含む装置全体の画像形成動作を制御する制御指令手段
   と、前記制御指令手段と前記入力ユニットまたは前記出
   力ユニットの複数ユニット間でデータを送受信するネッ
   トワーク手段と、前記ネットワーク手段にデータを送受
   信するタイミングを制御するタイミング制御手段とを備
   えた画像形成装置であって、 前記タイミング制御手段は、複数のタイミング制御モー
   ドを有し、前記制御指定手段の指令により前記タイミン
   グ制御モードを選択可能に構成したことを特徴とする画
   像形成装置。
4. 【請求項４】 前記タイミング制御手段の複数のタイミ
   ング制御モードは、前記制御指令手段が生成するタイミ
   ングに応じてデータの送受信を行う第１のタイミングモ
   ードと、 前記制御指令手段が生成するタイミングとは無関係にデ
   ータの送受信を行う第２のタイミングモードとを有する
   ことを特徴とする請求項３記載の画像形成装置。
5. 【請求項５】 前記第２のタイミングモードは、予め定
   められた時間間隔でデータの送受信を行うモードである
   ことを特徴とする請求項４記載の画像形成装置。
6. 【請求項６】 装置の各部の状態を検出する状態検出手
   段と、装置の各部の駆動を行う駆動手段と、前記状態検
   出手段により検出した入力データを格納する入力データ
   格納手段をもつ入力ユニットと、前記駆動手段を駆動す
   るための出力データを格納する出力データ格納手段をも
   つ出力ユニットと、前記入力データ格納手段及び前記出
   力データ格納手段に接続され前記状態検出手段により検
   出した状態または所定の規則に従い前記駆動手段の制御
   を含む装置全体の画像形成動作を制御する制御指令手段
   と、前記制御指令手段と前記入力ユニットまたは前記出
   力ユニットの複数ユニット間でデータを送受信するネッ
   トワーク手段と、前記入力ユニットから前記ネットワー
   ク手段を介して受信した複数回分の受信データを格納す
   る受信データバッファと備えた画像形成装置を用い、 前記受信データバッファ中のデータを比較する比較処理
   と、 前記比較処理の比較結果を前記制御指令手段に通知する
   通知処理とを実行することを特徴とする画像形成装置の
   制御方法。
7. 【請求項７】 前記通知処理は、前記比較処理により前
   記受信データバッファ中のデータの変化を検出したとき
   のみ、前記制御指令手段へ割り込み信号を発生すること
   を特徴とする請求項６記載の画像形成装置の制御方法。
8. 【請求項８】 装置の各部の状態を検出する状態検出手
   段と、装置の各部の駆動を行う駆動手段と、前記状態検
   出手段により検出した入力データを格納する入力データ
   格納手段をもつ入力ユニットと、前記駆動手段を駆動す
   るための出力データを格納する出力データ格納手段をも
   つ出力ユニットと、前記入力データ格納手段及び前記出
   力データ格納手段に接続され前記状態検出手段により検
   出した状態または所定の規則に従い前記駆動手段の制御
   を含む装置全体の画像形成動作を制御する制御指令手段
   と、前記制御指令手段と前記入力ユニットまたは前記出
   力ユニットの複数ユニット間でデータを送受信するネッ
   トワーク手段と、前記ネットワーク手段にデータを送受
   信するタイミングを制御するタイミング制御手段とを備
   えた画像形成装置を用い、 前記タイミング制御手段に複数のタイミング制御モード
   を設けておき、 前記制御指定手段の指令により前記タイミング制御モー
   ドを選択するようにしたことを特徴とする画像形成装置
   の制御方法。
9. 【請求項９】 前記タイミンク制御手段の複数のタイミ
   ング制御モードは、 前記制御指令手段が生成するタイミングに応じてデータ
   の送受信を行う第１のタイミングモードと、 前記制御指令手段が生成するタイミングとは無関係にデ
   ータの送受信を行う第２のタイミングモードとを有する
   ことを特徴とする請求項８記載の画像形成装置の制御方
   法。
10. 【請求項１０】 前記第２のタイミングモードは、予め
    定められた時間間隔でデータの送受信を行うモードであ
    ることを特徴とする請求項９記載の画像形成装置の制御
    方法。