JP2656509B2 - 画像形成装置 - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明はデータ通信方式に関し、より詳細には、マス
タCPUと光学系CPUとの間でデータ通信を行う複写機に適
用し得るデータ通信方式に関するものである。

〔従来技術〕

近年の半導体の進歩により最近は安価で高性能のCPU
（中央処理ユニツト）が数多く市場に出ている。そこ
で、従来１つのCPUで制御していた機器でも複数のCPUを
用いた分散型の制御方式が行われる場合が多くなつて来
ている。

複数のCPUを用いて機器の制御を行う場合、各々のCPU
間でのデータ通信を行う必要があり、従来より、（１）
パラレル通信方式、（２）シリアルデータ通信方式、
（３）割込み（インタラプト）型データ通信方式等のデ
ータ通信方式が使用されている。

第１図に示した（１）のパラレル通信の場合は複数の
信号（８ビツトCPUの場合であれば通常８ビツト＝１バ
イト）が同時に送信（受信）できるので、多量のデータ
通信を行う場合にはシリアル通信と比べると短時間で行
うことができ有利であるが、複数のポート（port）が必
要となり、ハード面での負担が大きくなる（バツフア、
コネクタ、ハーネス等）。

第２図に示した（２）のシリアル通信の場合は、複数
の信号を１本のライン上で順次送り出すため、データ通
信の時間がパラレル通信より遅くなり、多量のデータ通
信を行う場合には不利である（図中、TXDはシリアルデ
ータ送信端子、RXDはシリアルデータ受信端子）。

第３図に示した（３）の割込みでの通信は、時間的に
は一番速く通信が行われるが、通常CPUが持つている割
込みの端子は１〜２本であり、複数のデータ通信を行う
場合には適していない。また、割込み端子を用いる場
合、ノイズ等が入つた場合に誤つた信号を受け付けてし
まう恐れがあるため注意が必要である。

〔目的〕

本発明の目的は、ハード構成が簡単で、しかもノイズ
による装置の暴走や動作不能が防止できる信頼性に優れ
た画像形成装置を提供することにある。

〔構成〕

本発明は上記目的を達成するため、主制御部と、例え
ば光学系制御部などの副制御部と、前記主制御部と副制
御部を接続するシリアル通信手段および割り込み通信手
段を備え、そのシリアル通信手段と割り込み通信手段は
前記主制御部と副制御部の間でパラレルに設けられてい
る。

そして前記割り込み通信手段は、前記主制御部から副
制御部への割り込み信号の送信、および副制御部から主
制御部への割り込み信号の送信を行い、 前記シリアル通信手段は、前記主制御部と副制御部の
間で、例えば倍率のデータや各種検知データなどの所要
の信号の授受とともに、画像形成中に前記割り込み信号
の受け付けを許可する割込みマスク解除信号、ならびに
画像形成中でないときに前記割り込み信号の受け付けを
禁止する割込みマスク信号を送信する機能を有してい
る。

そして前記シリアル通信手段により主制御部と副制御
部の間において信号の授受動作を行なう中で前記割込み
マスク解除信号を送信してから、前記割り込み通信手段
による割り込み信号の受け付けを許可し、 前記シリアル通信手段により主制御部と副制御部の間
において信号の授受動作を行なう中で前記割込みマスク
信号を送信してからは、前記割り込み通信手段による割
り込み信号の受け付けを禁止するように構成されている
ことを特徴とするものである。

以下、本発明の一実施例に基づいて具体的に説明す
る。

本発明を実施する一形式の複写機に全体構成を略示す
る第４図を参照して全体の動作を説明する。この複写機
を略述すると、複写機本体、およびADF（自動原稿送り
装置）60、ソータ70、自動車両ユニツト80等のオプシヨ
ンユニツト群で構成されている。記録シートを供給する
給紙系は５段になつており、各給紙系にそれぞれ給紙カ
セツト（またはトレイ）21,22,23,24および25が備えら
れる。

複写機本体の最上部には、原稿を載置するコンタクト
ガラス１が設けられ、その下方に光学走査系30が設けら
れる。この光学走査系30は露光ランプ31、第１ミラー3
2、第２ミラー33、第３ミラー34、レンズ35、第４ミラ
ー36、スリツト37等からなつている。原稿読取り走査を
行う場合、光路長が変化しないように、露光ランプ31と
第１ミラー32を搭載した第１キヤリツジと第２ミラー33
および第３ミラー34を搭載した第２キヤリツジとが2:1
の相対速度で機械的に走査駆動される。また、倍率を変
える場合にはレンズ35の位置および第２ミラー33、第３
ミラー34を搭載した第２キヤリツジの位置をステツピン
グモータの駆動によつて変えることにより行つている。

従つて、露光ランプ31から出た光は第１ミラー32、第
２ミラー33、第３ミラー34、レンズ35、第４ミラー36お
よびスリツト37を介して感光体ドラム２上に結像され
る。

感光体ドラム２の周囲には、メインチヤージヤ３、イ
レーサ４、現像器５、転写チヤージヤ７、分離チヤージ
ヤ８、クリーニングユニツト９等が設けてある。

像再生プロセスを簡単に説明する。感光体ドラムの表
面はメインチヤージヤ３の放電によつて所定の高電位に
一様に帯電する。像再生に利用されない部分の電荷はイ
レーサ４によつて消去される。感光体ドラム２の帯電し
た面に、原稿からの反射光が照射されると、照射される
光の強度に応じてその部分の電位が変化（低下）する。
感光体ドラム２は第４図に矢印で示す方向に回転し、そ
れに同期して光学走査系30は原稿面を順次走査するの
で、感光体ドラム２の表面には、原稿像の濃度（光反射
率）分布に応じた電位分布、すなわち、静電潜像が形成
される。

静電潜像が形成された部分が現像器５の近傍を通る
と、電位分布に応じて現像器５内のトナーが感光体ドラ
ム２の表面に吸着する。それによつて静電潜像が現像さ
れ、静電潜像に応じた可視像が感光体ドラム２上に形成
される。一方、コピープロセスの進行に同期して、５つ
の給紙系のいずれか選択されたものから、記録シートが
供給される。この記録シートはレジストローラ27を介し
て所定のタイミングで感光体ドラム２の表面に重なるよ
うに送り込まれる。

そして転写チヤージヤ７によつて、感光体ドラム２上
の可視像（トナー像）が記録シート側に転写し、更に分
離チヤージヤ８によつて、可視像が転写された記録シー
トは感光体ドラム２から分離する。分離した記録シート
は、搬送ベルト11によつて定着器12まで搬送される。定
着器12を通ると記録シート上のトナー像は定着器12によ
つて記録シート上に定着される。定着を終えた記録シー
トは、所定の排紙経路を通つてソータ70又は両面ユニツ
ト80に排出される。

第５図に第４図の複写機の電気回路構成の概略を示
す。主制御ボード（マスターCPU）200にはマイクロプロ
セツサ210、読み出し専用メモリ（ROM）220、読み書き
メモリ（RAM）230、パラレルI/Oポート240、シリアルI/
Oポート250、A/Dコンバータ260、割込みコントローラ27
0、タイマ280、および不揮発性読み書きメモリ（RAM）2
90が備わつている（最近は上記構成要素の大部分が１チ
ツプ内に納められているCPUもある）。この主制御ボー
ド200に操作ボード（スレーブCPU−Ａ）310、光学系制
御ボード（スレーブCPU−Ｃ）320やランプ制御ボード33
0やヒータ制御ボード340を制御するためのAC系制御ボー
ド（スレーブCPU−Ｂ）325、高圧電源ユニツト350、自
動原稿送り装置60、ソータ70、両面ユニツト80、給紙ユ
ニツト360、ドライバ370,380および信号処理回路390等
が接続されている。

操作ボード310は複写機の動作モードを指定するため
のKEY、動作モードやコピー枚数、その他機械の異常等
の表示を行う表示素子などがあり、オペレータが機械の
操作をするために必要な機能を有している。

光学系制御ボード320は光学走査系30の走査駆動用モ
ータM1およびレンズ35および第２キヤリツジを倍率を調
整する時に駆動するためのステツピングモータM2,M3を
制御する。

AC系制御ボード325は、ランプ制御ボード330、ヒータ
制御ボード340を通して光学走査系30の露光ランプ31の
光量を制御したり、定着器12に備えた定着ヒータHT1と
感光体ドラム２に内蔵されたドラムヒータHT2の温度を
制御する。

高圧電源ユニツト350はメインチヤージヤ３、現像カ
ートリツジ５のバイアス電極5a、転写チヤージヤ７、お
よび分離チヤージヤ８の各々に印加する高圧電力を生成
する。

ドライバ370には各種の交流負荷400が接続されてお
り、ドライバ380には各種の直流負荷410が接続されてお
り、信号処理回路390には各種センサ420が接続されてい
る。

具体的にいうと、各種交流負荷400の代表的なもの
は、感光体ドラム２等を駆動するメインモータ、現像カ
ートリツジ用のモータ、搬送用フアンモータおよび冷却
用フアンモータ等である。また、各種直流負荷410の代
表的なものは、クリーニングブレード制御用ソレノイ
ド、レジストローラ制御用クラツチ、給紙コロ制御用ク
ラツチ、分離爪制御ソレノイド、イレーサ４、トータル
カウンタ、トナー補給制御用ソレノイド等である。

更に、各種センサ420の代表的なものは、前記メイン
モータの回転に同期したパルスを発生するタイミングパ
ルス発生器、トナー像センサPSEN、トナー色センサCSE
N、レジストローラ27の近傍で記録紙を検出するレジス
トセンサ、各給紙系に設けられた紙サイズセンサおよび
紙有無センサである。

次に第６図に第５図の主制御ボード上のマイクロプロ
セツサ210の概略動作を示す。まず、第６図中にしめさ
れた各種記号の内容について簡単に説明する。

Ccopy:コピー枚数カウンタ…終了したコピープロセスの
回数を計数する。設定回数のコピープロセスが完了する
と０にクリアされる。

Nset:コピー枚数設定値レジスタ…１枚の原稿当たりの
コピー枚数が設定される。この枚数はテンキーで指定さ
れる。

NK:テンキー入力レジスタ…テンキーから入力される10
数値の値を保持する。

第６図を参照して、マイクロプロセツサ210の概略動
作を説明する。電源がオンすると、最初にステツプSA1
のCPUイニシヤライズ処理を行う。この処理では主制御
ボード200自身の状態をイニシヤライズする。すなわ
ち、読み書きメモリ230の内容をクリアし、各種モード
設定を初期化し、出力ポートをリセツトする。次にステ
ツプSA2の初期設定処理を行う。この処理では主制御ボ
ード200に接続された各種ボードおよび各種装置の状態
（動作モード）を初期化して、複写機が初期状態になる
ように設定する。

またタイマ270のモード設定および計数値の設定も行
う。さらに第５図に示されるように主制御ボード200と
操作ボード310、光学系制御ボード320、AC系制御ボード
325の３つのボードとの間で行われているシリアル通信
開始の処理とイニシヤルデータの送信処理も、このステ
ツプSA2で行われる。例えば主制御ボード200から光学系
制御ボード320へは第15図のシリアルTXD（メイン→光
学）において電源投入時にレンズ補正データを送信して
いるように行つている。

ステツプA3では待機モード処理を行う。この時点では
コピー動作は行つていないので、機械は停止しており、
待機状態となつている。待機状態では、次のような処理
を行つている。まず、各種入力ポートに印加される信号
の状態を読取り、その結果をメモリ230に記憶する。次
に予めメモリ230内に記憶された出力制御用のデータ群
を各々のデータに対応付けられた出力ポートに出力し
て、その出力ポートに接続された装置を制御する。

さらに、予め読み取られたメモリ230に記憶された各
種入力ポートの状態を判定し、異常の有無のチエツクも
行つている。異常がある場合には、その異常の内容によ
り所定の異常処理を行う。例えば用紙やトナー定着用の
シリコンオイル等がない事を検知した場合には、ペーパ
ーエンド表示、トナーエンド表示、オイルエンド表示や
補給を促すメツセージ（ガイダンス）表示等を操作ボー
ド310上の表示部に表示させたり、また定着の温度ヒユ
ーズ切れや露光ランプ切れ等のサービスマンによる修理
が必要となる異常が発生した場合にはその異常内容とサ
ービスマンコールをオペレータに促す表示を操作ボード
上に表示したりする。これらの表示データはリアル通信
により主制御ボード200から操作ボード310へ送られる。
異常が無ければ、その他の入力ポートの状態を判定し処
理を行う。例えば操作ボード310からの入力の処理を行
う（操作ボード310からの入力データもシリアル通信に
よつて主制御ボード200へ送られてくる）。この処理で
は操作ボード310内に設けられた各種モード選択スイツ
チ（図示せず）の状態を判定し、その結果に応じて以後
の処理を決定する。

次にキー入力があつたかどうか判別し、キー入力があ
つた場合には、そのキー入力に応じた処理を行う。例え
ば、通常の動作モードではテンキーK10（第７図）から
の入力があつたら押されたキーに対応付けられた数値を
コピー枚数レジスタにストアする。

また、倍率調整キーK6a,K6b等からの入力があつた
ら、光学系制御ボード320へ変倍データを送る（第15図
のシリアル信号参照）。

また、予めメモリ230および290に記憶された表示用デ
ータを所定のタイミングでシリアル通信を用いて操作ボ
ード310へ出力し、そのデータを操作ボード310上の表示
器に表示する。表示するデータは前記モードスイツチの
状態により、各仕向地別の表示形態に切り換えられて表
示される。デコードされる操作ボード内のマイクロプロ
セツサによつて、例えば表示器D1にはコピー枚数の設定
値が表示され、表示器D4にはコピー倍率が表示される。
コピー可の状態でない場合、またプリントスタートキー
KSがオンしない場合には上記待機モードSA3を繰り返し
実行する。コピー可とならないのは例えば定着温度が予
め定めた範囲外である場合や何らかの異常が検出された
場合である。

コピー可の状態でプリントスタートキーKSが押される
と、ステツプSA6の複写前モード処理を実行する。この
処理では複写プロセスを開始する直前の処理として、メ
インモータの駆動スタート、感光体ドラム２の複写前ク
リーニング処理等を行う。テンキーK10で予め入力した
コピー枚数（NK）がコピー枚数設定値レジスタNsetにス
トアされる。

またこの時、主制御ボード200から光学系制御ボード3
20へシリアル通信によつて割込みマスク解除のデータを
送る（第15図参照）。これはコピー動作中における主制
御ボードと光学系制御ボードとの間でのタイミング関係
の通信を割込み信号を用いて行つているので、その割込
み信号を有効とするか、無視するかをシリアル通信のデ
ータによつて行つているためである。つまりコピー中は
割込み信号を有効としてコピー動作に必要なタイミング
信号を遣り取りしており、待機中は割込み信号によるタ
イミング信号を必要ないので割込みマスクしておくため
である。

SA6が終了すると、ステツプSA7の複写モード処理を実
行する。この時点で、実際にコピープロセスが実行され
る。この処理にはコピープロセス処理、紙搬送処理、ト
ナー補給処理、異常チエツク処理等々が含まれる。

コピープロセス処理では、メインモータの回転量に対
応するパルスを発生するタイミングパルス発生器の出力
に同期した所定のタイミングで各プロセス要素や機械動
作要素、給紙要素等をオン／オフ制御する。また光学系
制御ボードへ所定のタイミングでスキヤナースタート信
号を割込み信号として送ると、露光ランプが画像先端位
置に来た時に光学系制御ボードから主制御ボードへLE
（リードエツジ）信号が割込み信号として返つてくる。
主制御ボードではLE信号を受け取つた時点でタイミング
パルスの値をある一定値（本実施例では1928）に補正す
る。

このパルス補正は感光体ドラム２上の画像と給紙口よ
り給紙された転写用紙との位置合わせを正しくするため
に行われるものである。

つまりLE信号を受け取つた時に、丁度感光体ドラム２
上に原稿先端の画像が形成されているのであるから、第
４図の感光体ドラム２回りのレイアウト図からLEの位置
が用紙の先端と出会う転写位置までの距離が計算でき
る。そうすれば今度は用紙がレジストローラから転写位
置までの距離も一定であるのでLEのタイミングよりレジ
ストスタートタイミングが計算できることになる（本実
施例においてはLE信号が1928パルスで来るとレジストス
タートを2000パルスとすれば、画像が丁度用紙先端で転
写されるようになつている）。１サイクルのコピープロ
セスが終了するまで複写モード処理を繰り返し実行し、
それが終了するとコピー枚数カウンタCcopyをインクリ
メント（＋１）し、その結果をコピー枚数設定値レジス
タNsetの内容と比較する。Ccopy＝Nsetでなければ再び
複写モード処理SA7に進み、次のコピー作成動作を開始
する。Ccopy＝Nsetになると、即ち最終コピーに対してS
A7の複写モード処理が終了すると、カウンタCcopyの内
容をクリアし、ステツプSA12の複写後モード処理を実行
する。この処理では、コピー画像が転写された紙の排紙
処理、感光体ドラム２のコピー後クリーニング処理等を
行う。排紙が完了すると、ステツプSA3の待機モード処
理に戻り、上記処理を繰り返す。

次に、シリアル信号について説明する。第８図に１つ
のマスターCPUと３つのスレーブCPU間でのシリアル通信
を行つた場合のタイムチヤートを示す。また第９図〜第
14図にシリアル通信を行う場合のフロー図を示す。第９
図〜第14図を参考にして、動作の説明を行う。

第９図はマスターCPUによるシリアル通信開始のため
の処理である。本発明におけるシリアル通信方式は、ま
ずデータを受け取つたら次のデータを出す方式である
が、CPUリセツト後の最初だけは、マスターCPUがデータ
を送信する必要があるので、第９図の処理は必ず１回だ
け行われる。

STEP1−1:最初にデータ通信を行うスレーブCPU（この場
合はスレーブCPU−Ａ）をセレクトするためセレクト出
力の状態を決める。

STEP1−2:スレーブCPU−Ａへ出力するデータを内部のバ
ツフア（RAM）よりアキユムレータにロードする。

STEP1−3:通信エラー（スレーブCPU−Ａからの応答がな
い）をチエツクするためのタイマーカウンタ（Ta）に５
をセツトする（本実施例においては5msec毎にタイマー
カウンタのチエツクとなつているので、５をセツトする
と５×5msec＝25msecとなり、応答が25msec以上待つて
も来ない場合に通信エラーとして次の処理へ進むように
なつているが、25msecにこだわる必要はなく、それぞれ
の実施システムによつて異なつてもよい）。

STEP1−4:STEP1−２でアキユムレータにロードしたデー
タをシリアル通信バツフア（TXB）へストアする。この
状態が第８図における、マスターCPUのTXD（図中１）と
なつているところである。１度（TXB）内へデータがス
トアされると、シリアル通信コントローラが自動的に
（TXB）内のデータをTXD端子より出力する。

STEP1−5:スレーブCPU−Ｃに対するセレクトカウンタ
（SELECT−Ｃ）に初期値１をセツトする。セレクトカウ
ンタは各々のスレーブCPUに対してデータ通信の優先順
位を付ける場合に用いる。今回はスレーブCPU−Ｃだけ
スレーブCPU−ＡとスレーブCPU−Ｂに対して1/5の割合
で通信すれば良い設定となつている。つまり、スレーブ
CPU−ＡとスレーブCPU−ＢがマスターCPUとそれぞれ５
回通信を行う毎にスレーブCPU−ＣはマスターCPUと１回
通信を行う様になつている。

第10図はマスターCPUのシリアル通信の処理である。
第10図の処理はマスターCPUのリセツト後、第９図の処
理を１回行つた後に常にチエツクされるものである。

STEP2−1:マスターCPUのシリアル受信バツフア（RXB）
にデータが入つたかどうかのチエツクを行い、シリアル
データを受信していればSTEP2−２へ進む。またデータ
が入つていなければ処理は行う必要が無いのでリターン
する。

※STEP2−１のチエツクはシリアルデータの受信割込
み、等の割込み機能を持つシステムであればシリアル受
信割込みよつてSTEP2−２以後の処理をコールする事が
できるので不要となる場合もある。

STEP2−１（RXB）にデータが入つたかのチエツクは第
８図におけるマスターCPUのRXDに（図中a1）（図中b1）
（図中c1）…等の部分に相当する。

STEP2−2:シリアル受信バツフア（RXB）に入つたデータ
をアキユムレータにロードする。

STEP2−3:現在選択しているスレーブCPUがスレーブCPU
−Ａかチエツクする。選択しているCPUがスレーブCPU−
Ａならば今回受け取つたデータはスレーブCPU−Ａから
のデータであるので次のステツプのSTEP2−４へ進む。
選択しているものがスレーブCPU−Ａではない場合は次
のチエツクであるSTEP3−１へ進む。

STEP2−4:スレーブCPU−Ａからシリアルデータを受信し
たのであるので、スレーブCPU−Ａとの通信エラーチエ
ツク用のタイマーカウンタ（Ta）をリセツトする。この
タイマーカウンタ（Ta）または（Tb）または（Tc）は第
11図に示すフローでカウントダウンおよびチエツクを行
いシリアル通信エラーを監視している。

STEP2−5:STEP2−２でアキユムレータにロードしたデー
タをスレーブCPU−Ａからの入力データを記憶しておく
バツフア（RAM）にセーブする。

STEP2−6:第９図及び第10図のSTEP2−１〜STEP2−５に
おいて、スレーブCPU−ＡとマスターCPUとの１組のデー
タ通信（マスターCPU→スレーブCPU−ＡとスレーブCPU
−Ａ→マスターCPU）が終了したので、マスターCPUは次
に通信を行うスレーブCPU−Ｂを選択するため、セレク
ト出力を変更する。STEP2−６の処理によつて選択され
ているスレーブCPUはCPU−Ｂとなる〔第８図のマスター
CPUのRXDが（図中a1）を受信した所を参照〕。

STEP2−7:スレーブCPU−Ｂへ出力するデータを内部のバ
ツフア（RAM）よりアキユムレータにロードする。

STEP2−8:スレーブCPU−Ｂとの通信エラーをチエツクす
るためのタイマーカウンタ（Tb）に５をセツトする。

STEP2−9:アキユムレータにロードしたデータをシリア
ル送信バツフア（TXB）へストアする。この状態は第８
図のマスターCPUのTXDに（図中２）（図中３）……（図
中18）となつているところである。

STEP3−1:STEP2−３の続きである。現在選択しているス
レーブCPUがスレーブCPU−Ｂかチエツクする。選択して
いるものがスレーブCPU−Ｂならば今回受け取つたデー
タはスレーブCPU−Ｂからのデータであるので、次ステ
ツプのSTEP3−２へ進む。選択しているものがスレーブC
PU−Ｂでない場合は次のチエツクであるSTEP4−１へ進
む。

STEP3−2:スレーブCPU−Ｂからシリアルデータを受信し
たので、スレーブCPU−Ｂとの通信エラーチエツク用の
タイマーカウンタ（Tb）をリセツトする。

STEP3−3:STEP2−２でアキユムレータにロードしたデー
タをスレーブCPU−Ｂからの入力データを記憶しておく
バツフア（RAM）にセーブする。

STEP3−4:普通に３つのスレーブCPUを順次選択する通信
方式であれば、スレーブCPU−Ｂの次はスレーブCPU−Ｃ
を選択するのであるが、本実施例ではスレーブCPU−Ｃ
だけ通信の回数を少なくするシステム（スレーブCPU−
Ｃは他のスレーブCPUよりも比較的ゆつくりしたデータ
交換でも制御できるので）となつているので、このステ
ツプでスレーブCPU−Ｃを選択するためのカウンタであ
るスレーブCPU−Ｃのセレクトカウンタ（SELCT−Ｃ）の
値を１減算して０かどうかのチエツクを行う。（SELCT
−Ｃ）の値はスレーブCPU−Ｃの通信回数を少なくする
ための値が入れられる。今回は他のスレーズCPUの1/5の
通信回数で良いので、５が入れられる。

（SELCT−Ｃ）＝０となつた時はスレーブCPU−Ｃを選
択するためにSTEP3−５へ進むが、（SELCT−Ｃ）≠０の
時はスレーブCPU−Ｃの選択はスキツプしてスレーブCPU
−Ａの選択を行うために、STEP4−４へ進む。

STEP3−5:スレーブCPU−Ｃを選択する条件（SELCT−
Ｃ）＝０となつてSTEP3−４から進んできたので、再度
スレーブCPU−Ｃの通信回数を少なくするために（SELCT
−Ｃ）に５を再セツトする。

STEP3−6:スレーブCPU−Ｃを選択するようにセレクト出
力を変更する。

STEP3−7:スレーブCPU−Ｃへ出力するデータを内部のバ
ツフア（RAM）よりアキユムレータへロードする。

STEP3−8:スレーブCPU−Ｃとの通信エラーをチエツクす
るためのタイマカウンタ（Tc）に５をセツトする。

STEP4−1:STEP2−3,STEP3−１の続きである。現在選択
しているスレーブCPUがスレーブCPU−Ｃかチエツクす
る。選択しているものがスレーブCPU−Ｃならば今回受
け取つたデータはスレーブCPU−Ｃからのデータである
ので次ステツプのSTEP4−２へ進む。選択しているもの
がスレーブCPU−Ｃでない場合（つまりスレーブCPU−A,
スレーブCPU−B,スレーブCPU−Ｃのどれも選択していな
いのに、シリアルデータが入つてきた場合）には、今回
受け取つたデータはノイズ等によるもので正式なデータ
ではないと判断し、データの入力処理は行わずにリター
ンする。

STEP4−2:スレーブCPU−Ｃからシリアルデータを受信し
たのでスレーブCPU−Ｃとの通信エラーのチエツク用の
タイマーカウンタ（Tc）をリセツトする。

STEP4−3:STEP2−２でアキユムレータにロードしたデー
タをスレーブCPU−Ｃからの入力データを記憶しておく
バツフア（RAM）にセーブする。

STEP4−4:スレーブCPU−Ａを選択するようにセレクト出
力を変更する。

STEP4−5:スレーブCPU−Ａへ出力するデータ内部のバツ
フア（RAM）よりアキユムレータへロードする。

STEP4−6:スレーブCPU−Ａとの通信エラーをチエツクす
るためのタイマーカウンタ（Ta）に５をセツトする。

第11図はマスターCPUにおいて各々のスレーブCPUとの
通信エラーをチエツクするためのタイマーカウンタ（T
a），（Tb），（Tc）の値をチエツク及び減算（カウン
ト）を行つているところである。

STEP5−1:スレーブCPU−Ａとの通信エラーチエツク用の
タイマーカウンタ（Ta）の内容が０かチエツクする。も
し（Ta）＝０ならば現在スレーブCPU−Ａとの通信は行
つていないので、スレーブCPU−ＢのチエツクのためSTE
P5−３へ進む。（Ta）≠０ならば現在スレーブCPU−Ａ
との通信を行つているので、通信エラーチエツクを行う
ため、次のステツプSTEP5−２へ進む。

STEP5−2:（Ta）の内容を−１する。そして再度（Ta）
＝０かのチエツクを行う。（Ta）≠０の場合は未だ通信
エラー用のタイマーカウンタはオーバーしていないので
リターンする。（Ta）＝０の場合は通信エラー用のタイ
マーカウンタがオーバーした事になり（5msec×５＝25m
secの間スレーブCPU−Ａからの応答がないという場合に
起こる） スレーブCPU−Ａとのシリアル通信がうまく行われな
かつたと判断して、スレーブCPU−Ａからの応答データ
を持つことをやめて、次のスレーブCPU−Ｂの通信を始
めるため、第10図のフロー図のSTEP2−６へJUMPさせ
る。

STEP5−１とSTEP5−２で行つていることを、それぞれ
スレーブCPU−B,スレーブCPU−Ｃの場合にも行つてい
る。

第12図，第13図，第14図に示すフロー図はそれぞれ、
スレーブCPU−A,スレーブCPU−B,スレーブCPU−Ｃにお
ける、シリアル通信の受信、送信処理である。第11図の
スレーブCPU−Ａの処理を代表して説明する。

STEP6−1:スレーブCPU−Ａのシリアル受信バツフア（RA
M）にマスターCPUからのデータが入つたかどうかのチエ
ツクを行い、シリアルデータを受信していなければSTEP
6−２へ進む。またデータが入つていなければ処理を行
う必要がないのでリターンする。

※STEP6−１のチエツクはシリアルデータの受信割込
み等の割込み機能を持つシステムであれば不要となるの
はマスターCPUの場合と同様である。

STEP6−１は第８図におけるスレーブCPU−ＡのRXD−
Ａの（図中１）（図中４）……の部分に相当する。

STEP6−2:シリアル受信バツフア（RXB−Ａ）に入つたデ
ータをアキユムレータにロードする。

STEP6−3:STEP6−２でアキユムレータにロードしたデー
タをマスターCPUからの入力データを記憶しておくバツ
フア（RAM）にセーブする。

STEP6−4:STEP6−１〜STEP6−３によつてマスターCPUか
らデータを受信したのでその応答として、マスターCPU
へデータを送信しなければならない。

（本発明でのシリアル通信方式はデータを受信したらす
ぐに応答として、データを送信することによつてデータ
のキヤツチボールを行いながら１つのマスターCPUと複
数のスレーブCPUとの通信を行うものであるからスレー
ブCPUとしてはマスターCPUからデータを受信したら、す
ぐにマスターCPUに対してデータを送信することが必要
である）。

そのため、マスターCPUへ送信するデータを内部のバ
ツフア（RAM）より、アキユムレータにロードする。

STEP6−5:アキユムレータにロードしたデータをシリア
ル送信バツフア（TXB−Ａ）へストアする。この状態は
第８図のスレーブCPU−ＡのTXD−Ａに（図中a1）（図中
a2）……となつているところである。

以上STEP7−１〜STEP7−5,STEP8−１〜STEP8−５も同
様の処理を行っている。

第８図のシリアル通信のタイムチヤートについて説明
する。第８図のタイムチヤートはマスターCPUがRESETさ
れた後の状態を表している。まず最初にマスターCPUが
スレーブCPU−Ａを選択した後、スレーブCPU−Ａへのデ
ータ（図中１）を送信する。

次にスレーブCPU−ＡはマスターCPUからの送信データ
（図中１）をRXD−Ａに受け取つた後、マスターCPUに対
しての送信データ（図中a1）をTXD−Ａに出力する。

マスターCPUはスレーブCPU−Ａからのデータ（図中a
1）を受信すると、スレーブCPU−Ｂを選択するようにセ
レクト信号を変更する。そしてスレーブCPU−Ｂへのデ
ータ（図中２）を送信する。

スレーブCPU−ＢはマスターCPUからの送信データ（図
中２）をRXD−Ｂに受け取つた後、マスターCPUに対して
の送信データ（図中b1）をTXD−Ｂに出力する。

マスターCPUはスレーブCPU−Ｂからのデータ（図中b
1）を受信すると、（SELCT−Ｃ）カウンタのチエツクを
行い、スレーブCPU−Ｃを選択する順番かのチエツクを
行う。リセツト後の最初は（SELCT−Ｃ）カウンタは１
となつているので、まずはスレーブCPU−Ｃを選択する
ようにセレクト信号を変更する。そして（SELCT−Ｃ）
に５を入力する。これはスレーブCPU−Ｃの選択は今
後、他のスレーブCPUが５回選択される毎に１回選択さ
れるようにする事になる。そしてスレーブCPU−Ｃへの
データ（図中３）を送信する。

スレーブCPU−ＣはマスターCPUからの送信データ（図
中３）をRXD−Ｃに受け取つた後、マスターCPUに対して
の送信データ（図中c1）をTXD−Ｃに出力する。

マスターCPUはスレーブCPU−Ｃからのデータ（図中c
1）を受信すると、スレーブCPU−Ａを選択するようにセ
レクト信号を変更して、スレーブCPU−Ａへのデータ
（図中４）を送信する。

以上、上記のようにマスターCPUとスレーブCPU−A,ス
レーブCPU−B,スレーブCPU−Ｃとの間でのシリアルデー
タ通信が、スレーブCPU−A,スレーブCPU−Ｂを５回に対
してスレーブCPU−Ｃが１回の割合で順番に行われる。

次に通信エラー等が発生してスレーブCPUからの応答
が返つてこない場合の処理について説明する。

第８図において、マスターCPUからスレーブCPU−Ａへ
の送信データ（図中15）の場合が通信エラーが発生した
時のタイムチヤート例である。

マスターCPUからスレーブCPU−Ａに対して送信データ
（図中15）を出力したが何らかの異常により、スレーブ
CPU−Ａ側でマスターCPUからのデータが受信出来なかつ
た。この場合スレーブCPU−ＡはマスターCPUからデータ
を受け取つていないので、第12図のフロー図より明らか
なように、マスターCPUへの応答は行わない。また、他
のスレーブCPUにおいても同様である。そうすると、マ
スターCPU側でもシリアル受信データが入力されないの
で、次のスレーブCPUに対してのデータ送信処理が行え
ず、シリアル通信は完全に停止してしまう。

もし上記のような状態が発生した場合、何の処理も行
わないでいれば、マスターCPUとスレーブCPUとのデータ
通信は完全に停止したままで、システムとしての動作は
不可能となり、機械の暴走や動作不能となつてしまい、
サービスマンコール等の異常モードとなる。

しかし、本実施例で示しているように、通信のエラー
のチエツク用のタイマーカウンタを用いることによつ
て、前記のような異常モードを防ぐことが可能である。

つまり、第８図においてマスターCPUよりスレーブCPU
−Ａに対してデータ（図中15）を出力すると同時に、通
信エラーチエツク用のタイマーカウンタ（Ta）に５をセ
ツトして応答待ちの最大時間を規定している。そこで前
記のようにスレーブCPU−Ａからの応答データが入力さ
れない場合には、第11図の5msec毎のタイマーカウント
の処理において（Ta）の内容をチエツクし、（Ta）が最
大値（本例では5msec×５＝25msec）となつた場合に
は、スレーブCPU−Ａからの応答待ちをやめ、次の通信
を行うために、スレーブCPU−Ｂを選択し、スレーブCPU
−Ｂへデータ（図中16）を出力するようにしている。

このように通信エラーチエツク用のタイマーカウンタ
とタイマーカウントの処理を行うことによつて、何らか
の原因によつて通信が停止した場合でも、そのまますぐ
に異常モードとなることがなく、通信を続行することが
できる。

次に、第15図を参照して説明する。図示のごとく、マ
スターCPUとスレーブCPU−Ｃ（光学系CPU）の間でのデ
ータ通信はシリアル通信（８ビツト）と割込み信号（２
本）によつて行われている。

まず、シリアル通信（８ビツト）で行つているデータ
通信の内容は次の項目である。

（１）マスターCPU→光学系CPU 1.変倍率のデータ（50％〜200％） 2.レンズ補正：等倍のデータ 3.レンズ補正：焦点距離のデータ 4.タテ倍率のデータ 5.原稿サイズ検知のスタート信号 6.APSの長さ検知の検知データリクエスト信号 7.APSの巾検知の検知データリクエスト信号 8.シートスルーモード関係の信号（４種類） 9.割込みマスク解除信号 10.割込みマスク信号 11.ダミー信号 （２）光学系CPU→マスターCPU 1.APSの長さ検知の検知データ 2.APSの巾検知の検知データ 3.原稿サイズデータ（長さ、巾） 4.光学系CPUによる異常信号（12種類） 5.ダミー信号 上記に示す信号がシリアル信号によつてマスターCPU
と光学系CPU（スレーブCPU−Ｃ）の間でデータ通信が行
われている。これはシリアル通信の説明で述べたよう
に、一定時間毎に行われており、通信タイミング時に特
別に送信するデータがない場合には互いにダミー信号を
送るようになつている。

次に割込み信号（２本）によるデータ通信の内容につ
いて説明する。

割込み信号はマスターCPU→光学系CPUへの割込みが一
本、光学系CPUからマスターCPUへの割込みが一本であ
る。

マスターCPU→光学系CPUの割込みでは、次の信号が送
られている。

1.スキヤナスタート 2.スキヤナーリターン スキヤナースタートとスキヤナーリターンの２つの信
号を１本の割込み信号ラインを用いて送信するため、次
の約束の上で順番にデータ送信する。

つまり、まず、シリアル通信によりマスターCPUから
光学系CPUへ割込みマスク解除信号を送信する。その
後、最初の割込み信号がスキヤナースタート信号であ
り、２回目の割込み信号がスキナーリターン信号であ
る。３回目の割込み信号は再度、スキヤナースタート信
号であり、次の４回目の割込み信号は、スキヤナーリタ
ーン信号である。つまりシリアル通信によるマスク解除
信号の後の割込み信号はスキヤナースタート、スキヤナ
ーリターンの信号を順次繰り返して出力することになつ
ている。そしてコピーサイクルが終了するとまたシリア
ル通信により、割込みマスク信号を出すことにより、割
込み信号のラインの通信を禁止する。これはノイズ等に
より割込み信号が発生した場合にスキヤナーが誤動作す
るのを防いでいる。

光学系CPU→マスターCPUの割込みでは次の信号が送ら
れている。

1.LE信号（リードエツジ：原稿先端位置） 2.サーボMAX信号 3.スキヤナーホーム信号 光学系CPUからマスターCPUへは上記三種類の信号がマ
スターCPUがスキヤナースタート信号を出した後、順次
送られてくる。

LE信号はスキヤナーが原稿先端位置に達した時点で出
る信号であり、この信号によつて感光体ドラム２上の画
像と転写紙との位置があうように給紙系のタイミングを
補正するものである。

サーボMAX信号はスキヤナーがリターン動作になつた
ことを示す信号である。

スキヤナーホーム信号はスキヤナーがホームポジシヨ
ンに戻つたことを示す信号である。第15図中のａはメイ
ンCPU,INT2のEI区間である。

マスターCPUが光学系CPUからの割込み信号を受け取つ
た時の処理を示すフローチヤートを第16図に示す。光学
系CPU側の処理の説明については後述する。

第16図はマスターCPUが光学系CPUから割込み信号を受
信した時の処理フロー図である。

STEP10−1:光学系CPUからの割込み受信カウンタ（CTSVI
N）をインクリメントする。（CTSVIN）は光学系CPUから
の割込み信号が何番目（何の信号）かを判断するための
カウンタである。

STEP10−2:割込み受信カウンタ（CTSVIN）が１かチエツ
クする。（CTSVIN）＝１の場合は光学系CPUからの割込
み信号はLE信号であるので、その処理を行うため、STEP
10−３へ進む。（CTSVIN）≠１の場合は、次のチエツク
のためSTEP11−１へ進む。

STEP10−3:STEP10−３以後は、LE信号受信時の処理であ
る。ここでLE信号によるパルス補正を行うのであるが、
このステツプでは補正を行わない条件をチエツクしてい
る。補正を行わない条件とは画像先端と用紙先端をわざ
とずらせてしまうセンタリング等のモードが選択された
場合などがある。

STEP10−4:ここではスキヤナスタートタイミングを補正
するためのデータのサンプリング処理を行つている。ス
キヤナースタートタイミングの補正とはスキヤナーの負
荷（機械的）やモータ特性などの機械差によるタイミン
グのずれを補正するために行う処理である。

STEP10−5:ここでLE信号によるパルス補正処理を行う。
本実施例におていはLE信号でパルスを1928に補正するこ
とにより、原稿先端と用紙先端とのレジストが合うよう
な構成になつている。

STEP11−1:割込み受信カウンタ（CTSVIN）が２かチエツ
クする。（CTSVIN）＝２なら光学系CPUからの割込み信
号はサーボMAX信号であるので、その受信処理を行なう
ためSTEP11−２へ進む。（CTSVIN）≠２なら光学系のCP
Uからの割込み信号はスキヤナーホーム信号であるの
で、その受信処理を行うためSTEP12−１へ進む。

STEP11−2:サーボMAX信号受信（スキヤナーがリターン
した時）時の処理を行う。

STEP12−1:STEP12−1,12−2,12−３はスキヤナーホーム
信号を受信した場合の処理である。STEP12−１ではホー
ムポジシヨンFLAGをセツトしている。ホームポジシヨン
FLAGはこのFLAG＝１ならばスキヤナースタート信号が出
せる条件となつている。

STEP12−2:割込み受信カウンタ（CTSVIN）をクリアす
る。

STEP12−3:以上で光学系CPUからの割込み信号が３回受
信された。つまり（１）LE信号、（２）サーボMAX信
号、（３）スキヤナーホーム信号の１サイクルが終了し
たので、光学系CPUからの割込み信号のマスクを行う。
これはノイズ等による誤動作を防ぐためである。光学系
CPUからの割込み信号のマスク解除は光学系CPUへのスキ
ヤナースタート信号の出力時に行う（第17図参照）。

第17図および第18図にマスターCPUから光学系CPUへの
割込み信号であるスキヤナースタート信号とスキヤナー
リターン信号の出力処理のフロー図を示す。

次に、第19図に示す光学制御回路図について説明す
る。図において、500は光学制御基板、501はマイクロコ
ンピユータ、502はプログラマブルタイマ、503はスキヤ
ナー駆動用のDC（直流）モータ、504はDCモータ503に取
り付けられたロータリエンコーダ、ENCA,ENCBはエンコ
ーダ504のＡ相およびＢ相入力信号、Tr1〜Tr4はDCモー
タ503の駆動用トランジスタである。トランジスタTr1お
よびTr3がオン、トランジスタTr2およびTr4がオフにな
ることによつてDCモータ503が時計方向に回転する電流
を供給し、トランジスタTr2およびTr4がオン、トランジ
スタTr1およびTr3がオフになることによつてDCモータ50
3が反時計方向に回転する電流を供給する。

DCモータ503の回転量および回転方向に応じて位相の
異なる２つのパルス、ENCA,ENCBがエンコーダ504より発
生される。

ENCAはバツフアを介して端子CI（Counter Input）入
力に入力され、そのパルス間隔をマイクロコンピユータ
501内部のカウンタにより計測する。また、CI入力信号
は割込み入力になつており、この割込みプログラム処理
中でスキヤナーの速度制御およびタイミング制御が行わ
れる。

ENCAとENCBの信号はフリツプフロツプを介してPC7に
入力され、位相差が検知され、それによりDCモータ503
の回転方向（スキヤナーの駆動方向）が判断される。

タイマ502へマイクロコンピユータ501からデータが送
られ、タイマ502の出力ｄとPF6とPF7の出力とによつて
トランジスタTr1〜Tr4がオン，オフされ、DCモータ503
がPWM（パルス巾変調）制御により速度制御が行われ
る。

光学制御とメイン制御は割込みとシリアル信号の２種
類の信号系でデータ通信される。

次に、光学制御のメインフローについて第20図を参照
して説明する。電源投入後光学制御はプログラムをスタ
ートする。まず、RAMのクリヤースタツクポイントの設
定等のイニシヤル処理をを行う（ａ）。次にメイン部に
入り、SCFLGをチエツクし、PRINTのフラグの有無を判別
する。PRINTフラグがセツトされていると、スキヤナー
スタート処理を実行後、PRINTフラグをリセツトして
（ｂ）に戻る。

次にSCFLGにSCRETフラグの有無を判別し、セツトされ
ているならばスキヤナーリターン処理を実行した後SCRE
Tフラグをリセツトし、メイン制御へ割込み信号を出力
し、スキヤナーがリターンを開始したことを伝える。

その他のフラグのチエツクと各処理が同様に行われる
が、それらの説明は省略する。このようにこのメインフ
ローはループを繰り返し、フラグがセツトされる毎にそ
の処理を行い、終了すると再びループを実行し続ける。

次にシリアル受信割込みについて説明する。メイン制
御と光学制御のデータの送信を行う本実施例におけるデ
ータとその内容説明は第22図（ａ），（ｂ）に示す。

第21図のシリアル受信割込みのタイミングチヤートに
おいて、メイン制御からシリアル信号が光学制御へ送信
されると、光学制御は受信割込みが行われ、メイン制御
からのシリアル信号のデータを受け、データを選別し、
それぞれの処理を行う。最後に光学制御からメイン制御
へ必要なデータを送信し、この割込み処理を終了する。

シリアル受信割込みが発生すると、レジスタをスタツ
クメモリへ退避し（ａ）、受信バツフア・レジスタ（RX
B）の内容をアキユムレータＡに取り込む（ｂ）。次
に、受信エラー（パリテイチエツク等による）が有つた
か否かをチエツクし、エラー発生の場合は受信エラーコ
ードをメイン制御へ送信し（ｃ）、レジスタをスタツク
メモリより回復し、割込み可として割込み処理を終了す
る（ｄ）。

受信エラーが無かつた場合は受信データをチエツクす
る。まず、受信データがダミーデータか否か（ダミーデ
ータはメイン制御より特に送信すべきデータがない場合
送信するデータである）をチエツクし（ｅ）、ダミーデ
ータである場合は光学制御からの送信処理ルーチンへ行
く（ｆ）。ダミーデータでなかつた場合はそのデータを
判別し各データ毎の処理を行う。

変倍要求の場合は、要求のあつた倍率に対応した位置
へレンズおよびミラーを移動するために必要な変倍要求
処理を行う（ｈ）。

INT2マスク解除データの場合は、マスクレジスタのIN
T2のフラグをリセツトし、マスクを解除するとともにIN
T2の割込みの回数をチエツクするINT2FGを０にする
（ｉ）。INT2FGの説明はINT2割込み処理の説明において
後述する。

INT2マスクデータの場合は、マスクレジスタのINT2の
フラグをセツトし、割込みマスクを行う（ｊ）。

これらのメイン制御からのマスク解除およびマスクデ
ータにより光学制御側のINT2割込みをマスク制御する理
由は本発明におけるスキヤナーのスタート、リターンの
タイミングを割込みにより制御するため、割込み信号ラ
インにノイズが乗り、予期しないときにスキヤナーが駆
動してしまうのを防止するためである。

以上の他に各データ別の処理があるが本フローチヤー
トでは省略した。各データ別の処理終了後光学制御から
メイン制御へデータを送信する処理を行う（ｆ）。この
ように光学制御はメイン制御へデータを送信する必要が
生じたときはメモリ内に送信データバツフアを設けてお
いて必要な送信データをバツフアに記憶しておき、メイ
ン制御からシリアル信号が送信されたときにそのバツフ
アのデータをメイン制御へシリアル送信を行う方法を取
つている。尚、送信すべきデータがないときはデミーデ
ータを送信する。その後レジスタを回復し（ｄ）、他の
割込みを可としてこの割込み処理を終了する。

次に、第23図に示すINT2割込みのフローチヤートにつ
いて説明する。このINT2割込みはメイン制御から光学制
御へスキヤナーのスタート、リターンを指示する割込み
信号による処理である。本割込みはシリアル受信割込み
で説明してあるようにINT2割込みがマスク解除されてい
るときのみ行われる。

割込み信号が入力され、割込みルーチンへプログラム
が移動すると、まずレジスタのスタツクメモリへ退避す
る（ａ）。次にINT2が０か否かを判別する（ｂ）。ここ
でINT2FGを説明すると、本発明はスキヤナーのスター
ト、リターンが何れも割込み信号で行つているため信号
の有無だけではスタート信号か、リターン信号か判別で
きない。そのため、メイン制御からINT2マスク解除のシ
リアル信号のデータが送信された後のINT2割込みをカウ
ントしてそのカウント値によりスタート信号かリターン
信号かを判別している。マスク解除信号受信時にINT2FG
の値を０にしてINT2FGが０のときに入つて来たINT2割込
み信号はスタート信号と見做す。スタート信号が入つて
来たときにINT2FGは１にセツトされる。INT2FGが１のと
きに入つて来たINT2割込み信号は、スキヤナーリターン
信号と見做し、その後INT2FGを０にする。このように、
INT2FGは割込み信号のスキヤナースタートとリターンの
判別に使用される。

INT2FGが０のときは、まず、現在スキヤナーがホーム
ポジシヨンに位置しているか否かをチエツクし、ホーム
ポジシヨンに位置していないときは何らかの異常である
ので、割込み信号を無視して何も処理を行わずにレジス
タを回復し、他の割込みを可として割込み処理を終了す
る（ｃ）。

ホームポジシヨンに位置していたときは正常状態であ
るから、まず、INT2をマスクしてINT2FGを１にセツト
し、SCFLGをPRINT状態にセツトする。SCFLGはスキヤナ
ーの制御を指示するスキヤナーフラグで、これをPRINT
状態にセツトすることによつて、スキヤナーがスタート
することになる（ｄ）。これは他のプログラムで実行さ
れるが説明を省略する。

INT2FGが０でないときはINT2FGが１か否かチエツクす
る。１でないときは何らかのプログラム異常であるから
何も処理を行わず、（ｃ）へ移る。INT2FGが１のときは
INT2FGを０にしてスキヤナーが既にリターン中であるか
否かをチエツクし、リターン中のときはそのまま（ｃ）
へ移る。リターン中でないときはSCFLGをSCRET状態にセ
ツトする。この状態にセツトすると、他のプログラムで
スキヤナーリターンの処理が実行される。ここで、スキ
ヤナーが既にリターン中であるときは、メイン制御から
リターン信号が光学制御へ送信される前に、スキヤナー
がスキヤナーの移動可能距離限界（スキヤナーマツク
ス）まで到達して光学制御自身でスキヤナーをリターン
状態にしてしまつたときである。

最後に、第24図に示すエンコーダ割込み処理のフロー
チヤートについて説明する。光学系スキヤナーの制御は
光学制御が行つており、スキヤナーの駆動はDCモータ50
3（第19図）を使用し、スキヤナーの速度をDCモータ503
に取り付けられているロータリエンコーダ504からの信
号により計測してスキヤナーを制御している。このエン
コーダ信号は光学制御のマイクロコンピユータ501のCI
割込み入力へ接続される。この割込み処理がエンコーダ
割込み処理である。

この割込み処理の主な機能は、（１）割込み間隔（エ
ンコーダ信号間隔）を計測しかつその計測値よりスキヤ
ナーの速度を算出して速度制御を行うこと、および
（２）割込み回数（エンコーダ信号入力回数）をカウン
トし、スキヤナーのホームポジシヨンからの距離（スキ
ヤナーアドレス）を算出して複写動作における光学系の
タイミング制御を行うことである。

まず、この割込み処理に入ると、エンコーダ割込み信
号が一定期間入力されないとき、異常を検知するための
ウオツチ・ドツグタイマのリセツト、スタートを行う
（ａ）。次に、スキヤナーの正転、逆転を判別し、スキ
ヤナーアドレスを割込み入力ごとにインクリメントまた
はデクリメントする。次に、本割込み中に行つているス
キヤナー速度制御演算処理が終了しているかどうかをチ
エツクし、終了していないときは本割込み処理を終了す
る。これはスキヤナー速度制御演算処理の必要とする時
間が長く且つ演算処理を始める前に割込み可能としてい
るため、演算処理中に再びこの割込みが発生（多重割込
み）して演算処理が誤演算をしてしまうのを防止するた
めである。ここでスキヤナーアドレスは割込み発生ごと
に増減をしないとタイミング制御が正常に行われないた
め、スキヤナーアドレス増減だけは実行している
（ｃ）。

スキヤナー速度演算が終了していた場合は、レジスタ
類をスタツクへ退避した誤割込み可能としてスキヤナー
速度演算処理を行う（ｄ）。次に、スキヤナーアドレス
をチエツクしてタイミング制御を行う（ｅ）。

スキヤナーが画像先端に到達するとメイン制御へ割込
み出力を送る。メイン制御はこの割込み信号を基にして
複写のシーケンス制御を行う。その後、INT2割込み処理
中でマスクをしていたINT2割込みのマスクを解除してレ
ジスタを回復し、この割込み処理を終了する（ｆ），
（ｇ）。

スキヤナーがメイン制御からリターン信号を受けとら
ないうちにスキヤナーの移動可能距離限界（スキヤナー
マツクス）まで到達した場合はSCFLGにSCRETをセツトす
る（ｈ）。SCFLGにSCRETがセツトされると他のプログラ
ムでスキヤナーリターン処理を実行する。スキヤナーが
リターンして来てホームポジシヨンへ到達するとスキヤ
ナーを停止させメイン制御へ割込み出力を送り、スキヤ
ナーがホームポジシヨンへ到達したことを伝える
（ｉ）。

以上説明したように、本実施例では、一定周期ごとに
行つているシリアル通信によつて複数のデータを通信し
ながら急を要する信号だけは割込み信号によつて通信を
行うことにより、CPU間のデータ通信を簡単なハード構
成において、複数データの通信も急ぎの信号の通信も可
能となり、実際の機械制御等における複数CPU間のデー
タ通信が効率よく、安価で行えるようになる。更に、シ
リアルデータ通信によるデータによつて割込み信号を有
効とするか無効にするか（割込みマスクとマスク解除）
の条件を決めることにより割込み通信の欠点であるノイ
ズ等の誤信号による誤動作の発生を最小限に防ぐことも
できるので安定した通信を行うことが可能となる。

〔効果〕

本発明は前述のような構成になっており、割込みマス
ク解除信号と割込みマスク信号の送信はシリアル通信手
段で行い、割り込み信号の送信は割り込み通信手段で行
うから、ハード構成が簡単で、コストの低減が図れる。

また画像形成中でないときには割込みマスク信号が送
信されて、割り込み信号の受付を強制的に不許可として
いるから、ノイズによる装置の暴走や動作不能が防止で
き、信頼性の高い画像形成装置が提供できる。データ通
信方式を提供することができる。

【図面の簡単な説明】

第１図，第２図および第３図はそれぞれパラレル通信、
シリアル通信および割込みでの通信を説明する概略図、
第４図は本発明を実施する複写機の一形式の全体構成を
略示する概略図、第５図は第４図の複写機の電気回路構
成を示すブロツク図、第６図は第５図のマイクロプロセ
ツサの動作を説明する説明図、第７図は操作ボードを説
明する平面図、第８図は各CPU間のシリアル通信の動作
を示すタイムチヤート、第９図はマスターCPUによるシ
リアル通信開始のための処理ルーチンを示すフローチヤ
ート、第10図はマスターCPUのシリアル通信の処理ルー
チンを示すフローチヤート、第11図はタイマーカウント
処理ルーチンを示すタイムチヤート、第12図，第13図お
よび第14図はそれぞれスレーブCPU−Ａ、スレーブCPU−
Ｂ、スレーブCPU−Ｃにおけるシリアル通信の受信、送
信処理ルーチンを示すタイムチヤート、第15図はマスタ
ーCPUとスレーブCPU−Ｃ間のデータ通信を示すタイムチ
ヤート、第16図はマスターCPUが光学系CPUから割込み信
号を受信したときの処理ルーチンを示すフローチヤー
ト、第17図および第18図はスキヤナースタート信号とス
キヤナーリターン信号の出力処理ルーチンを示すフロー
チヤート、第19図は光学制御回路の構成を示す回路図、
第20図は光学制御のメインフローを説明するフローチヤ
ート、第21図はシリアル受信割込みルーチンを示すフロ
ーチヤート、第22図（ａ），（ｂ）はそれぞれメイン制
御から光学制御および後者から前者へのデータの通信を
行うデータとその内容を示す説明図、第23図はINT2割込
みルーチンを示すフローチヤート、第24図はエンコーダ
割込み処理ルーチンを示すフローチヤートである。 200……マスターCPU、310……スレーブCPU−Ａ、320…
…スレーブCPU−Ｃ（光学CPU）、325……スレーブCPU−
Ｂ。

フロントページの続き (56)参考文献 特開 昭60−73764（ＪＰ，Ａ) 特開 昭60−51968（ＪＰ，Ａ) 特開 昭59−117627（ＪＰ，Ａ) 特開 昭59−117626（ＪＰ，Ａ) 特開 昭58−217070（ＪＰ，Ａ) 特開 昭57−137921（ＪＰ，Ａ) 特開 昭60−142405（ＪＰ，Ａ) 特開 昭59−83255（ＪＰ，Ａ) 特開 昭57−132260（ＪＰ，Ａ) 特開 昭54−159830（ＪＰ，Ａ) 特開 昭54−29642 （ＪＰ，Ａ)

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】主制御部と、副制御部と、前記主制御部と
   副制御部を接続するシリアル通信手段および割り込み通
   信手段を備え、そのシリアル通信手段と割り込み通信手
   段は前記主制御部と副制御部の間でパラレルに設けら
   れ、 前記割り込み通信手段は、前記主制御部から副制御部へ
   の割り込み信号の送信、および副制御部から主制御部へ
   の割り込み信号の送信を行い、 前記シリアル通信手段は、前記主制御部と副制御部の間
   で所要の信号の授受とともに、画像形成中に前記割り込
   み信号の受け付けを許可する割込みマスク解除信号、な
   らびに画像形成中でないときに前記割り込み信号の受け
   付けを禁止する割込みマスク信号を送信する機能を有
   し、 前記シリアル通信手段により主制御部と副制御部の間に
   おいて信号の授受動作を行なう中で前記割込みマスク解
   除信号を送信してから、前記割り込み通信手段による割
   り込み信号の受け付けを許可し、 前記シリアル通信手段により主制御部と副制御部の間に
   おいて信号の授受動作を行なう中で前記割込みマスク信
   号を送信してからは、前記割り込み通信手段による割り
   込み信号の受け付けを禁止するように構成されているこ
   とを特徴とする画像形成装置。
2. 【請求項２】特許請求の範囲第（１）項記載において、
   前記副制御部が、オペレータが画像形成装置を操作する
   ために必要なキーならびに表示部を備えた操作制御部、
   形成すべき画像に対応した潜像を形成するための光学系
   統を制御する光学系制御部、画像形成のために必要な各
   種電源を制御する電源制御部のグループから選択された
   少なくとも１つの制御部であることを特徴とする画像形
   成装置。
3. 【請求項３】特許請求の範囲第（１）項記載において、
   前記副制御部が複数設けられ、主制御部とのデータ通信
   回数が他の副制御部よりも少なくても制御が可能な副制
   御部と、そうでない副制御部とを区別するために主制御
   部とのデータ通信回数の優先順位を各副制御部に付け、 その優先順位に従って、主制御部と当該副制御部との間
   で前記シリアル通信手段と割り込み通信手段を通しで信
   号の授受を行なうように構成されていることを特徴とす
   る画像形成装置。
4. 【請求項４】特許請求の範囲第（１）項記載において、
   前記副制御部が複数設けられ、主制御部とのデータ通信
   の順序が各副制御部に対して定められており、 副制御部からの応答待ち時間を規定するタイマーカウン
   タが設けられ、 主制御部への当該副制御部からの応答データの入力が前
   記応答待ち時間を経過しても無いとき、次の副制御部と
   主制御部のデータ通信を行なうように構成されているこ
   とを特徴とする画像形成装置。