JPS63268060A - シリアル通信方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 未発明は複数のＣＰＵ間のデータ通信方式に関する。

（従来技術） 例えば、最近の複写機においては機能が多様化、複雑化
し、またマイコンの発達による低価格化が進んでいるた
め、１台の複写機において複数個のＣＰＵが使われる事
が多くなってきている。

例えば複写機のメイン制御に１つのＣＰＵを用い、さら
に光学系制御（スキャナー、レンズ制御）操作部制御（
表示、キー制御）、ＡＣ制御（定着ヒーター、露光ラン
プ制御）、ＡＤＦ、Ｉ、御、ソータ制御、両面制御等に
対してもそれぞれ１個ずつのＣＰＵを持ち、メイン制御
からの指令によって動作、制御する様なシステム構成に
なっているものもある。

この様にマスターＣＰＵ　（メイン制御部）と複数のス
レーブＣＰＵ　（光学系制御部、操作制御Ｈ部等）との
間でシリアル通信を行う場合には、従来、第１４図、第
１５図に示す方式が採用されていた。

第１４図はマスターＣＰＵＩ　ＯＯがシリアル通信用の
ボート（ＴＸＤ、ＲＸＤ）を１組持っている場合である
。

この場合は、シリアル通信用ＬＳＩ　　（８２５１Ａ等
）を２佃、マスターＣＰＵ１００とパスラインを通して
通信を行い、シリアル通信用ＬＳＩｌ０４．１０５と、
スレーブ１０２．１０３との間をシリアル通信させる。

スレーブＣＰＵＩ　０１は直接、マスター１００と接続
される。

第１５図はマスターＣＰＵ１００にはシリアル通信用の
ボートが無い場合を示す。

この場合は３つのシリアル通信用ＬＳ　Ｉ　１０４゜１
０５．１０６を用いてそれぞれ独立にスレーブＣＰＵｌ
０Ｉ、１０２．１０３とシリアル通信させるようになっ
ている。

上記の様にシリアル通信用ＬＳＩを用いた場合には、マ
スター〇ＰＵは各スレーブＣＰＵとそれぞれ独立して通
信が行えるという利点があるが、（１）シリアル通信用
ＬＳＩを１つのスレーブＣＰＵに対して１つずつ必要と
なり、ハード状のコストアップとなる。

（２）部品が多くなるためプリント板が大きくなる。

（３）マスターＣＰＵは各々のスレーブＣＰＵとの通信
ソフトを別々に持つ必要があり、処理時間が長くなる。

と言った欠点もある。

また上記例においてマスター〇ＰＵとスレーブＣＰＵ　
（Ａ、Ｂ、Ｃ）はそれぞれ順番に通信が行われるので通
信の順位は同一レベルである。

しかしながら通信データには優先度の高いものと低いも
のが実際には有り、その場合従来例では対処できなかっ
た。

（目的） 本発明は上述した従来技術の欠点を解消し、複数のＣＰ
Ｕ間でのシリアル通信において、通信データの優先度に
応じてシリアル通信の順番（回数）を変えることにより
、複数あるシリアル通信に対して急ぐものと比較的ゆっ
くりで良いものでも同一の方式で可能とすることを目的
とする。

（構成） そのために本発明は複数のスレーブＣＰＵに対してそれ
ぞれのスレーブＣＰＵとマスターＣＰＵとの通信顧度を
変えることにより、通信の優先度の高いスレーブＣＰＵ
と優先度の低いスレーブＣＰＵの区別を行えるように制
御することを特徴とするものである。

以下、本発明の実施例を図面に基づき説明する。

第１図に全体のブロック図を示す。

マスターＣＰＵ１００のシリアル通信用のポー）ＴＸＤ
、ＲＸＤＩ組と各スレーブＣＰＵＩ　Ｏ１゜１０２．１
０３を選択するためのセレクト出力を用いて各々のスレ
ーブＣＰＵｌ０１．１０２，１０３とマスター〇ＰＵ１
００とが１対１でシリアル通信できる様にしたものであ
る。そのためにセレクト回路１０７を設けている。

第２Ａ図に実際の回路例を示す。第２Ａ図を用いて各々
のスレーブＣＰＵｌ０１．１０２，１０３を選択した時
のマスターＣＰＵ１００との通信動作について説明する
。

第２Ａ図においてセレクト回路１０７はＩＣＩ。

ＩＣ２，ＩＣ３，ＩＣ４，ＩＣ５によって構成されてい
る。マスターＣＰＵ１００のセレクト出力ボートＳＯと
８１の出力状１’ｂｉ　（Ｈｉ／Ｌｏｗ）の組み合わせ
によって（第２Ｂ図参照）スレーブＣＰＵ−Ａ（１０１
）、スレーブＣｐｔＪ−１３（１０２）、スレーブＣＰ
Ｕ−Ｃ（１０３）の３個のＣＰＵのＴＸＤ（！：ＲＸＤ
をマスターＣＰＵ１００のＲＸＤとＴＸＤに動作上、１
対１に対応させることができる。

くスレーブＣＰＵ−Ａを選択する場合）ＳＯをＬｏｗ、
ＳｌをＨｉとする。そうするとＩＣ４はＩＣ４はＩＣ４
−１がＬｏｗ、ＩＣ４−２がＨｉであり、ＩＣ４はＡＮ
Ｄゲートであるので、ＩＣ４−３はＬｏ賀となり、ＩＣ
５−２がＩＣ５がインバータであるためＨｉとなる。つ
まりＩＣｌ−５とＩＣ２−５がＨｉ　となるので、まず
スレーブＣＰＵ−Ｂに対してのＴＸＤ、ＲＸＤ信号は無
視される。同様に３１がＨｉであるので、ＩＣ−１０と
ＩＣ２−１０もＨｌ　となり、スレーブＣＰＵ−ＣのＴ
ＸＤ、ＲＸＤ信号を無視される。そしてＳＯがＬｏ−な
のでＩＣｌ−２とＩＣ２−２がＬＯＨであり、スレーブ
ＣＰＵ−ＡとマスターＣＰＵとのＴＸＤ、ＲＸＤ信号の
みが通信可能となっている事がわかる。

（スレーブＣＰＵ−Ｂを選択する場合〉　（スレーブＣ
ＰＵ−Ｃを選択する場合〉も前記のくスレーブＣＰＵ−
Ａを選択する場〉と同様の考え方により、マスターＣＰ
Ｕと１対１にシリアル通信が可能となる。

第３図に１つのマスターＣＰＵ１００と３つのスレーブ
ＣＰＵｌ０１．１０２．１０３間でのシリアル通信を行
った場合のタイムチャートを示す。

また第４回〜第９図にシリアル通信を行う場合のフロー
図を示す。以下、第３図〜第９図を参考にして動作の説
明を行う。

第４図はマスターＣＰＵＩ　ＯＯによるシリアル通信開
始のための処理である。本発明におけるシリアル通信方
式はまずデータを受は取ったら次ぎのデータを出す方式
であるが、ＣＰＵリセット後の最初だけはマスターＣＰ
ＵＩ　ＯＯがデータを送信する必要があるので、第４図
の処理は必ず１回だけ行われる。

５ＴＥＰ１−１！最初にデータ通信を行うスレーブＣＰ
Ｕ（この場合はＣＰＵ−Ａ）をセレクトするため、セレ
クト出力の状態を決める。

５ＴＥＰＩ−２：　ＣＰ　Ｕ　−Ａへ出力するデータを
内部のバッファ（ＲＡＭ）よりアキュムレータにロード
する。

ｓ’ｒｇｐｉ−ａ：通信エラー（ＣＰＵ−Ａからの応答
が無い）をチェックするためタイマーカウンタ（ＴＡ）
に５をセットする。

（本実施例においては５　ｍ５ｅｃ毎タイマーカウンタ
のチェックを行っているので５をセットすると５Ｘ５ｍ
ｓｅｃ　−２５ｍ５ｅｃとなり、応答が２５　ｍ５ｅｃ
以上来ない場合に通信エラーとして次の処理へ進む様に
なっているが、２５ｍ５ｅｃにこだわる必要はなく、そ
れぞれの実施システムによって異なっても良い）。

５ＴＥＰＩ−４：　Ｓ　Ｔ　Ｅ　Ｐ　１−２でアキュム
レータにロードしたデータをシリアル送信バッファ （ＴＸＢ）ヘスドアする。

この状態が図３におけるマスターＣＰＵのＴＸＤＩパル
ス１となっているところである。１度（ＴＸＢ）へデー
タがストアされるとシリアル通信コントローラが自動的
に（ＴＸＢ）内のデータをＴＸＤ端子より出力する。

５ＴＥＰＩ−５ニスレープＣＰＵ−Ｃに対するセレクト
カウンタ（ＳＥＬＣＴ、−Ｃ）に初期値１をセットする
。セレクトカウンタは各々のスレーブＣＰＵに対してデ
ータ通信の優先順位を付ける場合に用いる。今回はＣＰ
Ｕ−ＣだけＣＰＵ−ＡとＣＰｔＪ−Ｂに対して１）５の
割合で通信すれば良い設定となっている。つまりＣＰＵ
−ＡとＣＰＵ−ＢがマスターＣＰＵとそれぞれ５回通信
を行う毎にＣＰＵ−ＣはマスターＣＰＵと１回通信を行
う様になっている。

第５図はマスターＣＰＵ１００のシリアル通信の処理で
ある。第５図の処理はマスターＣＰＵのリセット後、第
４図の処理を１回行った後に常にチェックされるもので
ある。

５ＴＥＰ２−１：マスター〇ＰＵのシリアル受信バッフ
ァ（ＲＸＢ）にデータが入ったかどうかのチェックを行
い、シリアルデータを受信していれば、５ＴＥＰ２−２
へ進む、またデータが入っていなければ処理を行う必要
が無いのでＲＥＴする。

※Ｓ’ｌ’ＥＰ２−１のチェックはシリアルデータの受
信割り込み等の割り込み機能を持つシステムであればシ
リアル受信割り込みによって５ＴＥＰ２−２以後の処理
をコールする事ができるので不要となる場合もある。

５ＴＥＰ２−１の（ＲＸ　Ｂ）にデータが入ったかのチ
ェックは第３図におけるマスターＣＰＵのＲＸＤにパル
スａ、、ｂ。

＋ＣＩ・−・−・等の部分に相当する。

５ＴＥＰ２−２ニジリアル受信バツフア（ＲＸＢ）に入
ったデータをアキュームレータにロードする。

５ＴＥＰ２−３：現在選択しているスレーブＣＰＵがｃ
ｐＵ−Ａかチェックする０選択しているものがＣＰＵ−
Ａならば今回光は取ったデータはＣＰＵ−Ａからのデー
タであるので次ステツプの５ＴＥＰ２−４へ進ム。

選択しているものがＣＰ　Ｕ−Ａではない場合は次のチ
ェックである５ＴＥＰ３−１へ進む。

５ＴＥＰ２−４ニスレープＣＰＵ−Ａからシリアルデー
タを受信したのであるので、ＣＰＵ−Ａとの通信エラー
チェック用のタイマーカウンタ（ＴＡ）をリセットする
。このタイマーカウンタ（ＴＡ）あるいは（ＴＢ）ある
いは（ＴＣ）は第６図に示すフローでカウントＤｏｗｎ
およびチェックを行い、シリアル通信のエラーを監視し
ている。

５ＴＢＰ２−５：　Ｓ　Ｔ　Ｅ　Ｐ　２−２でアキュー
ムレータにロードしたデータをＣＰＵ−Ａからの入力デ
ータを記憶しておくバッファ（ＲＡＭ）にセーブする。

ＳＴＩ！Ｐ２−６：第４図および第５図の５ＴＥＰ２−
１〜５ＴＥＰ２−５においてスレーブＣＰＵ−Ａとマス
ターＣＰＵとの１組のデータ通信（マスターＣＰＵ−Ｃ
ＰＵ−Ａ、！：ＣＰＵ−Ａ→マスターＣＰＵ）が終了し
たので、マスターＣＰＵは次の通信を行うスレーブＣＰ
Ｕ−Ｂを選択するため、セレクト出力を変更する。５Ｔ
ＥＰ２−６の処理によって選択されているスレーブＣＰ
ＵはＣＰＵ−Ｂとなる。第３図のマスターＣＰＵのＲＸ
Ｄがパルスａ、を受信した所を参照。

５ＴＥＰ２−７：　ＣＰ　Ｕ　−Ｂへ出力するデータを
内部のバッファ（ＲＡＭ）よりアキュームレータにロー
ドする。

５ＴＥＰ２−８：　ＣＰ　Ｕ　−Ｂとの通信エラーをチ
ェックするためのタイマーカウンタ（ＴＢ　）に５セツ
トする。

５ＴＥＰ２−９：アキュームレータにロードしたデータ
をシリアル送信バッファ（ＴＸＢ）ヘスドアする。この
状態は第３図のマスターＣＰＵのＴＸＤにパルス２，３
．・・−・・−・・１８となっているところである。

５ＴＥＰ３−１：　Ｓ　Ｔ　Ｅ　Ｐ　２−３の続きであ
る。現在選択しているスレーブＣＰＵがＣＰＵ−Ｂかチ
ェックする０選択しているものが、ＣＰＵ−Ｂならば今
回光は取ったデータはＣＰＵ−Ｂからのデータであるの
で次ステツプの５ＴＥＰ３−２へ進む。選択しているも
のがＣＰＵ−Ｂでない場合は次のチェックである５ＴＥ
Ｐ４−１へ進む。

５ＴＥＰ３−２ニスレープＣＰＵ−Ｂからシリアルデー
タを受信したので、ＣＰＵ−Ｂとの通信エラーチェック
用のタイマーカウンタ（ＴＢ）をリセットする。

５ＴＨＰ３−３：　Ｓ　Ｔ　Ｅ　Ｐ　２−２でアキュー
ムレータにロードしたデータをＣＰＵ−Ｂからの入力デ
ータを記憶しておくバッファ（ＲＡ Ｍ）にセーブする。

５ＴＢＰ３−４：普通に３つのスレーブＣＰＵを順次選
択する通信方式であればＣＰＵ−Ｈの次はＣＰＵ−Ｃを
選択するのであるが、本実施例ではｃｐｕ−ｃだけ通信
の回数を少なくするシステム（ＣＰＵ−Ｃは他のスレー
ブＣＰＵよりも比較的ゆっくりしたデータ交換でも制御
できるので）となっているので、このステップでＣＰＵ
−Ｃを選択するためのカウンターであるＣＰＵ−Ｃのセ
レクトカウンタ（ＳＥＬＣＴ−Ｃ）の値を１減算してＯ
かどうかのチェックを行う。

（ＳＥＬＣＴ−Ｃ）の値はＣＰＵ−Ｃの通信回数を少な
くするための値が入れられる。今回は他のスレーブＣＰ
Ｕの１）５の通信回路で良いので５が入れられる。

（ＳＥＬＣＴ−Ｃ）＝Ｏとなった時はスレープＣＰＵ−
Ｃを選択するために５ＴＥＰ３−５へ進むが、（ＳＥＬ
ＣＴ−Ｃ）≠０の場合はスレーブＣＰＵ−Ｃの選択はス
キップしてスレーブＣＰＵ−Ａの選択を行うために５Ｔ
ＥＰ４−４へ進む。

５ＴＥＰ３−５：　スＬ、−ブＣＰＵ−Ｃを選択する条
件（ＳＥＬＣＴ−Ｃ）−０となって５ＴＥＰ３−４から
進んできたので、再度スレーブＣＰＵ−Ｃの通信回数を
少な（するために（ＳＥＬＣＴ−Ｃ）は５を再セットす
る。

５ＴＥＰ３−６：スレーブＣＰＵ−Ｃを選択する様にセ
レクト出力を変更する。

５ＴＥＰ３−７：　ＣＰ　Ｕ　−Ｃへ出力するデータを
内部のバッファ（ＲＡＭ）よアキュムレータヘロードす
る。

５ＴＥＰ３−８：　ＣＰ　Ｕ　−Ｃとの通信エラーをチ
ェックするためのタイマーカウンタ（ＴＣ）に５をセッ
トする。

５ＴＥＰ４−１：５ＴＥＰ２−３．５ＴＥＰ３−１の続
きである。現在選択しているスレーブＣＰＵがＣＰＵ−
Ｃかチェックする０選択しているものでＣＰＵ−Ｃなら
ば今回受は取ったデータはＣＰＵ−Ｃからのデータであ
るので次ステツプのステップ４−２へ進む０選択してい
るものがＣＰＵ−Ｃでない場合（つまりＣＰＵ−Ａ、Ｃ
ＰＵ−Ｂ、ＣＰＵ−Ｃのどれも選択していないのにシリ
アルデータが入ってきた場 合）には今回受は取ったデータはノイズ等によるもので
正式なデータではないと判断し、データの入力処理は行
わずにリターンする。

５ＴＥＰ４−２ニスレープＣＰＵ−Ｃからシリアルデー
タを受信したのでＣＰＵ−Ｃとの通信エラーのチェック
用のタイマーカウンタ（ＴＣ）をリセットする。

５ＴＥＰ４−３ニステップ２−２でアキュームレータに
ロードしたデータをＣＰＵ−Ｃからの入力データを記憶
しておくバッファ（ＲＡＭ）にセーブする。

５ＴＥＰ４−４ニスレープＣＰＵ−Ａを選択する様にセ
レクト出力を変更する。

５ＴＥＰ４−５：　ＣＰ　Ｕ　−Ａへ出力するデータを
内部のバッファ（ＲＡＭ）よりアキュームレータヘロー
ドする。

５ＴＥＰ４−６：　ＣＰ　Ｕ　−Ａとの通信エラーをチ
ェックするためのタイマーカウンタ（ＴＡ）に５をセッ
トする。

第６図はマスターＣＰＵｊ００において各々のスレーブ
ＣＰＵｌ０Ｉ、１０２，１０３との通信エラーをチェッ
クするためのタイマーカウンタ（ＴＡ）、　　（ＴＢ）
、　（ＴＣ）の値のチェックおよび減算（カウント）を
行っているところである。

５ＴＥＰ５１）ニスレープＣＰＵ−Ａとの通信エラーチ
ェック用のタイマーカウンタ（ＴＡ）の内容が０かチェ
ックする。もしくＴＡ）−０ならば現在スレーブＣＰＵ
−Ａとの通信を行っていないので、スレーブＣＰＵ−Ｂ
のチェックのため５ＴＥＰ５−３へ進む。

（ＴＡ）≠０の場合は、現在スレーブｃｐＵ−Ａとの通
信を行っているので通信エラーチェックを行うため、次
のステップ５ＴＥＰ５−２へ進む。

５ＴＥＰ５−２：　（ＴＡ）の内容を−１とする。そし
て再度（ＴＡ）−０かのチェックを行う。（ＴＡ）≠Ｏ
の場合はまだ通信エラー用のタイマカウンタはオーバー
していないのでリターンする。（ＴＡ）−０の場合は通
信エラー用のタイマーカウンタがオーバーした事になり
＜５　ｍ５ｅｃ　ｘ　５　＝　２５　ｍ５ｅｃの間ＣＰ
Ｕ−Ａからの応答が無いという場合に起こる）、スレー
ブＣＰＵ−Ａとの通信がうまく行われなかったと判断し
て、スレーブＣＰＵ−Ａからの応答データを待つ事を止
めて、次のスレーブＣＰＵ−Ｂとの通信を始めるため、
第５図のフロー図の５ＴＥＰ２−６へＪＭＰさせる。

５ＴＥＰ５−３〜５ＴＥＰ５−６：上記５ＴＥＰ５−１
とＳ　’ｒ　ＥＰ５−２で行っていることをそれぞれス
レープＣＰＵ−３１スレーブＣＰＵ−Ｃの場合にも行っ
ている。

第７図、第８図、第９図に示すフロー図はそれぞれスレ
ーブＣＰＵ−Ａ、スレーブＣＰＵ−Ｂ。

スレーブＣＰＵ−Ｃにおけるシリアル通信の受信、送信
処理である。

第７図のスレーブＣＰＵ−Ａの処理を代表して説明する
。

５ＴＥＰ６−１ニスレープＣＰＵ−Ａのシリアル受信バ
ッファ（ＲＸＢ−Ａ）にマスターＣＰＵからのデータが
入ったかどうかのチェックを行い、シリアルデータを受
信していれば５ＴＥＰ６−２へ進む、またデータが入っ
ていなければ処理を行う必要がないので、リターンする
。

※５ＴＥＰ６−１のチェックはシリアルデータの受信割
込み等の割込み機能を持つシステムであれば不要となる
のはマスターＣＰＵの場合と同様である。

５ＴＥＰ６−１は第３図におけるスレーブＣＰＵ−Ａの
ＲＸＤ−Ａのパルス１゜４、・・−の部分に相当する。

　　　゛ＳＴＩ！Ｐ６−’２ニジリアル受信バッファ（
ＲＸＢ−Ａ）に入ったデータをアキュームレータにロー
ドする。

ＳＴＩ！Ｐ６−３：　Ｓ　Ｔ　Ｅ　Ｐ　６−２でアキュ
ームレータにロードしたデータをマスターＣＰＵからの
入力データを記憶しておくバッファ（ＲＡＭ）にセーブ
する。

ＳＴεＰ６−４：上記５ＴＥＰ６−１〜５ＴＥＰ６−３
によってマスターＣＰＵからデータを受信したので、そ
の応答としてマスターＣＰＵヘデータを送信しなければ
ならない。

（本発明でのシリアル通信方式はデータを受信したら、
すぐに応答としてデータを送信することによってデータ
のキャッチボールを行いながら１つのマスターＣＰＵと
複数のスレーブＣＰＵとの通信を行うものであるから、
スレーブＣＰＵとしてはマスターＣＰＵからデータを受
信したら、直ぐにマスターＣＰＵに対してデータを送信
する事が必要である）。

そのため、マスターＣＰＵへ送信するデータを内部のバ
ッファ（ＲＡＭ）より、アキュムレータにロードする。

５ＴＥＰ６−５：アキュムレータにロードしたデータを
シリアル送信バッファ（ＴＸＢ−Ａ）ヘスドアする。

この状態は第３図のスレーブＣＰ　Ｕ−ＡのＴＸＤにパ
ルスａ　Ｉ　＋　　ａ　ｔ　”−’−となっているとこ
ろである。

以上５ＴＥＰ７−１〜５ＴＥＰ７−５，５ＴＥＰ８−１
〜５ＴＥＰ８−５も同様に処理を行っている。

第３図のシリアル通信のタイムチャートについて説明す
る。

第３図のタイムチャートはマスク−ＣＰＵ１００がＲＥ
ＳＥＴされた後の状態を表している。まず最初にマスク
−ＣＰＵ１００がスレーブＣＰＵ−Ａを選択した後スレ
ーブＣＰＵ−Ａへのデータパルス１を送信する。

次にスレーブＣＰＵ−Ａはマスター〇ＰＵ１００からの
送信データパルス１をＲＸＤ−Ａに受は取った後マスタ
ーＣＰＵ１００に対しての送信データパルスａ、をＴＸ
Ｄ−Ａに出力する。

マスターＣＰＵ１００はスレーブＣＰＵ−Ａからのデー
タパルスａ、を受信すると、スレーブＣＰＵ−Ｂを選択
する様にセレクト信号を変更する。

そしてスレーブＣＰＵ−Ｂへのデータパルス２を送信す
る。

スレーブＣＰＵ−Ｂはマスターｃｐｕｉｏｏからの送信
データパルス２をＲＸＤ−Ｂに受は取った後マスター〇
ＰＵＩ　００に対しての送信データパルスＢ、をＴＸＤ
−Ｂに出力する。

マスターＣＰＵＩ　００はスレーブＣＰＵ−Ｂからのデ
ータパルスｂ、を受信すると、（Ｓ　Ｅ　Ｌ　ＣＴ−Ｃ
）カウンタのチェックを行い、スレーブＣｐｕ−ｃ−ｔ
−選択する順番かのチェックを行う。

ＲＥＳＥＴ後の最初は（ＳＥＬＣＴ−Ｃ）カウンタは１
となっているので、まずはスレーブＣＰＵ−Ｃを選択す
る様にセレクト信号を変更する。

そして（ＳＥＬＣＴ−Ｃ）に５を入力する。これはスレ
ーブｃｐｕ−ｃの選択は今後、他のスレーブＣＰＵが５
回選択される毎に１回選択される様にする事になる。そ
してスレーブＣＰＵ−Ｃへのデータパルス３を送信する
。

スレーブＣＰＵ−ＣはマスターＣＰＵＩ　００からの送
信データパルス３をＲＸＤ−Ｃに受は取った後、マスタ
ーＣＰＵ１００に対しての送信データパルスｃ、をＴＸ
Ｄ−Ｃに出力する。

マスター〇ＰＵ１００はスレーブＣＰＵ−Ｃからのデー
タパルスｃ、を受信するとスレーブＣＰＵ−八を選択す
る様にセレクト信号を変更してスレーブＣＰＵ−Ａｔ＼
のデータパルス４を送信する。

以下、上記の様にマスター〇ＰＵ１００とスレーブＣＰ
ｔＪ−Ａ、スレーブＣＰＵ−Ｂ、スレーブＣＰＵ−Ｃと
の間でシリアルデータ通信がスレーブＣＰＵ−Ａ、スレ
ーブＣＰＵ−Ｂを５回に対してスレーブＣＰＵ−Ｃが１
回の割合で１）頃番に行われる。

次に通信エラー等が発生してスレーブＣＰＵがらの応答
が返ってこない場合の処理について説明する。

第３図においてマスターＣＰＵ１００がらスレーブＣＰ
Ｕ−Ａへの送信データパルス１５の場合が通信エラーが
発生したときのタイムチャート例である。マスターＣＰ
ＵＩ　ＯＯがらスレーブＣＰＵ−Ａに対して送信データ
パルス１５を出力したが何らかの異常により、スレーブ
ＣＰＵ−Ａ側でマスターＣＰＵＩ　００からのデータが
受信できなかった。この場合スレーブＣＰ　Ｕ−Ａはマ
スター〇ＰＵＩ　ＯＯからデータを受は取ってないので
第７図のフロから明らかなようにマスターＣＰＵ　１０
０への応答は行わない。また他のスレーブＣＰＵにおい
ても同様である。そうするとマスターＣＰＵ１００側で
もシリアル受信データが入力されていないので、次のス
レーブＣＰＵに対してのデータ送信処理が行えず、シリ
アル通信は完全に停止してしまう。

もし上記の様な状態が発生した場合、何の処理も行わな
いでいればマスターＣＰＵ１００とスレーブＣＰＵとの
データ通信は完全に停止したままで、システムとしての
動作は不可能となり、機械の暴走や動作不能となってし
まい、サービスマンコール等の異常モードとなる。

しかし、本実施例で示している様に通信エラーのチェッ
ク用のタイマーカウンタを用いる事によって前記の様な
異常モードを防ぐことが可能である。

つまり第３図において、マスターＣＰＵ１００よりスレ
ーブＣＰＵ−Ａに対してデータパルス１５を出力すると
同時に通信エラーチェック用のタイマーカウンタ（′Ｔ
’Ａ）に５をセットして応答待ちの最大時間を規定して
いる。そこで前記の様にスレーブＣＰＵ−Ａからの応答
データが入力されない場合には、第６図の５ｍ５ｅｃ毎
のタイマーカウントの処理において（ＴＡ）の内容をチ
ェックされ、（ＴＡ　）が最大値（本例では５　ｍ５ｅ
ｃ　Ｘ　５　＝２５　ｍ５ｅｃ　）となった場合にはス
レーブＣＰＵ−Ａからの応答待ちをやめ、次の通信を行
うために、スレーブＣＰＵ−Ｂを選択し、スレーブｃｐ
ｕ−Ｂヘデータパルス１６を出力する様にしている。

この様に通信エラーチェック用のタイマーカウンタとタ
イマーカウントの処理を行うことによって何らかの原因
によって通信が停止した場合でもそのまま直ぐに異常モ
ードとなる事がなく、通信を続行することができる。

次に本発明を実施する一形弐の複写機について説明する
。

第１０図に複写機の概略図を示し、この図を参照して動
作を説明する。

この複写機は、複写機本体とＡＩ）Ｆ’（自動原稙送り
装り６０、ソーク７０、自動両面処理ユニット８０等の
オプションユニット群で構成されている。記録シートを
供給する給紙系は５段になっており、各給紙系にそれぞ
れ給紙カセット（又はトレイ’）２１，２２，２３．２
４及び２５が備わっている。

複写機本体の最上部に原稿を載置するコンタクトガラス
１が備わっており、その下方に光学走査系３０が備わっ
ており、光学走査系３０には露光ランプ３１、第１ミラ
ー３２、第３ミラー３３、第４ミラー３４、レンズ３５
、第５ミラー３６、スリット３７等々が備わっている。

原稿読取走査を行う場合、光路長が変化しないように露
光ランプ３１と第１ミラー３２を搭載した第１キヤリツ
ジと第３ミラー３３及び第４ミラー３４を搭載した第２
キヤリツジとが２：１の相対速度で機械的に走査駆動さ
れる。レンズ３５はズームレンズであり、モータ駆動に
よって倍率を変えることができる。

従って、露光ランプ３１から出た光は、第１ミラー３２
、第３ミラー３３、第４ミラー３４、レンズ３５、第５
ミラー３６及びスリット３７を介して感光体ドラム２上
に結像される。

感光体ドラム２の周囲には、メインチャージャ３、イレ
ーザ４、現像器５、転写前除電ランプ６、転写チャージ
ャ７、分離チャージャ８、クリーニングユニット９等々
が備わっている。

像再生プロセスを簡単に説明する。感光体ドラム２の表
面は、メインチャージャ３の放電によって所定の高電位
に一様に帯電する。像再生に利用されない部分の電荷は
、イレーザ４によって消去される。感光体ドラム２の帯
電した面に、原稿からの反射光が照射されると、照射さ
れる光の強度に応じて、その部分の電位が変化（低下）
する。

感光体ドラム２は図に矢印で示す方向に回転し、それに
同期して光学走査系３０は原稿面を順次走査するので、
感光体ドラム２０表面には原稿像の濃度（光反射率）分
布に応じた電位分布、即ち静電潜像が形成される。

第１）図に第１０図の複写機の本体上面に配置された操
作ボードを示す、この操作ボードは第１２図の電気構成
ブロック図に示す様に、メイン制御のＣＰＵとは別のス
レーブＣＰＵによって表示の制御やキー人力の制御が行
われており、マスターＣＰＵとシリアル通信によってデ
ータの通信を行っている。

第１）図を参照すると、この操作ボードには、多数のキ
ースイッチＫ１．に２．に３．に４ａ。

Ｋ４ｂ、に５．に６ａ、に６ｂ、に７．に８．に９ａ、
に９ｂ、に９ｃ、ＫＩＯ，Ｋ１）．に１２ａ、に１２ｂ
、に１３．ＫＣ，ＫＳ、に＃及びに１と、多数の表示器
Ｄ１．Ｄ２．Ｄ３．Ｄ４．Ｄ５、Ｄ６．Ｄ７等々が備わ
っている。

操作ボードに備わった代表的な各種キースイッチについ
て簡単に説明する。

Ｋ１は、ソータ７０の動作モードを指定するキーであり
、これの操作によって固定（ツータネ使用）モード、ソ
ートモード及びスタックモードの何れかを指定できる。

Ｋ３は、自動原稿送り装置６０の動作モードを指定する
キーであり、この操作によってマニュアル原稿セットモ
ード、ＡＤＦモード及び５ＡＤＦモードの何れかが指定
できる。

静電潜像が、形成された部分の現像器５の近傍を通ると
、電位分布に応じて現像器５内のトナーが感光体２の表
面に吸着し、それによって静電潜像が現像され、静電潜
像に応じた可視像が感光体ドラム２上に形成される。一
方、コピープロセスの進行に同期して、５つの給紙系の
何れか選択されたものから記録シートが供給される。こ
の記録シートは、レジストローラ２７を介して、所定の
タイミングで感光体ドラム２０表面に重なるように送り
込まれる。

そして、転写チャージャ７によって、感光体ドラム２上
の可視像（トナー像）が記録シート側に転写し、更に分
離チャージャ８によって、可視像が転写された記録シー
トは感光体ドラム２から分離する。分離した記録シート
は、搬送ベルト１）によって定着器１２まで搬送される
。定着器１２を通ると、記録シート上のトナー像は、定
着器１２内の熱によって記録シート上に定着される。定
着を終えた記録シートは、所定の排紙経路を通ってソー
タ７０又は自動両面ユニット８０に排出される。

Ｋ４ａ及びに４ｂはそれぞれ表面及び裏面の余白位置を
指定するキーである。

に６ａ、に６ｂ、に９ａ、に９ｂ及びに９ｃは、コピー
倍率の指定に使用される。

Ｋｌは両面コピーモードの指定に利用される。

ＫＳ及びＫｌｌは、それぞれ原稿サイズ及び給紙系選択
の指定に利用される。

ＫＩＯは、テンキーであり、コピ一枚数の指定など、数
値を入力する場合に利用される。

Ｋｌ　２ａ及びに１２ｂは、コピー濃度の指定に利用さ
れる。

ＫＣは、クリア／ストップキーであり、テンキーに１０
による入力値のクリア、コピー動作の停止指示などに利
用される。

ＫＳは、プリントスタートを指示するキーである。

操作ボードに備わった代表的な表示器について節単に説
明する。

Ｄｌは、７セグメント２桁の数値表示器であり、通常の
動作モードでは、待機時はコピ一枚数設定値を表示し、
コピー中はコピ一枚数を表示する。

Ｄ２は、コピー濃度の設定状態を表示する。

Ｄ３は、各給紙系の紙サイズ、紙の向き及び選択された
給紙系を表示する。

Ｄ４は、７セグメント３桁の数字表示器であり、通常の
動作モードでは、コピー倍率を１％単位で表示する。

Ｄ５は、指定された原稿サイズを表示する。

Ｄ６は、コピ一枚数の設定値が予め設定された制限値を
越える場合に点滅する。

Ｄｌは、コピ一枚数の制限値を設定する動作モードにお
いて点灯し、通常は消灯する。

第１２図に、第１０図の複写機の電気回路構成の概略を
示す、第１２図を参照すると、主制御ボード２００には
、マイクロプロセッサ（マスターＣＰＵ）２１０、読み
出し専用メモリ　（ＲＯＭ）２２０、読み書きメモリＲ
ＡＭ）２３０、パラレルＩ１０ボート２４０、シリアル
Ｉ１０ポート２５０、Ａ／Ｄ（アナログ／デジタル）コ
ンバータ２６０、タイマ２７０及び不揮発性読み書きメ
モリ２８０が備わっている。この主制御ボード２００に
、操作ボード３１０（第１）図参照）、光学系制御ボー
ド３２０、またランプ制御ボード３３０１ヒータ制御ボ
ード３４０を制御するためのＡＣ制御ボード３２５、高
圧電源ユニット３５０、自動原稿送り装置６０、ソータ
７０、両面処理装置８０、給紙ユニット３６０１　ドラ
イバ３７０゜３８０及び信号処理回路３９０が接続され
ている。

このうち、操作ボード３１０、光学系制御ボード３２０
、ＡＣ制御ボード３２５にはメイン制御ボード２００上
と同様にマイクロプロセッサ（スレーブＣＰＵ）読み出
し専用メモリ　（ＲＯＭ）、読み書きメモリ　（ＲＡＭ
）　、パラレルＩ１０ボートシリアルＩ１０ポート、等
が備わっており、マスターＣＰｔＪとそれぞれのスレー
ブＣＰＵとの間でのデータ通信はシリアルインターフェ
イスによって行われている。

光学系制御ボード３２０は、光学走査系３０の走査駆動
用電気モータＭ１及びズームレンズの倍率を調整する電
気モータＭ２を制御する。

ランプ制御ボード３３０は、光学走査系３０の露光ラン
プ３１の光量を制御する。

ヒータ制御ボード３４０は、定着器１２に備わった定着
ヒータＨＴＩと感光体ドラム２に内蔵されたドラムヒー
タＨＴ２の温度を制御する。

高圧電源ユニット３５０は、メインチャージャ３、現像
カートリッジ５のバイアス電極５．ａｓ転転写チャージ
マフび分離チャージャ８の各々に印加する高圧電力を生
成する。

ドライバ３７０には、各種の交流負荷（４００）が接続
されており、ドライバ３８０には、各種の直流負荷（４
１０）が接続されており、信号処理回路３９０には、各
種センサ（４２０）が接続されている。

具体的に言うと、各種交流負荷４００の代表的なものは
、感光体ドラム２等を駆動するメインモータ、現像カー
トリッジ用のモータ、搬送用ファンモータ及び冷却用フ
ァンモータである。また、各種直流負荷４１０の代表的
なものは、クリーニング制御用ソレノイド、レジストロ
ーラ制御用クラッチ、分離爪制御用ソレノイド、イレー
ザ４、トータルカウンタ、トナー補給制御用ソレノイド
及びオイル補給制御用ソレノイドである。

更に、各種センサ４２０の代表的なものは、前記メイン
モータの回動に同期したパルスを発生するタイミングパ
ルス発生器、トナー像センサＰＳＩＩ！Ｎ。

トナー色センサＣ３ＥＮ、レジストローラ２７の近傍で
記録紙を検出するレジストセンサ、各給紙系に設けられ
た紙サイズセンサ及び紙有無センサである。

第１２図のマイクロプロセッサ（マスターＣＰＵ）２１
０の概略動作を第１３図に示す。

第１３図においてマイクロプロセッサ２１０の概略動作
を説明する。まず、図の中で用いている記号の内容につ
いて説明する。

Ｃｃｏｐｙ：コピ一枚数カウンタ・・・終了したコピー
プロセスの回数を計数する。設定回数のコピープロセス
が完了するとＯにクリアされる。

Ｎ５ｅｔ：コピ一枚数設定値レジスタ・・・１枚の原稿
当たりのコピ一枚数が設定される。この枚数はテンキー
ＫＩＯで指定される。

第１３図を参照して、マイクロプロセッサ２１０の概略
動作を説明する。電源がオンすると、最初にステップＳ
ＡＩのＣＰＵイニシャライズ処理を行う、この処理では
、主制御ボード２００自身の状態をイニシャライズする
。即ち、読み書きメモリ２３０の内容をクリアし、各種
モード設定を初期化し、出力ボートをリセットする０次
に、ステップＳＡ２の初期設定処理を行う、この処理で
は主制御ボード２００に接続された各種ボード及び各種
装置の状態に（動作モード）を初期化して、複写機が初
期状態になるように設定する。また、タイマ２７０のモ
ード設定及び計数値の設定を行う。

また第４図に示すシリアル通信開始の処理も、このステ
ップＳＡ２の初期設定処理で行われる。

ステップＳＡ３では、待機モード処理を行う。

この時点でコピー動作は停止し、複写機は待機状態にな
っている。この処理では、次のような処理を行う、まず
、各種入力ボートに印加される信号の状態を読取り、そ
の結果をメモリ２３０に記憶する０次に、予めメモリ２
３０内に記憶された出力制御用のデータ群を各々のデー
タに対応付けられた出力ボートに出力して、その出力ボ
ートに接続された装置を制御する。更に、予め読み取ら
れてメモリ２３０に記憶された各種入力ボートの状態を
判定し、異常の有無をチェックする。異常がある場合に
は、所定の異常処理を実行する。異常がなければ、その
他の入力ボートの状態を判定し、例えば操作ボード３１
０からの入力の処理を行う。

この処理ではスイッチＫＴ、及び操作ボード３１０内に
設けられたモードスイッチ（図示せず）の状態を判定し
、その結果に応じて以後の処理の内容を決定する。次に
、キー人力があったかどうかを判別し、キー人力があっ
た場合には、そのキー人力に応じた処理を行う０例えば
、通常の動作モードではテンキーＫＩＯからの入力があ
ったら、押されたキーに対応付けられた数値をコピ一枚
数レジスタにストアする。また、倍率調整キーに６ａ、
に６ｂ等からの入力があったら、光学系制御ボード３２
０に倍率調整指示信号を送る。

また、予めメモリ２３０及び２８０に記憶された表示用
データを所定のタイミングで所定の出力ボートに出力し
、そのデータを操作ボード３１０上の各種表示器に表示
する０表示するデータは、前記モードスイッチの状態に
応じて切り換えられる０通常の動作モードが指定されて
いる場合には、表示器Ｄ１にはコピ一枚数の設定値が表
示され、表示器Ｄ４にはコピー倍率が表示される。

コピー可の状態でない場合、又はプリントスタートキー
ＫＳがオンしない場合には、上記待機モード処理を繰り
返し実行する。コピー可にならないのは、例えば、定着
温度が予め定めた範囲外である場合、又は何らかの一真
常が検出された場合である。

また、ＳＡ３の待機モード処理において第５図。

第６図に示すシリアル通信の処理やタイマーカウントの
処理も行われており、操作部や光学系制御ＡＣ制御との
データの通信を常に行っている。

コピー可の状態でプリントスタートキーＫＳが押される
と、ＳＡ６の複写前モード処理を実行する。

この処理では複写プロセスを開始する直前の処理として
、メインモータの駆動スタート、感光体ドラムの複写前
クリーニング処理、給紙処理等々を行う、またテンキー
ＫＩＯで予め入力したコピ一枚数（ＮＫ）が、コピ一枚
数設定値レジスタＮ５ｅｔにストアされる。

また当然、第５図、第６図のシリアル通信処理やタイマ
ーカウント処理もＳＡ６において行われている。

ステップＳＡ６が終了すると、ステップＳＡＴの複写モ
ード処理を実行する。この時点で、実際にコピープロセ
スが実行される。この処理には、コピープロセス処理、
紙搬送処理、トナー補給処理、異常チェック処理等々が
含まれる。コピープロセス処理では、メインモータの回
転量に対応するパルスを発生するタイミングパルス発生
器の出力パルスに同期した所定のタイミングで各種プロ
セス要素をオン／オフ制御する。１サイクルのコピープ
ロセスが終了するまで複写モード処理を繰り返し実行し
、それが終了すると、コピ一枚数カウンクＣｃｏｐｙを
インクリメント　（＋１）Ｌ、その結果をコピ一枚数設
定値レジスタＮ５ｅｔの内容と比較する。

ステップＳＡ７においても第５図、第６図のシリアル通
信処理もタイマーカウント処理も行われている。

Ｃｃｏｐｙ＝Ｎｓｅｔでなければ、再び複写モード処理
ＳＡＴに進み、次のコピー作成動作を開始する。

Ｃｃｏｐｙ　＝　Ｎ　ｓｅｔなると、即ち、最終コピー
に対してステップＳＡ５の複写モード処理が終了すると
、カウンタＣｃｏｐｙの内容をクリアし、ステップ５Ａ
１２の複写モード処理を実行する。この処理では、コピ
ー画像が転写された紙の排紙処理、感光体ドラムのコピ
ー後クリーニング処理等々を行う。排紙が完了すると、
ステップＳＡ３の待機モード処理に戻り、上記処理を繰
り返す。

ステップ５Ａ１２においても第５図、第６図のシリアル
通信処理やタイマーカウント処理は行われている。

（効果） 以上述べた様に本発明によれば、スレーブＣＰＵとマス
ターＣＰＵとの通信回数をそれぞれの必要性に応じて変
えることにより、マスターＣＰＵと複数のスレーブＣＰ
Ｕ間のデータ通信を制御し、システムとしての動作を安
定させ、信軌性の高い通信を行うことができる。

【図面の簡単な説明】

第１図は本発明に係るシリアル通信方式全体のブロック
図、第２Ａ図はその実際の回路図、第２Ｂ図はその出力
状態とセレクトされるＣＰＵとの関係を示す図、第３図
はシリアル通信のタイムチャート、第４図、第５図、第
６図、第７図、第８図、第９図はシリアル通信を行う場
合のフローチャート、第１０図は本発明を実施する一形
式の複写機の内部構成を示す正面閏、第１）図は第１０
図の複写機に偵わった操作ボードの平面図、第１２図は
第１０図の複写機の電気回路構成を示すブロック図、第
１３図は第１２図のマイクロプロセッサ２１０の概略動
作を示すフローチャート、第１４図、第１５図は異なる
形式の従来例に係るシリアル通信方式のブロック図であ
る。 １００・・・マスター〇ＰＵ、１０１，１０２，１０３
・・・スレーブＣＰＵ、１０７・・・セレクト回路。 第１図 第４図 第６図 第７図 第８図 第９図 第１３図 第１４図

Claims (2)

【特許請求の範囲】
1. （１）１つのマスターＣＰＵと複数のスレーブＣＰＵと
   の間のデータ通信を、シリアル通信を用いて行うデータ
   通信方式において、マスターＣＰＵからのセレクト信号
   により複数のスレーブＣＰＵのうち１つを選択して両者
   の送受信端子が１対１となるように接続し、マスターＣ
   ＰＵから選択されたスレーブＣＰＵに対して順次シリア
   ル通信を行うよう制御する制御回路を有し、複数のスレ
   ーブＣＰＵに対してそれぞれのスレーブＣＰＵとマスタ
   ーＣＰＵとの通信頻度を変えることにより、通信の優先
   度の高いスレーブＣＰＵと優先度の低いスレーブＣＰＵ
   の区別を行えるように制御することを特徴とするシリア
   ル通信方式。
2. （２）マスターＣＰＵは複写機のメイン制御部であり、
   スレーブＣＰＵは光学系制御部、操作部制御部その他で
   あることを特徴とする特許請求の範囲第（１）項記載の
   シリアル通信方式。