JP3559661B2 - 画像形成装置及び制御装置 - Google Patents
画像形成装置及び制御装置 Download PDFInfo
- Publication number
- JP3559661B2 JP3559661B2 JP29794296A JP29794296A JP3559661B2 JP 3559661 B2 JP3559661 B2 JP 3559661B2 JP 29794296 A JP29794296 A JP 29794296A JP 29794296 A JP29794296 A JP 29794296A JP 3559661 B2 JP3559661 B2 JP 3559661B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- unit
- driving
- bit
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/50—Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32561—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using a programmed control device, e.g. a microprocessor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control Or Security For Electrophotography (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Facsimiles In General (AREA)
- Storing Facsimile Image Data (AREA)
Description
【発明の属する技術分野】
本発明は、画像の形成を行う複写機等の画像形成装置及び制御装置に関する。
【0002】
【従来の技術】
従来、画像形成装置の各部を駆動するためのデータまたは状態検知されたデータは、装置全体を制御する制御CPUのアドレス空間の一部に配置されたレジスタに格納され、このレジスタは、クラッチ等の負荷を駆動するためのトランジスタや、用紙の有無の検出等を行うセンサ入力信号に直接接続されていた。
【0003】
すなわち、装置全体を制御するCPUは、入力レジスタ(前記レジスタの入力専用のレジスタ)のデータをリードすることにより状態検知手段の検出状態を検知し、出力レジスタ(前記レジスタの出力専用のレジスタ)にデータをライトすることにより各部の駆動を制御していた。
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、装置全体を制御するCPUの近くに入力レジスタ、出力レジスタおよび駆動用のトランジスタを配置することが必要であり、制御基板のスペースが大きくなる要因の1つであった。
【0005】
また、制御基板からは負荷を駆動するためのクラッチや用紙の有無等を検出するセンサの数に比例した制御信号線が出力または入力されるため、制御基板の周辺には多数の信号線が実装され、実装スペースの有効利用や組立性での弊害が大きくなってきている。これは、装置が大きくなり複雑になるにつれて、制御基板から負荷またはセンサまでの信号線の長さが長くなり、また本数も多くなり、より大きな課題となってきている。
【0006】
さらに、制御基板は、装置の持つクラッチ等の負荷やセンサの個数に応じて最適に設計されるため、装置の構成が変更になる毎に制御基板を作り直す必要があった。
【0007】
これらの課題を解決するためには、1つの制御CPUで行っていた処理を機能ごとに複数の制御CPUに分割し、制御基板を物理的に分割する手法が提案され実施されてきた。しかし、この手法ではCPUを分割したことによる通信プロトコルのオーバーヘッドや追加するCPUやROM、RAMのコストアップという別の弊害があった。さらに、この方法では制御基板を汎用性の高い基板に仕立てることは困難であった。
【0008】
本発明は上記従来の問題点に鑑み、基板の実装スペースに余裕を持たせることができ、制御基板から入力ユニットまたは出力ユニットまでの信号線の数を飛躍的に減少させ、制御基板は非常に汎用性の高いものにでき、且つ制御指令CPUの処理負荷を軽減させることができる画像形成装置及び制御装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するために、第1の発明である画像形成装置は、装置の各部の状態を検出する状態検出手段と、装置の各部の駆動を行う駆動手段と、前記状態検出手段により検出した入力データを格納する入力データ格納手段をもつ入力ユニットと、前記駆動手段を駆動するための出力データを格納する出力データ格納手段をもつ出力ユニットと、前記入力データ格納手段及び前記出力データ格納手段に接続され前記状態検出手段により検出した状態または所定の規則に従い前記駆動手段の制御を含む装置全体の画像形成動作を制御する制御指令手段とを備えた画像形成装置において、前記制御指令手段と前記入力ユニットまたは前記出力ユニットの複数ユニット間でデータを送受信するネットワーク手段と、前記入力ユニットから前記ネットワーク手段を介して受信した複数回分の受信データを格納する受信データバッファと、前記受信データバッファ中のデータを比較する比較手段と、前記比較手段の比較結果を前記制御指令手段に通知する通知手段とを有するものである。
【0010】
第2の発明である画像形成装置では、上記第1の発明において、前記通知手段は、前記比較手段が前記受信データバッファ中のデータの変化を検出したときのみ、前記制御指令手段へ割り込み信号を発生するようにしたものである。
【0011】
第3の発明である画像形成装置は、装置の各部の状態を検出する状態検出手段と、装置の各部の駆動を行う駆動手段と、前記状態検出手段により検出した入力データを格納する入力データ格納手段をもつ入力ユニットと、前記駆動手段を駆動するための出力データを格納する出力データ格納手段をもつ出力ユニットと、前記入力データ格納手段及び前記出力データ格納手段に接続され前記状態検出手段により検出した状態または所定の規則に従い前記駆動手段の制御を含む装置全体の画像形成動作を制御する制御指令手段と、前記制御指令手段と前記入力ユニットまたは前記出力ユニットの複数ユニット間でデータを送受信するネットワーク手段と、前記ネットワーク手段にデータを送受信するタイミングを制御するタイミング制御手段とを備えた画像形成装置であって、前記タイミング制御手段は、複数のタイミング制御モードを有し、前記制御指定手段の指令により前記タイミング制御モードを選択可能に構成したものである。
【0012】
第4の発明である画像形成装置では、上記第3の発明において、前記タイミング制御手段の複数のタイミング制御モードは、前記制御指令手段が生成するタイミングに応じてデータの送受信を行う第1のタイミングモードと、前記制御指令手段が生成するタイミングとは無関係にデータの送受信を行う第2のタイミングモードとを有するものである。
【0013】
第5の発明である画像形成装置では、上記第4の発明において、前記第2のタイミングモードは、予め定められた時間間隔でデータの送受信を行うモードとしたものである。
【0014】
第6の発明である制御装置では、高精度な駆動タイミングを要しない負荷を駆動する第1の駆動手段と、高精度な駆動タイミングを要する負荷を駆動する第2の駆動手段と、前記第1及び第2の駆動手段を制御する第1の制御手段と、前記第1及び第2の駆動手段と前記第1の制御手段との間の通信を制御する第2の制御手段とを備え、前記第2の制御手段は、前記第1の制御手段によって生成されたタイミング信号とは独立して前記第1の駆動手段との通信を行うと共に、前記第1の制御手段によって形成されたタイミング信号に応じて前記第2の駆動手段との通信を行うようにしたものである。
【0015】
第7の発明である制御装置では、上記第6の発明において、前記第2の制御手段は、予め決定された時間に前記第1の駆動手段との通信を行うようにしたものである。
【0016】
第8の発明である制御装置では、上記第6の発明において、前記第2の制御手段は、駆動情報を前記第1及び第2の駆動手段に送るようにしたものである。
【0017】
第9の発明である制御装置では、上記第6の発明において、前記第1の駆動手段は、シート上に画像を形成する画像形成装置の両面トレイに設けられた規制板を移動するためのモータを駆動するようにしたものである。
【0018】
第10の発明である制御装置では、上記第6の発明において、前記第2の駆動手段は、原稿を読み取るスキャナを移動するためのモータを駆動するようにしたものである。
第11の発明である制御装置では、上記第6の発明において、前記第2の制御手段は、シリアル通信を行うようにしたものである。
【0019】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
【0020】
図1は、本発明の実施形態に係る画像形成装置の特徴部分を示すブロック図であり、図2は本実施形態における画像形成装置の一例を示す断面図である。また、図3は本実施形態における画像形成装置の操作部を示す図であり、図4は、本実施形態における画像形成装置の構成を示すブロック図である。
【0021】
まず、図2において、200は複写装置本体、280は循環式自動原稿送り装置(RDF)である。201は原稿載置台としてのプラテンガラスで、202はスキャナで、原稿照明ランプ203、走査ミラー204等で構成される。
【0022】
不図示のモータによりスキャナが所定方向に往復走査されて原稿の反射光を走査ミラー204〜206を介してレンズ208を透過してCCDセンサ209に結像する。207はレーザ、ポリゴンスキャナ等で構成された露光制御部で、イメージセンサ部209で電気信号に変換され、後述する所定の画像処理が行われた画像信号に基づいて変調されたレーザ光229を感光体ドラム210に照射する。
【0023】
感光体ドラム210の周りには、1次帯電器212、現像器221、転写帯電器218、クリーニング装置216、前露光ランプ214が装備されている。画像形成部226において、感光体ドラム210は不図示のモータにより図に示す矢印の方向に回転しており、1次帯電器212により所望の電位に帯電された後、露光制御部220からのレーザ光229が照射され、静電潜像が形成される。感光体ドラム210上に形成された静電潜像は、現像器221により現像されて、トナー像として可視化される。
【0024】
一方、上段カセット231あるいは下段カセット232からピックアップローラ233、234により給紙された転写紙は、給紙ローラ235、236により本体に送られ、レジストローラ237により転写ベルトに給送され、可視化されたトナー像が転写帯電器218により転写紙に転写される。転写後の感光体ドラムは、クリーナー装置216により残留トナーが清掃され、前露光ランプ214により残留電荷が消去される。
【0025】
転写後の転写紙は、転写ベルト230から分離され、定着前帯電器239、240によりトナー画像が再帯電され、定着器241に送られ加圧、加熱により定着され、排出ローラ242により本体200の外に排出される。本体200には、例えば4000枚の転写紙を収納し得るデッキ250が装備されている。デッキ250のリフタ251は、給紙ローラ252に転写紙が常に当接するように転写紙の量に応じて上昇する。
【0026】
また、200枚の転写紙を収容し得る、マルチ手差し253が装備されている。さらに、図2において、254は排紙フラッパであり、両面記録側ないし多重記録側と排紙側の経路を切り替える。排紙ローラ242から送り出された転写紙は、この排紙フラッパ254により両面記録側ないし多重記録側に切り替えられる。
【0027】
また、258は下搬送バスであり、排紙ローラ242から送り出された転写紙を反転パス255を介し、転写紙を裏返して再給紙トレイ256に導く。この時、不図示であるが、再給紙トレイ256には積載された用紙を揃える為に、用紙搬送方向と垂直方向に用紙の位置を規制する2つの規制板があり、この規制板は用紙積載時には用紙が再給紙トレイ256に搬送されることを妨げない位置に退避し、用紙が再給紙トレイ256に積載された後、次の用紙が再給紙トレイ256へ搬送されるまでの間に、2つの規制板は用紙の端部を押さえる様に移動して用紙を揃える。その後、次の用紙の再給紙トレイ256への搬送に備え、妨げない位置に退避する。
【0028】
257は両面記録と多重記録の経路を切り替える多重フラッパであり、これを左方向に倒すことにより、転写紙を反転パス255に介さず、直接下搬送パス258に導く。259は経路260を通じて転写紙を感光体ドラム226側に給紙する給紙ローラである。261は排紙フラッパ254の近傍に配置されて、この排紙フラッパ254により排出側に切り替えられた転写紙を機外に排出する排出ローラである。
【0029】
両面記録(両面複写)や多重記録(多重複写)時には、排紙フフッパ254を上方に上げて、複写済みの転写紙を搬送パス255、258を介して再給紙トレイ256に格納する。このとき、両面記録時には、多重フラッパ257を右方向へ倒し、また多重記録時には、多重フラッパ257を左方向へ倒す。再給紙トレイ256に格納されている転写紙が、下から1枚ずつ給紙ローラ259により経路260を介して本体のレジストローラ237に導かれる。
【0030】
本体から転写紙を反転して排出する時には、排紙フラッパ254を上方へ上げ、フラッパ257を右方向へ倒し、複写済みの転写紙を搬送パス255側へ搬送し、転写紙の後端が第1の送りローラ262を通過した後に、反転ローラ263によって第2の送りローラ側へ搬送し、排出ローラ261によって、転写紙を裏返して機外へ排出される。
【0031】
図3は、本発明の画像形成装置の操作部を示したものである。
【0032】
図3において351はテンキーであり、画像形成枚数の設定やモード設定の数値入力に使用する。352はクリアー/ストップキーであり、設定された画像形成枚数や画像形成動作の停止を行うために使用する。353はリセットキーであり、設定された画像形成枚数や動作モードや選択給紙段等のモードを規定値に戻すためのものである。354はスタートキーであり、このスタートキー354の押下により画像形成動作を開始する。
【0033】
369は液晶等で構成される表示パネルであり、詳細なモード設定を容易にするべく、設定モードに応じて表示内容が変わる。本実施形態では、カーソルキー366〜368で表示パネル369のカーソルを移させ、OKキー364によって設定を決定させる。この設定方法はタッチパネルで構成することも可能である。
【0034】
371は紙種設定キーであり、標準より厚い記録材へ画像形成を行うとき設定する。紙種設定キー371によって厚紙モードが設定されると、LED370が点灯するように制御される。本実施形態では、厚紙モードの設定のみ可能であるが、必要に応じて、OHPやその他のの特殊紙用のモードの設定が可能となるように機能を拡張することもできる。
【0035】
375は両面モード設定キーであり、例えば、片面原稿から片面出力を行う「片−片モード」、片面原稿から両面出力を行う「片−両モード」、両面原稿から両面出力を行う「両−両モード」、両面原稿から2枚の片面出力を行う「両−片モード」の4種類の両面モードの設定が可能である。LED372〜374は、設定された両面モードに応じて点灯し、「片−片モード」ではLED372〜374は全て消灯、「片−両モード」ではLED372のみ点灯し、「両−両モード」ではLED373のみ点灯し、「両−片モード」ではLED374のみが点るように制御される。
【0036】
図4は、本発明に係る画像形成装置のブロック図である。
【0037】
図4において、画像読み取り部401は、CCDセンサ209、アナログ信号処理部402等により構成され、レンズ208を介しCCDセンサ209に結像された原稿画像は、CCDセンサ209により、アナログ電気信号に変換される。変換された画像情報は、アナログ信号処理部に入力され、サンプル&ホールド、ダークレベルの補正等が行われた後に、アナログ・デジタル変換(A/D変換)される。
【0038】
デジタル化された信号は、シェーディング補正(原稿を読み取るセンサのばらつき、および原稿照明用ランプの配光特性の補正)、変倍処理後、電子ソータ部403に入力される。外部I/F処理部409は、外部のコンピュータから入力された画像情報を展開し、画像データとして電子ソータ部403に入力される。電子ソータ部403では、y補正等の出力系で必要な補正処理や、スムージング処理、エッジ強調、その他の処理、加工等が行われ、プリンタ部404に出力される。
【0039】
プリンタ部404は、図2の断面構成図により説明した、レーザ等から成る露光制御部220、画像形成部226、転写紙の搬送制御部等により構成され、入力された画像信号により転写紙上に画像を記録する。また、CPU回路部405は、CPU406、ROM407、RAM408等により構成され、画像読み取り部401、電子ソータ部403、プリンタ部404等を制御し、本装置のシーケンスを統括的に制御する。
【0040】
次に、上記構成の画像形成装置にシリアルI/Oコントローラ(SIOC)を搭載して本発明の画像形成装置を構成する場合について説明する。
【0041】
シリアルI/Oコントローラ(SIOC)は、CPU、ROM、RAM、割り込みコントローラ、バスインターフェース、シリアルチャネルインターフェース、ステッピングモータコントローラを1チップに集積した高機能通信制御チップであり、図1は、このSIOCを図2の画像形成装置に搭載した状態を示し、主にSIOCのユニットを表わしている。
【0042】
図1において、520は図4でのCPU回路部405を含むメイン制御回路部である。メイン制御回路部520内にはSIOC521が実装されている。SIOC521は、メイン制御回路部520に実装されているCPU406とBUSインターフェイスで接続され、CPU406に入力負荷の状態通知や、CPU406の指示により出力負荷を駆動する。
【0043】
SIOC521からは、前述の様にシリアルラインを通して501〜509のシリアルノードユニットに接続している。501はカセット231から用紙を給紙制御するための制御ユニットである。501には出力シリアルノード510と入力シリアルノード511を含んでおり、出力シリアルノード510には、給紙ローラ235の駆動クラッチ、ピックアップローラ233の駆動ソレノイド、カセット231の用紙リフター(不図示)駆動クラッチ、および給紙ローフ直後の搬送パス部駆動クラッチが接続されている。
【0044】
また、入力シリアルノード511には、カセット231内の紙有り検知センサー、カセット231の用紙リフトを制御するための用紙上面検知センサー、給紙ローラ後にあり搬送部パス部紙検知センサが接続されている。502、503は501と同じユニットであり、それぞれカセット232、デッキからの給紙制御をするユニットである。501〜503はモジュール化され、給紙段毎に1つ接続される。
【0045】
504は両面トレイ256の用紙の横方向を規制する規制板駆動ユニットである。504には出力シリアルノード512と入力シリアルノード513を含んでいる。513には規制板を駆動する4相2励磁駆動のステッピングモータが接続されている。入力シリアルノード513には規制板の位置を判断するためのセンサーが接続されている。
【0046】
この規制板の位置検知センサーと規制板との関係を図5を用いて説明する。
【0047】
図5に示す様にステッピングモータ601により駆動ベルト605を介して、規制板602は図内の矢印方向に移動する。図5の602の位置は最大用紙幅の場合を示し、602’は最小用紙幅の場合を示している。規制板には位置検知用のフラグ603が取り付けられている。位置検知センサー604は両面トレイ256に固定されており、規制板602が、画像形成装置が搬送できる最大用紙サイズよりも開いた位置に配置されている。ステッピングモータ601への駆動はSIOCのステッピングモータ制御モードの内部タイマーによる自動相パターン切換モードで、ストローブ信号を使用せずに駆動される。
【0048】
規制板602は画像形成開始時に初期化動作を行う。初期化動作は、まずセンサーがONした位置でSIOC521からCPU406にセンサーの受信データ変化発生割り込みが発生する様に設定し、規制板602を開く方向に連続モードで駆動する。センサーがONした位置を、CPU406はSIOC521からの割り込みで判断し、CPU406はSIOC521のステッピングモータの動作モードで述べた非常停止のホスト信号定速ステップとホスト信号用減速ステップ設定レジスターを設定し、非常停止のホスト信号をセットする。この時、停止位置はセンサーONの位置から10パルス分移動させて停止する様にセットする。尚、上記二つのレジスターはステッピングモータ駆動開始前に設定しておいてもよい。
【0049】
その後、センサーがOFFした位置でSIOC521からCPU406にセンサーの受信データ変化発生割り込みが発生する様の設定し、移動方向を反転する。センサーがOFFした位置を、CPU406はSIOC521からの割り込みで判断し、CPU406は前述したSIOC521のステッピングモータの動作モードで述べた非常停止のホスト信号定速ステップとホスト信号用減速ステップ設定レジスターを、積載する用紙の横幅の位置から10mm手前の位置まで移動させる値に設定し、非常停止のホスト信号をセットする。
【0050】
用紙積載時は、前述のSIOCステッピングモータ制御モードで内部タイマーによる自動相パターン切換モードで定速設定モードを用いて、紙が両面トレイ256に入った時に一度用紙の横幅の位置に規制板602を閉じてから用紙横幅+10mmの位置に再度開く。
【0051】
図1に示す505はレジストローラ駆動ドライバーユニットである。505には出力シリアルノード514と入力シリアルノード516を含んでおり、出力シリアルノード514にはレジストローラ237の駆動クラッチが接続されている。また、入力シリアルノード515には、レジストローラのタイミングをとるためのレジストローラ前センサーが接続されている。506は定着駆動ユニットである。506には出力シリアルノード516と入力シリアルノード517を含んでおり、出力シリアルノード514には定着ローラ駆動クラッチ、定着ローラの汚れ除去用のウェイブ巻き取り駆動ソレノイドが接続され、入力シリアルノード515には、定着入り口センサーと定着出口センサーが接続されている。
【0052】
この2つのセンサーにより定着部のJAM検知を行ったり、定着以外でJAMが発生した場合の定着ローラ駆動停止のタイミングを判断する。507は反転排紙駆動ユニットである。507には出力シリアルノード518と入力シリアルノード519を含んでおり、出力シリアルノード518には、パス切換のフラッパー254、257の駆動ソレノイドと、反転ローラ262、263の駆動方向切換CLがそれぞれ接続され、入力シリアルノード519には、定着外排紙ローラ242とフラッパ254の間にある、内排紙センサーと外排紙ローラの外側にある外排紙センサーと反転排紙時の反転タイミングを検知する反転センサーが接続されている。各々のクラッチ、ソレノイドは、センサーの検知タイミングにより制御される。
【0053】
508,509は光学ユニットの走査駆動制御のためのユニットである。508は光学スキャナー202の位置を検知するための入力シリアルノードであり、光学スキャナー202のホームポジションを検知するホームポジションセンサー、画像露光開始位置を検知する画先センサー、シェーディング可能位置に光学スキャナーがあるか否かを判断するための、シェーディング位置検知センサーが接続されている。
【0054】
509は、光学スキャナー202を走査駆動するためのステッピングモータである。509は5相のステッピングモータであり、SIOC521のステッピングモータ駆動パターン出力を5相2−3励磁出力で駆動する。又、SIOC521のステッピングタイミングモードは外部トリガモードに設定され、CPU406からのトリガパルスに同期して相パターンを切り替える。CPU406は画先センサーの検知でセンサー受信データ変化発生割り込みを発生するようにSIOC521を設定することで、画先の位置で割り込みを受信して、トリガパルスの周期と数を制御する。
【0055】
501から508までのユニットにある入力シリアルノードのセンサー入力値は、SIOC521で2度読みされ続けて同じ値になった値をCPU406に通知している。又、入力センサーにおいて、通常、SIOC521はセンサーを常に所定時間毎にサーチしてセンサー値を読み込みCPU406からの割り込み発生パターンの一致を判断しているが、CPU406からの読み込み要求によりセンサーの値を読み出してCPU406へ通知する。上記搬送パス部のセンサーには、所定時間毎のサーチ以外に、CPU406からの要求によっても読み出しが行われる。
【0056】
以下、シリアルI/Oコントローラ(SIOC)521の詳細な説明を行う。高機能通信制御チップであるSIOCは、図6に示すように、内部のデバイスを制御するメイン制御部701と、ホストとの接続の為のホストインターフェース部702と、通信制御を実行するシリアルI/O制御部703と、ステッピングモータの制御を司るステッピングモータ制御部704とで構成されている。さらに、シリアルI/O制御部703を介して、センサなどを接続するセンサロジックICが実装された入力シリアルノード711〜713や、電磁クラッチ、ステッピングモータなどを接続するプリドライバICが実装された出力シリアルノード714〜716に接続されている。
【0057】
以下、SIOCの構成について順を追って説明する。
【0058】
メイン制御部701は、内部制御を実行するために、CPU701a、ROM701b、RAM701c、タイマ(TIMER)701d、及び割り込みコントローラ701eで構成されており、後述する他の制御部の内部制御とホストインーターフェース部702を介してのホスト側801との制御を行っている。
【0059】
ホストインーターフェース部702は、他の制御部とホスト側801とのインターフェースをとるため、いわゆるアドレスバス、データバス、及びそれに伴う制御線の制御を行うバスインターフェース702aなどより構成され、アドレス幅は10ビット、データバス幅は8/16ビットの切り替え可能、またコントローラ内部リソースとホスト側801とが同一アドレスをアクセスした場合の競合調停機能などを有している。
【0060】
次に、シリアルI/O制御部703について説明する。
【0061】
シリアルI/O制御部703は、各チャネル同じ構成をとる10チャネルのシリアルチャネル(SIO)703a、ボーレートジェネレータ703b、およびホスト801とのコミュニケーションを仲介する制御レジスタ群703cで構成されている。シリアルチャネル703aは、クロック(SCK)とデータ(SDT)の2線式の構成になっていて半二重通信を行う。データは8ビット単位で送受信しており、ボーレートは最大1Mbpsである。
【0062】
ノード間隔は最大1mまでで、かつ、シリアルI/Oコントローラ(SIOC)521から最終端のノード間での距離は最大2mである。1チャネルに対しては最大3つのアドレスを接続可能であり、1つのアドレスに対して接続可能なノードは8ビットまでである。各チャネルは送信バッファ、受信バッファ、6つの制御レジスタ(シリアルモードレジスタ(SCnMOD)、シリアルコマンドレジスタ(SCnCMD)、シリアル割り込みマスクレジスタ(SCnINT)、シリアルステータスレジスタ(SCnSR)、シリアル接続チェック結果レジスタ、ボーレートコントロールレジスタ)と、3つの送信データレジスタと、3つの受信データレジスタとを有し、送信データレジスタ及び受信データレジスタは、接続するノードのアドレスに1対1に対応する。また、全体として16ビットのシリアル割り込み発生チャネルレジスタを有する(各レジスタについての詳細は後述する)。
【0063】
シリアルI/O制御部703の通信フォーマットは、次のようになる。通信モードは、すべて、図7のフォーマットを基本にしている。ただし、フォーマットによってビットの意味が多少異なる場合もある。また、リセットモードと接続チェックモードでは、図7のフレームが2回連続し、1フレームは17クロックで8ビットのデータを転送する。
【0064】
図7中のSTは、スタートコンデイションビットフレームの開始を知らせるビットであり、「0」でフレームの開始を知らせる。R/Wは、通信方向ビットであり、次のA0,A1,A2と併せて通信モードを指定する。ノーマルモードでは、通信が受信と送信のどちらなのかを知らせるビットであり、「0」で送信、「1」で受信である。A0,A1,A2は、アドレスビット(3bit)であり、上記のR/Wと併せて通信モードを指定する。指定は、図8に示すようになる。
【0065】
さらに、図7中のb0〜b7はデータビット(8bit)であり、通信データで、接続されているノードのビット数に関わらず8ビットである。送信の時はコントローラから一番遠いノードのデータから順に出力され、受信の時はコントローラから一番近いノードのデータから順に入力される。リセットモードと接続チェックモードの時は「FF」である。PAは、パリティビットであり、ノーマルモードの時に、通信データが正しいかをチェックするためのビットであり、偶数パリティである。ノード側でパリティを計算するのは、同一アドレス中の一番端のノードだけで、送信ではコントローラからノードへ、受信ではノードからコントローラへ送られる。リセットモード及び接続チェックモードでは「1」である。
【0066】
ACKは、アクノリッジビットであり、送信モードの時に、受け取ったデータがパリティエラーが発生したかどうかをノードがシリアルコントローラに知らせるためのビットである。パリティエラーを検出するのは、上のパリティビットの時と同様に、同一アドレス中の一番端のノードだけで、同一アドレスの他のノードにもアクノリッジを伝える必要がある。これは最後のストップビットで知らせる。受信モード、リセットモード及び接続チェックモードでは「1」である。「0」はパリティエラー無しで「1」はパリティエラー有りである。
【0067】
CFAは、データ衝突回避ビットに回避するためのダミービットである。また、SPは、ストップビットフレームの終了を知らせるビットであり、送信モードでパリティエラーが発生したかどうかも知らせる。「0」は送信フレームでパリティエラーが発生であり、「1」はフレーム正常終了である。
【0068】
通信モードは、送信モード、受信モード、接続チェックモード、及びリセットモードの4つのモードを有する。以下、各モード(A)〜(D)について説明する。
【0069】
(A)送信モード
送信するには、まずシリアルコマンドレジスタ(SCnCMD)の送信許可ビット(TXE)を「1」にセットする。この状態でシリアル送信データレジスタ(SCnTDT)にデータを書き込むと送信を開始する。送信許可ビット(TXE)は、1度「1」にセットすると、「0」にクリアするまで「1」のままなので、1度「1」にセットした後は、シリアル送信データレジスタ(SCnTDT)にデータを書き込むだけで送信する。ただし、まだ前のデータの送信中で、送信バッファにデータが残っている場合は、前の送信が終了するまで待つ。
【0070】
ダブルバッファ構成になっているので、シリアル送信データレジスタ(SCnTDT)から送信バッファにデータが転送されると、送信割り込みが発生する。このときシリアルステータスレジスタ(SCnSR)の送信エンプティビットが「1」にセットされ、リードすると「0」にクリアされる。送信割り込みは、シリアル割り込みマスクレジスタ(SCnINT)の送信割り込み許可ビット(INTTX)を「0」にする事でマスクすることが可能である。
【0071】
ノードでは、送信データからパリティ(偶数パリティ)を計算して、コントローラから受け取ったパリティビットと同じ値ならばACKビットで「0」をコントローラに返し、パリティが一致しなかった場合には、ACKビットで「1」を返す。コントローラはこのACKビットにより、パリティエラーの発生を判断する。
【0072】
パリティエラーが未発生ならばストップビットに「1」を送信し、エラー発生時はストップビットに「0」を送信する。パリティエラーが発生したときは、シリアルモードレジスタ(SCnMOD)のリトライ制御ビット(RSTRT)が「0」の時はフレームの終了時にエラー割り込みを発生させ、ステータスレジスタのパリティエラービット(PERR)を「1」にセットし、リトライ制御ビット(RSTRT)が「1」の時は再度送信を行う。2度目の送信でもパリティエラーが発生したときは、フレームの終了時にエラー割り込みを出して、ステータスレジスタのパリティエラービットを「1」にセットする。
【0073】
(B)受信モード
受信には、1回だけ受信するシングルモードと、連続して受信するリピートモードとがある。どちらの場合も、シリアルモードレジスタのアドレス制御ビット(AD2/1/0)で受信するアドレスを指定してから、シリアルコマンドレジスタ(SCnCMD)の受信許可ビット(RXE)を「1」にセットすることで、受信を開始する。
【0074】
シングルモードでは、この受信許可ビット(RXE)は、受信が終了した時点で「0」にクリアされ、リピートモードでは、「0」を書き込むまで「1」のままである。このビットに「0」を書き込んだ後、実行中の受信が終了した時点で通信が終了する。
【0075】
シングル/リピートモードの切り替えは、シリアルモードレジスタの受信リピート制御ビット(RPT)で制御する。このビットが「0」でシングル、「1」でリピートとなる。1アドレス分の受信が終了すると、受信割り込みが発生して、ステータスレジスタのビット1の受信終了ビットが「1」にセットされ、ステータスレジスタはリードすると「0」にクリアされる。受信割り込みは、シリアル割り込みマスクレジスタ(SCnINT)の受信割り込み許可ビット(INTRX)を「0」にする事でマスクされる。
【0076】
コントローラは、受信したデータからパリティ(偶数パリティ)を計算し、これを受け取ったパリティの値と比較する。値が同じならば受信データをシリアル受信データレジスタm−1(SCnTDTm−1)に書き込み、受信割り込みを発生する。また、シリアルステータスレジスタ(SCnSR)の受信終了ビットが「1」にセットされる。パリティの値が異なった場合は、シリアルモードレジスタ(SCnMOD)のリトライ制御ビット(RSTRT)の設定により動作が異なり、リトライ制御ビットが「0」の時は、パリティエラービット「1」にセットし、かつ、エラー割り込みを発生する。
【0077】
これに対して、エラー時のリトライ制御ビットが「1」に時は再度受信する。2度目の受信で、パリティが一致したら、受信データをシリアル受信データレジスタm−1(SCnTDTm−1)に書き込み、受信割り込みを発生する。また受信レディビットが「1」にセットされる。2度目の受信でもパリティが一致しなかった場合は、パリティエラービットを「1」にセットし、かつエラー割り込みを発生する。このとき受信終了ビットが「1」にセットされる。
【0078】
(C)接続チェックモード
接続チェックモードはシリアル通信線が正しく接続されているかを調べるためのモードである。実行するには、まずシリアル割り込みレジスタでアドレスを指定して、次にシリアルコマンドレジスタ(SCnCMD)の接続チェックビットを「1」にセットする。この接続チェックビットのセットにより、接続チェックシーケンスを実行する。接続チェックシーケンスが終了すると、ステータスレジスタの接続終了ビットが「1」にセットされ、接続チェック終了割り込みが発生する。また接続結果をステータスレジスタの接続チェック結果ビットに示す。異常なアドレスとビット情報は、シリアル接続チェック、結果レジスタに示される。通信は、シリアルな為、コントローラに近い方から順番にチェックしていき、最初に異常があった時点でステータスレジスタの接続チェック結果ビットに「1」をセットしてシーケンスを終了する。このシーケンス中は、各ノードの通信ラッチは、センサやドライバと切り離され、送信データをそのまま受信するいわゆるループチェックが行われる。
【0079】
(D)リセットモード
リセットモードは、ノードの通信ラッチと通信カウンタをリセットするモードである。シリアルコマンドレジスタ(SCnCMD)のリセットビット(RST)をセットする事でリセットコードが送信される。リセットモードは2フレームで行われ、同じフレームを2回繰り返す。これは、このモードが特殊なため、本モードへの誤突入を防止するためである。
【0080】
続いて、2値比較、ダミーカウント、ボーレート、エラー、及び割り込みについて説明する。
【0081】
(E)2値比較
2値比較とは、連続して2回同じ値がくるまで受信を繰り返し、2回同じ値であった時点で受信データをレジスタに書き込み、受信終了を発生するモードである。このモードにするには、シリアルモードレジスタの2値比較制御ビットを「1」にセットする。このモードを使うことで、ホスト側で2値比較を行う必要がなくなり、ホストCPUの負荷軽減を実現できる。
【0082】
(F)データ変化検知制御
データ変化検知制御とは、受信してレジスタに書き込もうとするデータと、受信データレジスタに書き込まれているデータ(前回のデータ)とを比較して、データに変化があった場合に割り込みを発生するモードである。また、ステータスレジスタの該当アドレスのビットが「1」にセットされる。この割り込みは、シリアル割り込みマスクレジスタ(SCnINT)の受信データ変化割り込み許可ビットを「0」にする事でマスク可能である。この機能を使用することにより、ホスト側で変化を常時監視する必要がなくなり、ホストCPUの負荷軽減を実現できる。
【0083】
(G)ダミーカウント
センサロジック、及びドライバロジックは通信カウンタを内蔵しており、ノイズによりこのカウンタがずれてしまった場合には、強制的にクロックを入力してカウンタをオーバーフローさせる必要があるためにこのダミーカウントがある。使用方法は、パリティエラーが発生したときにシリアルモードレジスタ(SCnMOD)のダミーカウント制御ビットを「1」にセットすることで、次の通信の際にフレームの前に17クロックのダミークロックを発生する。
【0084】
(H)ボーレート
ボーレートジェネレータコントローラレジスタを設定する事で最大1Mbpsのボーレートを実現できる。
【0085】
(I)エラー
送信時は,センサロジック、及びドライバロジックがパリティをチェックして結果をコントローラに知らせる。受信時はコントローラがパリティをチェックする。パリティエラー発生時には、フレームの終了時にパリティエラー割り込みを発生して、ステータスレジスタのパリティエラービットを「1」にする。この割り込みはシリアル割り込みマスクレジスタ(SCnINT)のパリティエラー割り込み許可ビット(INTPER)を「0」にする事でマスク可能である。またシリアルモードレジスタ(SCnMOD)のエラー時のリトライ制御ビットを「1」にセットしてあると、パリティエラーが発生したときに自動的に再通信を行う。このときは2度目でもパリティエラーが発生したときにはじめて、パリティエラー割り込みを発生して、ステータスレジスタのパリティエラービットを「1」にセットする。
【0086】
(J)割り込み
各チャネル毎に送信エンプティ割り込み、受信終了割り込み、接続チェック終了割り込み、パリティエラー発生割り込み、及び受信データ変化発生割り込みの5つの割り込み要因があり、各割り込みが発生すると各チャネルのステータスレジスタの該当ビットが「1」にセットされる。ステータスレジスタ、及び割り込み発生チャネルレジスタをリードすると「0」にクリアされる。ホストに対する割り込みは1本なので、割り込み発生チャネルレジスタ、及びステータスレジスタを呼んでチャネルと要因を判別する。各割り込み要因で、ホストへの割り込みを発生させるかどうかはシリアル割り込みマスクレジスタ(SCnINT)でマスク可能である。
【0087】
以下に割り込みを発生タイミングを示す。(a)送信エンプティ割り込みは、送信データレジスタから送信バッファにデータを取り込んだ時、(b)受信終了割り込みは、受信フレーム終了時、(c)接続チェック終了割り込みは、接続チェック終了時(c)パリティエラー割り込みは、送信フレーム及び受信フレーム終了時、(d)受信データ変化発生割り込みは受信フレーム終了時である。
【0088】
以下、制御レジスタ群703cの機能及び設定を詳細に説明する。
【0089】
制御レジスタ群としては、シリアルモードレジスタ(SCnMOD)、シリアルコマンドレジスタ(SCnCMD)、シリアル割り込みマスクレジスタ(SCnlNT)、シリアルステータスレジスタ(SCnSR)、ボーレートジェネレータコントロールレジスタ(BRnCR)、シリアル接続チェック結果レジスタ、シリアル割り込み発生レジスタ(SCINTCH0/1)、及びシリアル送受信データレジスタ(SCnTDT、SCnRDT)が挙げられる。
【0090】
(A)シリアルモードレジスタ(SCnMOD)
このレジスタを通して以下のような設定が行える。
【0091】
(a)受信リピート制御ビット(RPT)は、受信をリピートするかどうかを指定する。リピートを解除するにはこのどットを「0」に設定するか、受信許可ビットを「0」にする。
【0092】
(b)2度読み確定ビット(CMP)は、受信モードの時、連続して同じ値を受信するまで、受信を繰り返すかどうかを指定が行え、「0」の時に2度読み確定禁止、「1」の時に2度読み確定許可となる。
【0093】
(c)受信データ変化検知制御ビット(CHG)は、前回の受信データと比較して、データに変化があったかどうかを調べる。変化があった場合にはステータスレジスタに「1」がセットされ、割り込みが許可になっていれば割り込みが発生する。
【0094】
(d)ダミーカウント制御ビット(DMCNTE)は、通信フレーム中に、ダミーカウントを入れるかどうかの指定が行え、「0」の時にダミーカウント禁止、「1」の時にダミーカウント許可となる。ダミーカウント挿入により、後述するシリアルI/Oノードに内蔵されている通信カウンタのずれを補正する事が可能となる。
【0095】
(e)エラー時のリトライ制御ビット(RSTRT)は、パリティエラー発生時の通信の再実行の指定が行え、「0」の時にリトライ禁止、「1」の時にリトライ許可となる。リトライを許可する事でパリティエラー発生時に1回だけ通信の再実行を自動的に行う事ができる。再実行後、再度パリティエラーが発生した場合には、後述するパリティエラービットをセットし、後述するエラー割り込みを発生して通信を終了する。
【0096】
(f)アドレス制御ビット(AD2/AD1/AD0)は、各アドレスに対して受信するかどうかを指定する。リピートモードが指定されているときは「1」にセットされているアドレスを順に繰り返して受信する。送信時は、どのシリアル送信データレジスタ(SCnTDT)に書き込まれたかによってアドレスが決定する為、このビットの設定は関係しない。
【0097】
(B)シリアルコマンドレジスタ(SCnCMD)
このレジスタを通して以下の制御が可能である。
【0098】
(a)送信許可ビット(TXE)は、送信の許可/禁止を制御する。このビットを「1」にセットすると、「0」にするまで「1」のままで、このビットが「1」の時はシリアル送信データレジスタにデータを書き込むと送信を開始する。このビットを「1」にセットする前にシリアル送信データレジスタにデータを書き込んだ場合は、このビットを「1」にセットした時点で送信を開始する。送信は、受信より優先され、従ってリピート受信中にシリアル送信データレジスタにデータが書き込まれた場合には、実行中の受信が終了したら送信を開始する。送信が終了したらリピート受信を再開する。
【0099】
(b)受信許可ビット(RXE)は、受信の許可/禁止を制御する。このビットを「1」にセットすると受信アドレス指定ビットで指定されたアドレスの受信を開始する。シングルの時は受信が終了すると「0」にクリアされる。リピートの時は、「0」にクリアされずに、受信アドレス指定ビットで指定されたアドレスを順に受信し続ける。このときはこのビットに「0」を書き込めば終了する。
(c)リセットビット(RST)は、ノードをリセットする事が可能になる。
このビットを「1」にセットするとノードをリセットするためのフレームを通信します。リセットフレームの通信が終了すると、「0」にクリアされる。
【0100】
(d)接続チェックビット(CHK)は、通信ラインの接続をチェックするためのビットです。このビットを「1」にセットするとノードを接続チェックモードにする為のフレームを通信し、フレームの通信が終わると、「0」にクリアされる。接続チェックモードでは、一度、ノードは入力素子、及び出力素子から切り離される。
【0101】
(C)シリアル割り込みマスクレジスタ(SCnlNT)
このレジスタを通して以下のような状態監視が可能になる。
【0102】
(a)接続アドレス指定ビット(CNCT1/CNCT0)は、チャンネルに接続してあるアドレスを指定する。接続チェックルーチンでは、ここで指定された情報を基に接続状態を調べる。「00」はアドレス0のみ、「01」はアドレス0とアドレス1、「10」はアドレス0,アドレス1,アドレス2、「11」はなし、を表わす。
【0103】
(b)受信データ変化割り込み許可ビット(INTUM)は、受信データ変化検知を行っているときに、受信データに変化があった場合の割り込みを許可するかどうかを指定する。「0」で禁止、「1」で許可。
【0104】
(c)パリティエラー割り込み許可ビットは、パリティエラーが発生した場合の割り込み通知を許可するかどうかを指定する。「0」で禁止、「1」で許可。
(d)接続チェック終了割り込み許可ビット(INTCHK)は、接続チェックが終了したときの割り込み通知を許可するかどうかを指定する。「0」で禁止、「1」で許可。
【0105】
(e)受信終了割り込み許可ビット(INTRX)は、受信が終了した時の割り込み通知を許可するかどうかを指定する。「0」で禁止、「1」で許可。
【0106】
(f)送信終了割り込み許可ビット(INTTX)は、送信が終了した時の割り込み通知を許可するかどうかを指定する。「0」で禁止、「1」で許可。
【0107】
(D)シリアルステータスレジスタ(SCnSR)
このレジスタを通して以下のような状態監視が可能になる。
【0108】
(a)接続チェック結果ビット(CHKRLT)は、接続チェックテストの結果を知らせる。「0」で異常なし、「1」で異常有り。
【0109】
(b)データ変化発生ビット(UMA2/UMA1/UMA0)は、データ変化検知制御ビットが「1」のときに、各アドレスで受信データが前回受信したデータと異なることを知らせるビット。「0」で変化あり、「1」で変化なし。
【0110】
(c)パリティエラービット(PERR)は、通信でパリティエラーが発生した事が判別でき、送信時はノードがパリティをチェックしてコントローラにアクノリッジ信号を送り、受信時はコントローラがパリティをチェックする。「0」でパリティエラーなし、「1」でパリティエラー有りになる。
【0111】
(d)接続チェック終了ビット(CHKEND)は、接続チェックルーチンが終了したことを知らせるビット。「1」で接続チェック終了。
【0112】
(e)受信終了ビット(RxEND)は、受信が終了したことを知らせるビットであり、「1」で受信終了。
【0113】
(f)送信終了ビット(TxEND)は、送信が終了したことを知らせるビットであり、「1」で送信終了。
【0114】
(E)ボーレートジェネレータコントロールレジスタ(BRnCR)
このレジスタにより、以下の事が設定できる。
【0115】
(a)入力クロック選択ビット(BRnCK1/0)は、ボーレートジェネレータで使用するクロックを指定でき、「00」で源クロックの1/4クロック、「01」で1/16クロック、「10」で1/64クロックになる。
【0116】
(b)分周値設定ビット(BRnS3/2/1/0)は、ボーレートジェネレータで使用する分周値を指定する。「0000」で16分周、「0001」で1分周、「0010」で2分周、というように差分1で、最後「1111」で15分周となる。
【0117】
(F)シリアル接続チェック結果レジスタ
このレジスタで以下のことが認識できる。
【0118】
(a)接続エラーアドレス(CHKA1/0)は、接続チェックにより通信線に異常が認められた箇所のアドレスを示す。「00」はアドレス0、「01」はアドレス1、「10」はアドレス2を表わす。
【0119】
(b)接続エラービット位置(CHKB2/1/0)は、接続チェックにより通信線に異常が認められた箇所のビット位置を示す。「000」はビット0、「001」はビット1、「010」はビット2、「011」はビット3、「100」は:ビット4、「101」はビット5、「110」はビット6、「111」はビット7を表わす。
【0120】
(G)シリアル割り込み発生レジスタ(SCINTCH0/1)
このレジスタで、どのチャンネル割り込みが発生したかを認識できる。このレジスタのビットはリードすると「0」にクリアされる。
【0121】
(H)シリアル送受信データレジスタ(SCnTDT、SCnRDT)
シリアル送信データレジスタ、シリアル受信データレジスタは接続するノードのアドレスに1対1に対応している。SCnTDT0、SCnRDT0はアドレス0に、SCnTDT1,SCnRDT1はアドレス1に、SCnTDT2,SCnRDT2はアドレス2にそれぞれ対応している。
【0122】
以下に、ステッピングモータ制御部704について説明する。
【0123】
ステッピングモータ制御部704に、ステッピングモータの動作ステップ数を設定することにより、加速/定速/減速をすべて自動で行える。その他、センサ入力による停止や、割り込み信号の出力などの機能を装備しており、割り込み信号などのハードラインの入出力とステッピングモータの動作モードなどを制御する為に必要な各種レジスタ群で構成されている。すなわち、図6に示すように、SMC704aと制御ロジック704bと制御レジスタ群704cで構成されている。また、この制御部704により生成されたパターンデータをシリアルI/O制御部703を介して、シリアルチャネルより出力する事が可能である。以下、詳細に説明する。
【0124】
主な特徴は次に列挙する通りである。(a)4相1励磁〜5相2−3励磁までの相励磁設定可能、(b)加速/定速/減速のステップ数を設定する事でフルオート動作可能、(c)内部タイマ/外部入力(倍速設定可)によるトリガ信号選択可能。(d)相データの回転方向設定可能、(e)オールOFF出力設定可能、(f)センサ入力による停止後の動作設定が可能、(g)トリガカウンタの読み出しが可能、(h)ステッピングモータコントローラ動作中のステータスが確認可能、(i)加速、定速、減速の各終了時、及びカウントタイマ一致時の割り込み出力機能、(j)加速、減速用トリガタイマレジスタをそれぞれ8段ずつ用意してあり、コンベア信号出力で、随時書き換え可能である。
【0125】
ステッピングモータ制御部の概念的なブロックは、図9に示すようになっている。また、基本動作設定として、コントロールレジスタ1(CTR1)のビット0〜3によって、相励磁パターンの設定が可能であり、詳細は図10に示す通りである。また、4相データの場合、パターンテーブル内において、相データを設定する位置をMSB(上位)側/LSB(下位)側のどちらかに設定する必要がある。
【0126】
さらに、パターン切り替え制御として、コントロールレジスタ1(CTR1)のビット4/5の設定により、内部16ビットタイマによるトリガと外部トリガの選択ができる。詳細は図11に示す通りである。自動切換えは16ビットタイマを使用し、トリガを発生させ、外部の相パターンラッチ回路用のストローブ信号の出力も制御できる。
【0127】
また、相データ回転方向制御として、コントロールレジスタ1(CTR1)のビット6の設定により、設定した相パターンの切替方向を正転/反転の切替が可能である。動作中の反転の場合、相データはその位置から反転を開始する。
【0128】
オールOFFの機能として、出力コントロールレジスタ1(CTRI)のビット7に設定により、相データの無励磁状態の設定が可能である。その後、相励磁パターンは、初期状態(パターンテーブルのステップ1)からの動作になる。
【0129】
トリガ倍速モードの機能として、コントロールレジスタ2(CTR2)のビット3の設定により、外部トリガの両エッジを使用した倍速カウントを行う事が可能である。ただし、内部タイマトリガ使用時は、立ち上がりエッジに固定の為、無効である。
【0130】
相データ設定の機能として、最大5相2−3励磁のパターンデータが設定可能な10ステップ(10バイト)のパターンテーブル(図12参照)で設定可能である。シリアル上での相データの転送方向は、MSB(ビット7)から転送し、正転方向時はステップの低い方から高い方へ、反転方向時はステップの高い方から低い方へ相が進む。相励磁パターン設定可能な励磁パターンは、前述のとおり、4相1励磁、4相2励磁、4相1−2励磁、5相1励磁、5相2励磁、5相1−2励磁、及び5相2−3励磁の7通りである。
【0131】
ステッピングモータコントローラ動作開始、及びステータス確認の機能として、コントロールレジスタ2(CTR2)のビット1を設定する事でステッピングモータコントローラの動作の制御が可能である。この設定は、トリガを内部タイマ使用の場合は、タイマのスタート/ストップ、外部トリガを使用の場合は、トリ力入力の許可/禁止を設定する事を意味し、このビットを読み出す事で動作中のステータスを確認する事が可能である。読み出し時、「0」でステッピングモータコントローラ非動作中、「1」でステッピングモータコントローラ動作中である。書き込み時、「0」でステッピングモータコントローラ動作停止、「1」でステッピングモータコントローラ動作開始である。ステップ設定による動作完了後の読み出しは「0」となる。
【0132】
ステップ設定の機能とし、タイマトリガを使用した場合、あらかじめ加速「定速→減速の動作ステップ数を全て設定することで、トリガ信号を自動的に切り替え、一連のステッピングモータの制御を行う。また、定速については、コントロールレジスタ2(CTR2)のビット2の設定によりステップ数を定速設定モード/定速連続モードに設定可能である。ステップ数の設定はステップ設定レジスタ1、2にて設定を行う。設定範囲は、加速が0〜255ステップ、定速が連続または0〜65535ステップ、減速が0〜255ステップである。
【0133】
定速設定モード(図13参照)の機能として、加速/定速/減速の全てをステップ動作で行う。定速連続モード(図14参照)の機能として、加速終了後、定速を継続し、「0」設定により減速へ切り替わる。定速設定/連続モード混在(図15参照)の機能として、加速終了後、定速設定モードによりステップ動作を行い、途中「1」設定により定速連続モードに切り替わる。
【0134】
内部16ビットタイマトリガ設定の機能として、加速用、定速用、減速用にそれぞれ独立した16ビットのタイマレジスタがあり、それらにタイマデータを設定する。加減速用は0〜7段、定速用は1段である。加速用、減速用のタイマレジスタは、全8段中、使用開始の位置を1段単位で設定可能である。加速用、減速用のタイマレジスタに関し、途中で書き換えを行うための要求信号をコンベア終了後、出力することができる。書き換えたいタイミングに合わせ、段数を選択可能である。
【0135】
ステップカウント読み出し(図16参照)の機能として、ステップカウント読み出しレジスタ(STPCL/H)より、現在動作中のステップカウントを即時に最新の値を読み出す事ができ、次のステッピングモータコントローラ動作開始時にクリアされる。ホスト信号入力設定の機能として、コントロールレジスタ2(CTR2)のビット0の設定により、ホストからの非常停止の制御が可能である。「1」を書き込んだ時点で、ホスト信号用定速ステップ設定レジスタとホスト信号用減速ステップ設定レジスタに設定されたステップ数だけ動作した後、停止する。定速連続モード動作中でも、ホスト信号入力設定は可能である。また、加速中にセンサ位置の到達した場合などの動作については、次に示す通りである。
【0136】
以下、定速動作中にセンサ位置通過、加速動作中にセンサ位置通過その1(ホスト信号用定速値4−加速残=プラス)、加速動作中にセンサ位置通過その2(ホスト信号用定速値4−加速残=マイナス)の3通りのパターンについて、図を用いて説明する。
【0137】
定速動作中にセンサ位置通過の場合の動作フローは次の通りである(図17参照)。電源投入後、▲1▼(図17)に従い通常加速を実行し、▲2▼に従い通常定速を実行し、センサ位置通過する。さらに、▲4▼に従いホスト信号定速を実行し、▲3▼に従い通常減速を実行し、停止する。停止位置確定後、通常動作を開始する。
【0138】
加速動作中にセンサ位置通過その1(ホスト信号用定速値4−加速残=プラス)の場合の動作フローは次の通りである(図18参照)。電源投入後、▲1▼(図18)に従い通常加速を実行し、センサ位置を通過したら▲4▼−加速残=▲4▼Aを算出(4レジスタに影響無し)して加速残を実行する。さらに、▲4▼Aに従いホスト信号用定速を実行し、▲3▼に従い通常減速を実行し停止する。そして、停止位置確定後に通常動作を開始する。
加速動作中にセンサ位置通過その1(ホスト信号用定速値4−加速残=プラス)の場合の動作フローは次の通りである(図18参照)。電源投入後、▲1▼(図18)に従い通常加速を実行し、センサ位置を通過したら▲4▼−加速残=▲4▼Aを算出(4レジスタに影響無し)して加速残を実行する。さらに、▲4▼Aに従いホスト信号用定速を実行し、▲3▼に従い通常減速を実行し停止する。そして、停止位置確定後に通常動作を開始する。
【0139】
加速動作中にセンサ位置通過その2(ホスト信号用定速値4−加速残=マイナス)の場合の動作フローは次の通りである(図19参照)。電源投入後、▲1▼に従い通常加速を実行し、センサ位置を通過したら▲4▼−加速残=▲4▼Aを算出したが、結果はマイナスとなる。さらに、加速残を実行し、前記マイナス分▲4▼Aを▲3▼から差し引き▲3▼Aを算出(▲3▼Aレジスタに影響無し)して、▲3▼Aに従い通常減速を実行し、フロー▲4▼Aでステップ数が削減されている為、スピード▲3▼で停止する。そして、停止位置確定後に通常動作を開始する。
【0140】
なお、加速残りは、ホスト信号用定速、通常用加減速の順にそれぞれ減算され、減算後の通常用加減速の値(▲3▼A)がマイナスにならないように設定を行わなければならない。また、その値が少なければ高速からの急停止となる為、設定に注意する。
【0141】
次に、割り込み処理設定を説明する。
【0142】
まず、割り込み信号の出力(図20参照)について説明すると、割り込み信号は4chで1本のみ設定することができる。割り込み要因設定/ステータスレジスタ(IREFTM)で制御し、割り込み信号は発生で立ち下がり、割り込み発生要因全てのステータスがクリアされた場合、信号が復帰する。
【0143】
また、割り込み要因設定は、割り込み要因/タイマ設定レジスタ(IREFTM)のビット4〜7を設定する事で、割り込み要因別の割り込み許可/禁止設定が可能であり、許可の時、一致するイベントが発生した場合、割り込み信号を出力する。ビット4が加速終了、ビット5が定速終了、ビット6が減速終了、ビット7がカウントタイマ一致のイベントに対応している。代表的な割り込み発生パターンとしては、(1)加速/定速/減速時(図21参照)、(2)カウントタイマ一致時(図22参照)を挙げることができる。
【0144】
さらに、割り込みステータス確認及びクリアについては、コントロールレジスタ2(CTR2)のビット4〜7を読み出す事により、割り込み要因のチャンネルを確定可能である。「0」で割り込み無し、「1」で割り込み有りである。また、「0」を書き込む事で割り込み要因のクリアが行われる。ビット4が加速終了、ビット5が定速終了、ビット6が減速終了、ビット7がカウントタイマ一致のイベントに対応している。
【0145】
タイマ設定については、タイマ内には基本クロックを4分周したクロックをさらに分周するプリスケーラ(図23参照)を内蔵しており、タイマコントロールレジスタの設定によりタイマへ供給する入力クロックを選択可能である。
【0146】
以下、制御レジスタ群704aの機能、及び設定を詳細に説明する。
【0147】
コントロールレジスタ1(CTR1)は、前述の通り、相励磁設定、パターン切り替え制御、相データ回転方向制御、及びオール/オフ出力の設定が可能である。
【0148】
コントロールレジスタ2(CTR2)は、前述の通り、トリガ倍速モード、ステッピングモータコントローラ動作スタート/ステータス確認、定速モードの設定、ホスト信号入力の設定、及び割り込みステータスの確認とクリアの設定が可能である。
【0149】
ステップカウント読み出しレジスタ(STPCL/H)については前述の通りである。また、通常用加減速ステップ設定レジスタ(STPSTR1)は、前述の通り、加減速に費やすべきステップ数を設定するレジスタである。通常定速ステップ設定レジスタ(STPSTR2L/H)は、前述の通り、減速に費やすべきステップ数を設定するレジスタである。
【0150】
加速タイマレジスタ(ACCO−7L/H)は、前述の通り、16ビット長で全8段であり、ホスト側から所望の値を書きこむ事で加速制御が可能になる。減速タイマレジスタ(SLWO−7L/H)は、前述の通り、16ビット長で全8段であり、ホスト側から所望の値を書きこむ事で減速制御が可能になる。定速タイマレジスタ(STAL/H)は、前述の通り、16ビット長で、ホスト側から所望の値を書き込む事で定速時の速度が決定される。
【0151】
加速タイマコントロールレジスタ(ACCCTL)は、前述の通り、加速タイマデータ使用スタート設定、書き換え要求信号出力段設定、及び書き換え要求信号設定の各設定が可能である。減速タイマコントロールレジスタ(SLWCTL)は、前述の通り、減速タイマデータ使用スタート設定、書き換え要求信号出力段設定、及び書き換え要求信号設定の各設定が可能である。
【0152】
また、割り込み要因/タイマ設定レジスタ(IREFTM)は、前述のように、割り込み要因設定及びトリガタイマモード設定の各設定が可能である。ホスト信号用定速ステップ設定レジスタ(STPHSTL/H)は、前述のようにホスト信号入力により、強制的にステッピングモータの動作を停止させる場合に使用される値を設定するレジスタである。カウントタイマ一致設定レジスタ(CTREGL/H)は、前述のようにカウントタイマ一致の割り込み要因設定を行った時に使用されるカウント値を設定するレジスタである。さらに、パターンテーブルレジスタ(SMPTO−7)は、前述のように相励磁パターンを設定するレジスタである。
【0153】
各レジスタの確定タイミングは次の通りである。(1)コントロールレジスタ(CTR)1、2については、データラッチは常時可能であり、このレジスタへのアクセスの度にレジスタをチェックする。(2)ステップカウント読み出しレジスタについては、最小トリガ以下の周期でレジスタへカウント値を自動的に取り込む。(3)通常用定速/加速/減速ステップ設定レジスタについては、ステッピングモータコントローラ動作開始時である。(4)加速/定速タイマレジスタについては、ステッピングモータコントローラ動作開始時である。(5)減速タイマレジスタについては、ステッピングモータコントローラ動作開始時である。但し、ホスト信号による動作時は、ホスト信号受付時である。(6)割り込み要因/タイマレジスタについて、タイマ部はステッピングモータコントローラ動作開始時であり、割り込み部は割り込み要因発生時である。(7)ホスト信号用定速/減速ステップ設定レジスタについては、ホスト信号受付時である。(8)カウントタイマー致レジスタについては、割り込みステータスクリア、及びステッピングモータコントローラ動作開始時である。(9)パターンテーブルレジスタについては、ステッピングモータコントローヲ動作開始時である。
【0154】
次に、シリアルノードについて説明する。前述したように、ステッピングモータ制御部704は、シリアルI/O制御部703を介して、センサなどを接続するセンサロジックICが実装された入力シリアルノードや、電磁クラッチ、ステッピングモータなどを接続するプリドライバICが実装された出力シリアルノードに接続されている。以下、それぞれのノードについて説明する。
【0155】
入力シリアルノードには、図24に示すように、ロジック部901が内蔵されたセンサロジックICとさらにシリアル信号のI/F部、さらにノードアドレス設定の為のスイッチなどを実装する事になる。センサロジックICは、シリアルI/Oコントローラ(SIOC)521へ前述した受信モードに従ってシリアル信号を送出する。実際には、SIOC521からアドレス情報などのシリアル信号を受信した後、アドレス情報が自分のものであれば、接続されているセンサ類の情報を基にデータフレームを生成して、SIOC521へ送出すると共に接続された他のノードに受け取ったシリアル信号をバケツリレー的に受け渡す為に出力を行う。
【0156】
出力シリアルノードには、図25に示すように、ロジック部911及びプリドライブ部912が内蔵されたブリドライバICのほか、シリアル信号のI/F部913、及び用途によってはパワードライブ部914、さらにはノードアドレス設定の為のスイッチ915などを実装する事になる。プリドライバICは、シリアルI/Oコントローラ(SIOC)521からのシリアル信号により、接続された各負荷へのドライブを行うことになる。実際には、受け取ったシリアル信号を図示しないロジック部内のシフトレジスタを通じて図示しないロジック部内のラッチ回路にてラッチし、プリドライバ部912を介して出力を行うと共に、接続された他のノードに受け取ったシリアル信号をバケツリレー的に受け渡す為に出力を行う。また、ステッピングモータ制御用の図示しない専用ストロープ信号もロジック部に接続されている。
【0157】
【発明の効果】
以上詳述したように、本発明の画像形成装置及び制御装置によれば、次のような効果を得ることができる。
【0158】
(1)装置全体を制御する制御司令手段を含む制御基板と入力ユニットまたは出力ユニットとを物理的に分離させることが可能となり、基板の実装スペースに余裕を持たせることができる。
【0159】
(2)制御基板から入力ユニットまたは出力ユニットまでの信号線の数を飛躍的に減少させることが可能になり、組立性の面からも有利となる。
【0160】
(3)制御司令手段を含む制御基板はデータバッファのみを持ち、そのデータと負荷またはセンサとの対応付けをソフトウェアで変更することが可能であるため、制御基板は非常に汎用性の高いものにできる。
【0161】
(4)ネットワーク手段を介して受信した受信データが変化した時のみ制御指令手段に割り込み信号を発生するため、制御指令CPUの処理負荷を軽減させることができる。
【0162】
(5)センサ等の入力ユニットの入力データを受信するタイミングを所定のタイミングで受信し更新することにより、制御指令手段に負荷をかけること無しに最新のセンサ情報を更新することができる。さらに、制御指令手段の指令により任意のタイミングで情報を更新するモードを選択することも可能であり、自由度を向上させることができる。これは、通信ラインでのノイズ発生の低減のためにも有効である。
【図面の簡単な説明】
【図1】本発明の実施形態に係る画像形成装置の特徴部分を示すブロック図である。
【図2】実施形態における画像形成装置の一例を示す断面図である。
【図3】実施形態における画像形成装置の操作部を示す図である。
【図4】実施形態における画像形成装置の構成を示すブロック図である。
【図5】実施形態における画像形成装置内の両面規制板を構成を説明する図である。
【図6】シリアルI/Oコントローラ(SIOC)の構成を示す図である。
【図7】シリアルI/Oコントローラの通信フォーマットを示す図である。
【図8】シリアルI/Oコントローラの通信モードの指定を示す図である。
【図9】シリアルI/Oコントローラのステッピングモータ制御部の制御ブロックを示す図である。
【図10】相励磁パターンの設定を示す図である。
【図11】パターン切り替え制御におけるビット設定を示す図である。
【図12】相データ設定の一例を示す図である。
【図13】定速設定モードの一例を示す図である。
【図14】定速連続モードの一例を示す図である。
【図15】定速設定/連続モード混在の一例を示す図である。
【図16】ステップカウント読み出しの一例を示すブロック図である。
【図17】定速動作中にセンサ位置通過の場合の動作フローを示す図である。
【図18】加速動作中にセンサ位置通過の場合の動作フローを示す図である。
【図19】加速動作中にセンサ位置通過の場合の動作フローを示す図である。
【図20】割り込み信号の出力を示す図である。
【図21】割り込み発生パターン例(加速/定速/減速時)を示す図である。
【図22】割り込み発生パターン例(カウントタイマ一致時)を示す図である。
【図23】タイマ内のプリスケーラの機能を説明するための図である。
【図24】入力シリアルノードの構成を示す図である。
【図25】出力シリアルノードの構成を示す図である。
【符号の説明】
200 複写装置本体
250 デッキ
406 CPU
501〜509 シリアルノードユニット
520 メイン制御回路部
521 SIOC
510,512,514,516,518 出力シリアルノード
511,513,515,517,519 入力シリアルノード
Claims (11)
- 装置の各部の状態を検出する状態検出手段と、装置の各部の駆動を行う駆動手段と、前記状態検出手段により検出した入力データを格納する入力データ格納手段をもつ入力ユニットと、前記駆動手段を駆動するための出力データを格納する出力データ格納手段をもつ出力ユニットと、前記入力データ格納手段及び前記出力データ格納手段に接続され前記状態検出手段により検出した状態または所定の規則に従い前記駆動手段の制御を含む装置全体の画像形成動作を制御する制御指令手段とを備えた画像形成装置において、
前記制御指令手段と前記入力ユニットまたは前記出力ユニットの複数ユニット間でデータを送受信するネットワーク手段と、
前記入力ユニットから前記ネットワーク手段を介して受信した複数回分の受信データを格納する受信データバッファと、
前記受信データバッファ中のデータを比較する比較手段と、
前記比較手段の比較結果を前記制御指令手段に通知する通知手段とを有することを特徴とする画像形成装置。 - 前記通知手段は、前記比較手段が前記受信データバッファ中のデータの変化を検出したときのみ、前記制御指令手段へ割り込み信号を発生することを特徴とする請求項1記載の画像形成装置。
- 装置の各部の状態を検出する状態検出手段と、装置の各部の駆動を行う駆動手段と、前記状態検出手段により検出した入力データを格納する入力データ格納手段をもつ入力ユニットと、前記駆動手段を駆動するための出力データを格納する出力データ格納手段をもつ出力ユニットと、前記入力データ格納手段及び前記出力データ格納手段に接続され前記状態検出手段により検出した状態または所定の規則に従い前記駆動手段の制御を含む装置全体の画像形成動作を制御する制御指令手段と、前記制御指令手段と前記入力ユニットまたは前記出力ユニットの複数ユニット間でデータを送受信するネットワーク手段と、前記ネットワーク手段にデータを送受信するタイミングを制御するタイミング制御手段とを備えた画像形成装置であって、
前記タイミング制御手段は、複数のタイミング制御モードを有し、前記制御指定手段の指令により前記タイミング制御モードを選択可能に構成したことを特徴とする画像形成装置。 - 前記タイミング制御手段の複数のタイミング制御モードは、前記制御指令手段が生成するタイミングに応じてデータの送受信を行う第1のタイミングモードと、
前記制御指令手段が生成するタイミングとは無関係にデータの送受信を行う第2のタイミングモードとを有することを特徴とする請求項3記載の画像形成装置。 - 前記第2のタイミングモードは、予め定められた時間間隔でデータの送受信を行うモードであることを特徴とする請求項4記載の画像形成装置。
- 高精度な駆動タイミングを要しない負荷を駆動する第1の駆動手段と、
高精度な駆動タイミングを要する負荷を駆動する第2の駆動手段と、
前記第1及び第2の駆動手段を制御する第1の制御手段と、
前記第1及び第2の駆動手段と前記第1の制御手段との間の通信を制御する第2の制御手段とを備え、
前記第2の制御手段は、前記第1の制御手段によって生成されたタイミング信号とは独立して前記第1の駆動手段との通信を行うと共に、前記第1の制御手段によって形成されたタイミング信号に応じて前記第2の駆動手段との通信を行うことを特徴とする制御装置。 - 前記第2の制御手段は、予め決定された時間に前記第1の駆動手段との通信を行うことを特徴とする請求項 6 記載の制御装置。
- 前記第2の制御手段は、駆動情報を前記第1及び第2の駆動手段に送ることを特徴とする請求項6記載の制御装置。
- 前記第1の駆動手段は、シート上に画像を形成する画像形成装置の両面トレイに設けられた規制板を移動するためのモータを駆動することを特徴とする請求項 6 記載の制御装置。
- 前記第2の駆動手段は、原稿を読み取るスキャナを移動す るためのモータを駆動することを特徴とする請求項 6 記載の制御装置。
- 前記第2の制御手段は、シリアル通信を行うことを特徴とする請求項 6 記載の制御装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29794296A JP3559661B2 (ja) | 1996-10-22 | 1996-10-22 | 画像形成装置及び制御装置 |
US08/955,280 US5895140A (en) | 1996-10-22 | 1997-10-21 | Control system for communications between driving units and control units |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29794296A JP3559661B2 (ja) | 1996-10-22 | 1996-10-22 | 画像形成装置及び制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10126536A JPH10126536A (ja) | 1998-05-15 |
JP3559661B2 true JP3559661B2 (ja) | 2004-09-02 |
Family
ID=17853097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29794296A Expired - Fee Related JP3559661B2 (ja) | 1996-10-22 | 1996-10-22 | 画像形成装置及び制御装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5895140A (ja) |
JP (1) | JP3559661B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106210382A (zh) * | 2014-11-26 | 2016-12-07 | 富士施乐株式会社 | 图像形成装置、通信监测系统和通信监测电路 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1997016771A1 (de) * | 1995-10-31 | 1997-05-09 | Oce Printing Systems Gmbh | Kommunikationseinrichtung in einem elektrografischen druck- und kopiergerät |
US6069926A (en) | 1996-10-30 | 2000-05-30 | Canon Kabushiki Kaisha | Communication control system and apparatus |
JP4086372B2 (ja) * | 1998-08-28 | 2008-05-14 | キヤノン株式会社 | 通信システム、情報処理装置、出力装置、制御方法、及び、記憶媒体 |
JP4318280B2 (ja) * | 2002-04-17 | 2009-08-19 | 株式会社リコー | 画像読み取り装置 |
JP4498038B2 (ja) * | 2004-07-06 | 2010-07-07 | 株式会社東芝 | データ取込装置 |
JP5338776B2 (ja) * | 2010-08-31 | 2013-11-13 | ブラザー工業株式会社 | ステッピングモータ制御装置及び画像読取装置 |
CN109976570B (zh) * | 2018-08-06 | 2022-08-05 | 京东方科技集团股份有限公司 | 数据传输方法、装置及显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4970544A (en) * | 1987-11-26 | 1990-11-13 | Fuji Xerox Co., Ltd. | Paper tray control system |
JP2675814B2 (ja) * | 1988-05-16 | 1997-11-12 | キヤノン株式会社 | 通信装置 |
US4959600A (en) * | 1988-12-08 | 1990-09-25 | Pitney Bowes Inc. | Microprocessor system controller for mail processing system applications |
-
1996
- 1996-10-22 JP JP29794296A patent/JP3559661B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-21 US US08/955,280 patent/US5895140A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106210382A (zh) * | 2014-11-26 | 2016-12-07 | 富士施乐株式会社 | 图像形成装置、通信监测系统和通信监测电路 |
CN106210382B (zh) * | 2014-11-26 | 2019-01-29 | 富士施乐株式会社 | 图像形成装置、通信监测系统和通信监测电路 |
Also Published As
Publication number | Publication date |
---|---|
JPH10126536A (ja) | 1998-05-15 |
US5895140A (en) | 1999-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0333107B1 (en) | Original handling apparatus | |
JP3171472B2 (ja) | 自動給紙型記録装置 | |
JP3559661B2 (ja) | 画像形成装置及び制御装置 | |
JP2004318178A (ja) | 画像形成装置と画像形成方法 | |
JP2002173252A (ja) | 画像形成装置とその制御方法 | |
JPH11208979A (ja) | 画像形成装置 | |
US5406606A (en) | Counter | |
JPH11157150A (ja) | 画像形成装置 | |
JPH07191579A (ja) | 画像形成装置 | |
KR930001238B1 (ko) | 데이타통신시스템 | |
JPH10190900A (ja) | 画像形成装置 | |
JPH1165370A (ja) | 画像形成装置 | |
JPH11170673A (ja) | 画像データ処理装置および方法 | |
JPH11184720A (ja) | 情報処理装置 | |
JPH11180008A (ja) | 情報処理装置 | |
JPH02132021A (ja) | 用紙カセットの給紙方向切換装置 | |
JPS63268060A (ja) | シリアル通信方式 | |
JP2572741B2 (ja) | 制御システムのテスト方法 | |
JPH10254302A (ja) | 画像形成装置 | |
JP3002279B2 (ja) | 原稿送り装置 | |
JPH11331511A (ja) | 画像読取装置と画像形成装置 | |
JPS63268063A (ja) | シリアル通信方式 | |
JPH0567948B2 (ja) | ||
JPH01302281A (ja) | 自動原稿給送装置付複写機 | |
JPH10190896A (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |