JPH1012631A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＬＤＤ（lightly Doped drain)構造の高濃度
ｎ型領域を制御性良く形成できる半導体装置の製造方法
を提供すること。 【解決手段】 ＧａＡｓ基板１上に形成されたｎ型動作
層２上に、ゲート電極３と、ダミー電極３ａとを形成
し、ゲート電極３及びダミー電極３ａの両側を埋め込む
ように絶縁膜５を堆積させ、ゲート電極３上に第２のレ
ジスト１４を配置し、第２のレジスト１４と絶縁膜５と
をマスクとしてダミー電極３ａのみを選択的に除去した
後、第２のレジスト１４と絶縁膜５とをマスクとして、
ダミー電極３ａが形成されていた領域の下部領域のみに
選択的に高濃度にｎ型不純物を注入してｎ⁺ 型領域６を
形成するようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体装置の製造
方法に関し、特に、ＬＤＤ（Lightly Doped Drain ）構
造を有するＧａＡｓ電界効果トランジスタ等の半導体装
置の製造方法に関するものである。

【０００２】

【従来の技術】図５は従来のLightly Doped Drain 構造
（以下、ＬＤＤ構造と称す）を有するＧａＡｓＭＥＳＦ
ＥＴ（Metal semiconductor field effect transister)
の製造方法を示す断面図であり、図において、１は半絶
縁性ＧａＡｓ基板、２はｎ型ＧａＡｓ動作層、３はＷＳ
ｉ等の高融点金属材料からなるゲート電極、５は絶縁
膜、７はｎ型不純物を低濃度にドープしてなる低濃度ｎ
型領域（以下、ｎ’型領域と称す）、６は上記ｎ型Ｇａ
Ａｓ層よりも高濃度にｎ型不純物をドープしてなる高濃
度ｎ型領域（以下、ｎ⁺ 型領域と称す）、８，９はそれ
ぞれソース電極，及びドレイン電極である。

【０００３】次にＬＤＤ構造について図５(e) を用いて
説明する。ＬＤＤ構造のＦＥＴは、ゲート電極３とソー
ス，ドレイン領域となるｎ⁺ 型領域６との間に、ｎ⁺ 型
領域７よりも深さが浅くなるように、低濃度に不純物を
ドープしてなるｎ’型領域７を備えたものであり、これ
により、ゲート電極３の幅を短くした場合に、ショート
チャネルの発生を防ぎつつ、ゲート・ドレイン間抵抗を
低くすることができるものである。

【０００４】次に製造方法について説明する。まず図５
(a) に示すようにＧａＡｓ基板１のＦＥＴ形成領域にイ
オン注入を行い、ｎ型ＧａＡｓ動作層２を形成した後、
ＷＳｉなどの高融点金属を全面に蒸着等により堆積さ
せ、さらに、レジスト（図示せず）を全面に形成し、こ
れをフォトリソグラフィー技術を用いて、ゲート電極を
形成する領域上のみにレジストが残るよう上記レジスト
をパターニングする。このパターニングしたレジストを
マスクとしてＲＩＥ（Reactive Ion Etching：反応性イ
オンエッチング）等によりゲート電極を形成する領域以
外の上記高融点金属を除去してゲート電極３を形成す
る。その後、ゲート電極３上のレジストを除去し、さら
に、ゲート電極３をマスクにしてイオン注入を低濃度に
行うことによりｎ型領域６を形成する。

【０００５】続いて、図５(b) に示すように、基板１の
上部全面にＣＶＤ（Chemical VaporDeposition)法等に
より絶縁膜５を堆積させる。その後、図５(c) に示すよ
うに、基板１の上方側から絶縁膜５をＲＩＥ等の異方性
エッチングを行い、ゲート電極３の側壁部分にのみ絶縁
膜５を残すように、上記絶縁膜５を除去し、さらに、上
記ゲート電極３及び該ゲート電極３の側壁部分に残った
絶縁膜５をマスクとして、高濃度にイオン注入を行うこ
とによりｎ⁺型領域６を形成する。

【０００６】その後、図５(d) に示すように、基板１の
上部全面にレジスト（図示せず）を形成した後、上記ｎ
⁺ 型領域６上に開口部を設け、該開口部内にソース，ド
レイン電極の材料を蒸着等により形成し、レジストを除
去するとともに、不要なソース，ドレイン電極材料をリ
フトオフした後、熱処理を行い、上記ｎ⁺ 型領域６にオ
ーミック接触するソース電極８，ドレイン電極９を形成
して、図５(e) に示すようなＬＤＤ構造を備えた電界効
果型トランジスタを得る。

【０００７】

【発明が解決しようとする課題】以上のように、従来の
ＬＤＤ構造のＦＥＴは製造されており、この従来の製造
方法では、図５(c) に示すように、ｎ⁺ 型領域６を、ゲ
ート電極３とゲート電極３の側壁部分の絶縁膜５をマス
クとしてイオン注入を行って形成していたため、ゲート
電極３の側壁部分に配置された絶縁膜５の幅がｎ⁺ 型領
域６の注入領域のゲート電極側の位置を決定していた。

【０００８】しかしながら、ゲート電極３の側壁部分に
配置される絶縁膜５は、基板１全面に形成された絶縁膜
５を異方性エッチングすることにより形成されるもので
あるため、その幅はエッチング時間等のエッチング条件
や、エッチング前の絶縁膜５の膜厚等により変動してば
らついてしまう。このためｎ⁺ 型領域６のゲート電極３
側の位置を制御することが困難となり、高品質なＬＤＤ
構造を備えたＦＥＴ等の半導体装置を、歩留りよく得る
ことができないという問題があった。

【０００９】本発明は上記のような問題点を解消するた
めになされたものであり、ＬＤＤ構造の高濃度ｎ型領域
を制御性良く形成できる半導体装置の製造方法を提供す
ることを目的とする。

【００１０】

【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、半導体基板上に、ゲート電極と、該ゲ
ート電極の両側に，該ゲート電極に対して所定の間隔を
隔てて配置されたダミー電極とを形成する工程と、上記
ゲート電極及びダミー電極の両側に、該ゲート電極及び
ダミー電極を埋め込むように絶縁膜を堆積させる工程
と、上記ダミー電極のみを上記絶縁膜に対して選択的に
除去した後、上記絶縁膜をマスクとして、ダミー電極が
形成されていた領域の下部領域のみに選択的に高濃度に
第１導電型不純物を注入して高濃度不純物領域を形成す
る工程と、上記絶縁膜を除去した後、上記ゲート電極を
マスクとして該ゲート電極下部の領域を除いた領域に低
濃度に第１導電型不純物を注入して低濃度不純物領域を
形成する工程と、上記高濃度不純物領域上にそれぞれソ
ース電極及びドレイン電極を形成する工程とを備えるよ
うにしたものである。

【００１１】また、この発明に係る半導体装置の製造方
法は、半導体基板上に、ゲート電極を形成する領域上
と、該ゲート電極形成領域の両側の，該ゲート電極形成
領域に対して所定の間隔を隔てて位置する領域上とに開
口部を有する絶縁膜を形成する工程と、上記絶縁膜の開
口部内のみにゲート電極材料を堆積して、ゲート電極を
形成する領域上の開口部内にゲート電極を形成するとと
もに、その他の開口部内にゲート電極と同じ材料からな
るダミー電極を選択的に形成する工程と、上記ダミー電
極のみを除去した後、上記絶縁膜をマスクとして上記ダ
ミー電極が形成されていた領域の下部領域のみに高濃度
に第１導電型不純物を注入して高濃度不純物領域を形成
する工程と、上記絶縁膜を選択的に除去した後、上記ゲ
ート電極をマスクとして該ゲート電極下部の領域を除い
た領域に低濃度に第１導電型不純物を注入して低濃度不
純物領域を形成する工程と、上記高濃度不純物領域上に
それぞれソース電極及びドレイン電極を形成する工程と
を備えるようにしたものである。

【００１２】また、この発明に係る半導体装置の製造方
法は、半導体基板上に、ゲート電極を形成する領域上
と、該ゲート電極形成領域の両側の，該ゲート電極形成
領域に対して所定の間隔を隔てて位置する領域上とに開
口部を有する絶縁膜を形成する工程と、上記絶縁膜をマ
スクとして、上記絶縁膜のゲート電極を形成する領域上
の開口部以外の開口部内に選択的に高濃度に第１導電型
不純物を注入して高濃度不純物領域を形成する工程と、
上記絶縁膜の開口部内のみにゲート電極材料を堆積し
て、ゲート電極を形成する領域上の開口部内にゲート電
極を形成するとともに、その他の開口部内にゲート電極
と同じ材料からなるダミー電極を選択的に形成する工程
と、上記絶縁膜を除去した後、上記ゲート電極及びダミ
ー電極をマスクとして該ゲート電極及びダミー電極の下
部領域を除いた領域に低濃度に第１導電型不純物を注入
して低濃度不純物領域を形成する工程と、上記ダミー電
極のみを除去する工程と、上記高濃度不純物領域上にそ
れぞれソース電極およびドレイン電極を形成する工程と
を備えるようにしたものである。

【００１３】また、上記半導体装置の製造方法におい
て、上記ソース電極とドレイン電極との間の，上記ゲー
ト電極に対して所定の間隔を隔てて隣接した位置に、該
ゲート電極と同一の工程により第２のゲート電極を形成
する工程を備えるようにしたものである。

【００１４】

【発明の実施の形態】

実施の形態１．この発明の実施の形態１に係る半導体装
置の製造方法は、半導体基板上に、ゲート電極と、該ゲ
ート電極の両側に，該ゲート電極に対して所定の間隔を
隔てて配置されたダミー電極とを形成する工程と、上記
ゲート電極及びダミー電極の両側に、該ゲート電極及び
ダミー電極を埋め込むように絶縁膜を堆積させる工程
と、上記ダミー電極のみを上記絶縁膜に対して選択的に
除去した後、上記絶縁膜をマスクとして、ダミー電極が
形成されていた領域の下部領域のみに選択的に高濃度に
第１導電型不純物を注入して高濃度不純物領域を形成す
る工程と、上記絶縁膜を除去した後、上記ゲート電極を
マスクとして該ゲート電極下部の領域を除いた領域に低
濃度に第１導電型不純物を注入して低濃度不純物領域を
形成する工程と、上記高濃度不純物領域上にそれぞれソ
ース電極及びドレイン電極を形成する工程とを備えた構
成としたものであり、これにより、フォトリソグラフィ
ー技術により転写マスクを用いて位置精度よく形成可能
なダミー電極を除去した領域のみに、選択的にイオン注
入を行って高濃度ｎ型領域を形成することができるた
め、ダミー電極を形成する精度と同じ精度で高濃度ｎ型
領域の形成位置の制御を行うことができ、高濃度ｎ型領
域の位置の制御を転写マスクの遮光帯形成精度と同様の
高い精度で行うことができ、従来のように、高濃度ｎ型
領域をゲート電極の側面部分にエッチングにより形成し
た絶縁膜をマスクとして用いてイオン注入により高濃度
ｎ型領域を形成する場合に比較して、高精度に高濃度ｎ
型領域の位置の制御を行うことができるという作用効果
が得られるものである。

【００１５】以下、実施の形態１の詳細について説明す
る。図１は本発明の実施の形態１に係る半導体装置の製
造方法を示す断面工程図であり、図において、１は半絶
縁性ＧａＡｓ基板、２はｎ型ＧａＡｓ動作層、３はＷＳ
ｉ等の高融点金属材料からなるゲート電極、５はＳｉＯ
₂ やＳｉＮ等の酸化膜や窒化膜からなる絶縁膜、７はｎ
型不純物を低濃度にドープしてなる低濃度ｎ型領域（以
下、ｎ’型領域と称す）、６は上記ｎ型ＧａＡｓ層より
も高濃度にｎ型不純物をドープしてなる高濃度ｎ型領域
（以下、ｎ⁺ 型領域と称す）、８，９はそれぞれＡｕＧ
ｅ／Ｎｉ／Ａｕ等からなるソース電極，及びドレイン電
極、４はレジスト、３ａはダミー電極、１４は第２のレ
ジストである。

【００１６】次に、この半導体装置の構造について図１
(e) を用いて説明する。この半導体装置は、ＬＤＤ構造
を備えたＦＥＴであり、ゲート電極３に印加されるゲー
ト電圧により、ゲート電極３下に形成される空乏層を変
化させて、ソース電極８，ドレイン電極９間に流れる電
流を制御するものである。このＬＤＤ構造は、ゲート電
極３とソース，ドレイン領域となるｎ⁺ 型領域６との間
に、ｎ⁺ 型領域６よりも深さが浅くなるように、低濃度
に不純物をドープしてなるｎ’型領域７を備えたもので
あり、これにより、ゲート電極３の幅を短くした場合
に、ショートチャネルの発生を防ぎつつ、ゲート・ドレ
イン間抵抗を低くすることができるものである。

【００１７】次に製造方法について説明する。まず、図
１(a) に示すように、半絶縁性ＧａＡｓ基板１上に所定
の深さまでイオン注入を行うことによりｎ型動作層２を
形成する。なお、イオン注入によりｎ型動作層２を形成
する代わりに、ｎ型不純物を有するＧａＡｓ層をエピタ
キシャル成長させて動作層２を形成するようにしてもよ
い。続いて、動作層２の全面にＷＳｉ等の高融点金属を
堆積させ、さらに、全面にフォトレジストを形成し、該
レジストに転写マスク（図示せず）を用いてフォトリソ
グラフィー技術によりパターン転写を行い、ゲート電極
３を形成する領域上、及び該ゲート電極を形成する領域
に対して所定の間隔を隔てて隣接した、ソース，ドレイ
ン領域となるｎ⁺ 型領域を形成する領域上のみにレジス
ト４を残す。さらに、このレジスト４をマスクとして上
記高融点金属を選択的にＲＩＥ（Reactive Ion Ething:
反応性イオンエッチング）等のエッチングにより除去し
て、ゲート電極３，およびゲート電極３の両側のｎ⁺ 型
領域を形成する領域上にダミー電極３ａを形成する。

【００１８】次に、図１(b) に示すようにゲート電極３
およびダミー電極３ａ上のレジストを除去し、ＥＣＲ−
ＣＶＤ（Electron cyclotron resonance-chemical vapo
r deposition）法等により絶縁膜を堆積させる工程と、
これをエッチングにより除去する工程とを繰り返すこと
により、ゲート電極３およびダミー電極３ａの両側を埋
め込むように、ｎ型動作層上の，ゲート電極３，ダミー
電極３ａ上の領域を除く領域上に絶縁膜５を堆積させ
る。なお、このゲート電極３とダミー電極３ａとの間を
埋め込むように絶縁膜５を形成するためのその他の方法
として、ゲート電極３およびダミー電極３ａの間を完全
に埋め込むようにゲート電極３，ダミー電極３ａ及びｎ
型動作層２上に絶縁膜を堆積させた後、さらに該絶縁膜
上に表面が平坦となるようにレジスト等を形成し、この
レジストと上記絶縁膜とを選択性のないエッチングによ
り、基板の上方からゲート電極３，ダミー電極３ａが露
出するまでエッチングする、いわゆるエッチバック方法
により形成するようにしてもよい。

【００１９】さらに、絶縁膜５上，及びゲート電極３お
よびダミー電極３ａ上に第２のレジストを形成し、図１
(c) に示すようにゲート電極３上部領域のみに第２のレ
ジスト１４が残り、ダミー電極３ａ上には第２のレジス
トが残らないように、上記第２のレジストをパターニン
グし、この第２のレジスト１４，及び上記絶縁膜５をマ
スクとして、ＲＩＥ法等によりダミー電極３ａのみを選
択的にエッチングする。その後、絶縁膜５とゲート電極
３をマスクに用いて、ダミー電極３ａが配置されていた
領域のｎ型動作層２及び基板１に所定の深さまでイオン
注入を行い、ｎ⁺ 型領域６を形成する。

【００２０】次に図１(d) に示すように、第２のレジス
ト１４を除去し、絶縁膜５のみをＨＦ（フッ酸）処理等
により選択的に除去し、ゲート電極３をマスクとして、
ｎ⁺型領域６よりも低濃度に，ｎ型不純物を上記ｎ⁺ 型
領域６よりも深さが浅くなるようイオン注入することに
より、ｎ’型領域７を形成する。

【００２１】その後、基板１の上部全面にレジスト（図
示せず）を形成した後、このレジストの上記ｎ⁺ 型領域
６上に開口部を設け、該開口部内にＡｕＧｅ／Ｎｉ／Ａ
ｕ等のソース，ドレイン電極用材料を蒸着等により形成
し、上記レジストを除去するとともに不要なソース，ド
レイン電極材料をリフトオフした後、熱処理を行い、上
記ｎ⁺ 型領域６にオーミック接触するソース電極８，ド
レイン電極９を形成して、図１(e) に示すような半導体
装置を得る。

【００２２】この実施の形態１においては、ゲート電極
３とダミー電極３ａとを、転写マスクを用いてフォトリ
ソグラフィー技術により形成したレジスト４を用いて位
置精度よく形成した後、これらゲート電極３，ダミー電
極３ａの両側部分を埋め込むように絶縁膜５を形成し、
ダミー電極３ａのみを選択的に除去し、このダミー電極
３ａを除去した部分のみに、選択的にイオン注入を行っ
てｎ⁺ 型領域６を形成するようにしたため、ダミー電極
３ａを形成した領域に、ｎ⁺ 型領域６を形成することに
なり、ダミー電極３ａを形成する精度と同じ精度でｎ⁺
型領域６の位置の制御を行うことができ、ｎ⁺ 型領域６
の位置の制御を転写マスクの遮光帯形成精度と同じ精度
で行うことができる。このため、従来のように、ゲート
電極の側面部分にエッチングにより形成した絶縁膜をマ
スクとして用いてイオン注入によりｎ⁺ 型領域を形成す
る場合に比較して、高精度にｎ⁺ 型領域６の位置の制御
を行うことが可能となる。

【００２３】このように、この実施の形態１に係る半導
体装置の製造方法によれば、ＧａＡｓ基板１上に形成さ
れたｎ型動作層２上に、ゲート電極３と、ダミー電極３
ａとを形成し、上記ゲート電極３及びダミー電極３ａの
両側に、該ゲート電極３及びダミー電極３ａを埋め込む
ように絶縁膜５を堆積させ、上記ゲート電極３上を覆う
ように第２のレジスト１４を形成し、ダミー電極３ａの
みを絶縁膜５と第２のレジスト１４とに対して選択的に
除去した後、絶縁膜５と第２のレジスト１４をマスクと
して、ダミー電極３ａが形成されていた領域の下部領域
のみに選択的に高濃度にｎ型不純物を注入してｎ⁺ 型領
域６を形成した後、第２のレジスト１４と絶縁膜５を除
去し、ゲート電極３をマスクとして該ゲート電極３下部
の領域を除いた領域に低濃度にｎ型不純物を注入して
ｎ’型領域７を形成した後、ｎ⁺ 型領域６上にそれぞれ
ソース電極８及びドレイン電極９を形成するようにした
から、転写マスクを用いたフォトリソグラフィー技術に
より位置精度よく形成可能なダミー電極３ａを除去した
領域のみに、選択的にイオン注入を行ってｎ⁺ 型領域６
を形成することができるため、ダミー電極３ａを形成す
る精度，すなわち、転写マスクの遮光帯形成精度と同様
の高い精度で、ｎ⁺ 型領域の形成位置の制御を行うこと
ができ、ＬＤＤ構造を有する半導体装置の製造方法にお
いて、高精度にｎ⁺ 型領域の位置の制御を行うことがで
きる効果がある。

【００２４】実施の形態２．この発明の実施の形態２に
係る半導体装置の製造方法は、半導体基板上に、ゲート
電極を形成する領域上と、該ゲート電極形成領域の両側
の，該ゲート電極形成領域に対して所定の間隔を隔てて
位置する領域上とに開口部を有する絶縁膜を形成する工
程と、上記絶縁膜の開口部内のみにゲート電極材料を堆
積して、ゲート電極を形成する領域上の開口部内にゲー
ト電極を形成するとともに、その他の開口部内にゲート
電極と同じ材料からなるダミー電極を選択的に形成する
工程と、上記ダミー電極のみを除去した後、上記絶縁膜
をマスクとして上記ダミー電極が形成されていた領域の
下部領域のみに高濃度に第１導電型不純物を注入して高
濃度不純物領域を形成する工程と、上記絶縁膜を選択的
に除去した後、上記ゲート電極をマスクとして該ゲート
電極下部の領域を除いた領域に低濃度に第１導電型不純
物を注入して低濃度不純物領域を形成する工程と、上記
高濃度不純物領域上にそれぞれソース電極及びドレイン
電極を形成する工程とを備えた構成としたものであり、
これにより、転写マスクを用いてフォトリソグラフィー
技術により位置精度よく形成可能な開口部を有する絶縁
膜を用いて形成したダミー電極を除去した領域のみに、
選択的にイオン注入を行ってｎ⁺ 型領域を形成すること
ができるため、ダミー電極を形成する精度，すなわち、
転写マスクの遮光帯形成精度と同様の高い精度で、ｎ⁺
型領域の形成位置の制御を行うことができ、高精度にｎ
⁺ 型領域の位置の制御を行うことができる作用効果が得
られるものである。

【００２５】以下、この実施の形態２の詳細について説
明する。図２は、この発明の実施の形態２に係る半導体
装置の製造方法を示す断面図であり、図において、図１
と同一符号は同一または相当する部分を示している。次
に製造方法について説明する。まず、図２(a) に示すよ
うに、ＧａＡｓ基板１上にイオン注入により、ｎ型動作
層２を形成し、全面に絶縁膜を堆積させ、さらに、全面
にフォトレジストを堆積し、フォトリソグラフィー技術
を用いてパターン転写を行うことにより、ゲート電極を
形成する領域上、及び該ゲート電極を形成する領域に対
して所定の間隔を隔てて隣接した、ソース，ドレイン領
域となるｎ⁺ 型領域を形成する領域上に開口部を有する
レジスト４を形成する。さらに、このレジスト４をマス
クとして用いて、上記絶縁膜を選択的にＲＩＥ（Reacti
ve Ion Ething)等のエッチングにより除去して、ゲート
電極３，およびｎ⁺ 型領域を形成する領域上に開口部を
形成する。

【００２６】次に、レジスト４を除去した後、図２(b)
に示すように、メタルＣＶＤ法等により、絶縁膜５の開
口部内に露出したｎ型動作層２上にゲート電極材料、つ
まりＷＳｉ等の高融点金属を選択的に形成する。その
後、上記実施の形態１において示した図１(c) 以降の工
程と同様の工程により、ｎ’型領域、ｎ⁺ 型領域を形成
して半導体装置を得る。

【００２７】この実施の形態２においては、ｎ型動作層
２上に堆積した絶縁膜２の、ゲート電極を形成する領域
とｎ⁺ 型領域を形成する領域に、フォトリソグラフィー
技術によりパターニングしたレジストをマスクとして、
エッチングにより位置精度よく開口部を形成した後、こ
の開口部を埋め込むように、ＷＳｉ等の高融点金属を設
けて、ゲート電極３，ダミー電極３ａを形成した後、ダ
ミー電極３ａのみを選択的に除去し、このダミー電極３
ａを除去した部分のみに、選択的にイオン注入を行って
ｎ⁺ 型領域６を形成するようにしたため、ダミー電極３
ａを形成した領域に、ｎ⁺ 型領域６を形成することにな
り、ダミー電極３ａを形成する精度と同じ精度，即ち絶
縁膜５にダミー電極３ａを形成するための開口部を設け
る際に用いた転写マスクの遮光帯形成精度と同じ精度で
ｎ⁺ 型領域６の位置の制御を行うことができる。このた
め、従来のように、ｎ⁺ 型領域６をゲート電極３の側面
部分にエッチングにより形成した絶縁膜をマスクとして
用いてイオン注入によりｎ⁺ 型領域を形成する場合に比
較して、高精度にｎ⁺ 型領域の位置の制御を行うことが
可能となる。

【００２８】このように、この実施の形態２に係る半導
体装置の製造方法によれば、ＧａＡｓ基板１上に形成さ
れたｎ型動作層２上に、ゲート電極を形成する領域上
と、該ゲート電極形成領域の両側の，該ゲート電極形成
領域に対して所定の間隔を隔てて位置する領域上とに開
口部を有する絶縁膜５を形成し、上記絶縁膜５の開口部
内のみにゲート電極材料を堆積して、ゲート電極を形成
する領域上の開口部内にゲート電極３を形成するととも
に、その他の開口部内にゲート電極と同じ材料からなる
ダミー電極３ａを選択的に形成した後、上記ゲート電極
３上を覆うように第２のレジスト１４を形成し、ダミー
電極３ａのみを絶縁膜５と第２のレジスト１４とに対し
て選択的に除去した後、絶縁膜５と第２のレジスト１４
をマスクとして、ダミー電極３ａが形成されていた領域
の下部領域のみに選択的に高濃度にｎ型不純物を注入し
てｎ⁺ 型領域６を形成した後、第２のレジスト１４と絶
縁膜５を除去し、ゲート電極３をマスクとして該ゲート
電極３下部の領域を除いた領域に低濃度にｎ型不純物を
注入してｎ’型領域７を形成した後、ｎ⁺ 型領域６上に
それぞれソース電極８及びドレイン電極９を形成するよ
うにしたから、転写マスクを用いてフォトリソグラフィ
ー技術により位置精度よく形成可能な開口部を有する絶
縁膜５を用いて形成したダミー電極３ａを除去した領域
のみに、選択的にイオン注入を行ってｎ⁺ 型領域６を形
成することができるため、ダミー電極３ａを形成する精
度，すなわち、転写マスクの遮光帯形成精度と同様の高
い精度で、ｎ⁺ 型領域６の形成位置の制御を行うことが
でき、ＬＤＤ構造を有する半導体装置の製造方法におい
て、高精度にｎ⁺ 型領域の位置の制御を行うことができ
る効果がある。

【００２９】実施の形態３．この発明の実施の形態３に
係る半導体装置の製造方法は、半導体基板上に、ゲート
電極を形成する領域上と、該ゲート電極形成領域の両側
の，該ゲート電極形成領域に対して所定の間隔を隔てて
位置する領域上とに開口部を有する絶縁膜を形成する工
程と、上記絶縁膜をマスクとして、上記絶縁膜のゲート
電極を形成する領域上の開口部以外の開口部内に選択的
に高濃度に第１導電型不純物を注入して高濃度不純物領
域を形成する工程と、上記絶縁膜の開口部内のみにゲー
ト電極材料を堆積して、ゲート電極を形成する領域上の
開口部内にゲート電極を形成するとともに、その他の開
口部内にゲート電極と同じ材料からなるダミー電極を選
択的に形成する工程と、上記絶縁膜を除去した後、上記
ゲート電極及びダミー電極をマスクとして該ゲート電極
及びダミー電極の下部領域を除いた領域に低濃度に第１
導電型不純物を注入して低濃度不純物領域を形成する工
程と、上記ダミー電極のみを除去する工程と、上記高濃
度不純物領域上にそれぞれソース電極およびドレイン電
極を形成する工程とを備えた構成としたものであり、こ
れにより、転写マスクを用いてフォトリソグラフィー技
術により位置精度よく形成可能な開口部を有する絶縁膜
をマスクとして選択的にイオン注入を行ってｎ⁺ 型領域
を形成することができるため、絶縁膜に開口部を形成す
る精度，すなわち、転写マスクの遮光帯形成精度と同様
の高い精度で、ｎ⁺ 型領域の形成位置の制御を行うこと
ができ、高精度にｎ⁺ 型領域の位置の制御を行うことが
できる作用効果が得られるものである。

【００３０】以下、この実施の形態３の詳細について説
明する。図３はこの発明の実施の形態３に係る半導体装
置の製造方法を説明するための断面図であり、図におい
て、図１と同一符号は同一または相当する部分を示して
いる。

【００３１】次に製造方法について説明する。まず、上
記実施の形態２において図２(a) を用いて説明した工程
と同様の工程により、ＧａＡｓ基板１上にイオン注入に
より、ｎ型動作層２を形成し、全面に絶縁膜を堆積さ
せ、レジスト４を用いて、上記絶縁膜５を選択的なエッ
チングにより除去して、ゲート電極を形成する領域，及
びソース，ドレイン領域となるｎ⁺ 型領域を形成する領
域上に開口部を形成する。その後、レジスト４を除去し
て、図３(a) に示すように、ｎ型動作層２上に、ゲート
電極を形成する領域，及びソース，ドレイン領域となる
ｎ⁺ 型領域を形成する領域上に開口部を有する絶縁膜５
を配置した構造を得る。

【００３２】次に図３(b) に示すように、全面に第２の
レジストを形成した後、フォトリソグラフィー技術を用
いてこれをパターニングして、絶縁膜５のゲート電極が
形成される領域上の開口部のみを覆うように第２のレジ
スト１４を残し、この第２のレジスト１４と絶縁膜５と
をマスクとしてイオン注入を行い、ｎ⁺ 型領域６を形成
する。

【００３３】さらに、図３(c) に示すように、第２のレ
ジスト１４を除去した後、メタルＣＶＤ法等により絶縁
膜５の開口部内のみを埋め込むように高融点金属を選択
的に堆積させてゲート電極３とダミー電極３ａとを形成
し、ＨＦ（フッ酸）処理等により絶縁膜５を選択的に除
去し、続いて、上記ゲート電極３とダミー電極３ａとを
マスクとしてイオン注入により低濃度にｎ型不純物を注
入してｎ’型領域７を形成する。

【００３４】次に、図３(d) に示すように、基板１の上
部全面にレジストを形成し、これをパターニングしてゲ
ート電極３のみ覆うような形状の第３のレジスト２４を
形成し、この第３のレジスト２４をマスクとしてＲＩＥ
法等を用いてダミー電極３ａを選択的に除去する。

【００３５】その後、第２のレジスト２４を除去し、上
記実施の形態１において示した図１(e) 以降の工程と同
様の工程により、ソース電極およびドレイン電極を形成
して半導体装置を得る。

【００３６】この実施の形態３においては、ｎ型動作層
２上に堆積した絶縁膜５の、ゲート電極を形成する領域
とｎ⁺ 型領域を形成する領域に、転写マスクを用いてフ
ォトリソグラフィー技術によりパターニングしたレジス
ト４をマスクとして、位置精度よく開口部を形成した
後、この開口部のうちのゲート電極を形成する領域のみ
に第２のレジスト２４を形成して、絶縁膜５と第２のレ
ジスト１４とをマスクとして選択的にイオン注入を行い
ｎ⁺ 型領域を形成しているため、絶縁膜５に形成した開
口部内に、ｎ⁺ 型領域を形成することになり、絶縁膜５
に開口部を形成する精度と同じ精度，即ち転写マスクの
遮光帯形成精度と同じ精度でｎ⁺ 型領域６の位置の制御
を行うことができる。このため、従来のように、ｎ⁺ 型
領域６をゲート電極３の側面部分にエッチングにより形
成した絶縁膜をマスクとして用いてイオン注入によりｎ
⁺ 型領域を形成する場合に比較して、高精度にｎ⁺ 型領
域の位置の制御を行うことが可能となる。

【００３７】このように、この実施の形態３に係る半導
体装置の製造方法によれば、ＧａＡｓ基板１上に形成さ
れたｎ型動作層２上に、ゲート電極を形成する領域上
と、該ゲート電極形成領域の両側の，該ゲート電極形成
領域に対して所定の間隔を隔てて位置する領域上とに開
口部を有する絶縁膜５を形成し、該絶縁膜５のゲート電
極形成領域上の開口部のみを第２のレジスト１４で覆っ
た後、該第２のレジスト１４と上記絶縁膜５とをマスク
として、上記絶縁膜５のゲート電極を形成する領域上の
開口部以外の開口部内に選択的に高濃度にｎ型不純物を
注入してｎ⁺ 型領域６を形成し、その後、上記第２のレ
ジスト１４を除去し、上記絶縁膜の開口部内のみにゲー
ト電極材料を堆積して、ゲート電極を形成する領域上の
開口部内にゲート電極３を形成するとともに、その他の
開口部内にゲート電極と同じ材料からなるダミー電極３
ａを選択的に形成し、上記絶縁膜５を選択的に除去した
後、上記ゲート電極３及びダミー電極３ａをマスクとし
て低濃度にｎ型不純物を注入してｎ’型領域７を形成
し、上記ゲート電極３を覆うように第３のレジスト２４
を形成し、該第３のレジスト２４をマスクとして上記ダ
ミー電極３ａのみを除去し、上記ｎ⁺ 型領域６上にそれ
ぞれソース電極８およびドレイン電極９を形成するよう
にしたから、転写マスクを用いてフォトリソラフィー技
術により位置精度よく形成可能な開口部を有する絶縁膜
５をマスクとして選択的にイオン注入を行ってｎ⁺ 型領
域６を形成することができるため、絶縁膜５に開口部を
形成する精度，すなわち、転写マスクの遮光帯形成精度
と同様の高い精度で、ｎ⁺ 型領域６の形成位置の制御を
行うことができ、ＬＤＤ構造を有する半導体装置の製造
方法において、高精度にｎ⁺ 型領域の位置の制御を行う
ことができる効果がある。

【００３８】実施の形態４．この発明の実施の形態４に
係る半導体装置の製造方法は、上記実施の形態１〜３に
係る半導体装置の製造方法において、上記ソース電極と
ドレイン電極との間の、上記ゲート電極に対して所定の
間隔を隔てて隣接した位置に、該ゲート電極と同一の工
程により第２のゲート電極を形成する工程を備える構成
としたものであり、これにより、デュアルゲート構造を
備えた半導体装置の製造方法において、高精度に高濃度
ｎ型領域の位置の制御を行うことができる作用効果が得
られるものである。

【００３９】以下、この実施の形態４の詳細について説
明する。図４はこの発明の実施の形態４の製造方法を示
す断面図であり、図において、図３と同一符号は同一ま
たは相当する部分を示しており、１３は第２のゲート電
極である。

【００４０】この実施の形態４は、上記実施の形態３に
係る半導体装置の製造方法を、利得制御が可能なデュア
ルゲート電極を有する電界効果トランジスタの製造方法
に適用するようにしたものである。

【００４１】次に製造方法について説明する。まず、上
記実施の形態３において説明したように、ＧａＡｓ基板
１上にイオン注入により、ｎ型動作層２を形成し、全面
に絶縁膜５を堆積させ、レジスト４を用いて、上記絶縁
膜５を選択的なエッチングにより除去して、ゲート電極
を形成する領域，及びソース，ドレイン領域となるｎ⁺
型領域を形成する領域上に開口部を形成し、その後、上
記レジスト４を除去して、図３(a) に示すように、ｎ型
動作層２上に、ゲート電極を形成する領域，及びソー
ス，ドレイン領域となるｎ⁺ 型領域を形成する領域上に
開口部を有する絶縁膜５を配置した構造を得るが、本実
施の形態４においては、この絶縁膜５のゲート電極を形
成する領域に開口部を形成する際に、この開口部を形成
する工程と同様の工程により、このゲート電極を形成す
る領域に対して所定の間隔を隔てた領域に第２のゲート
電極を形成するための開口部を形成するようにする（図
４(a))。

【００４２】次に、図４(b) に示すように、基板１の上
部全面に第２のレジストを形成した後、フォトリソグラ
フィー技術を用いてこれをパターニングして、絶縁膜５
のゲート電極及び第２のゲート電極が形成される領域上
の開口部のみを覆うように第２のレジスト１４を残し、
この第２のレジスト１４と絶縁膜５とをマスクとしてイ
オン注入を行い、ｎ⁺ 型領域６を形成する。

【００４３】さらに、図４(c) に示すように、第２のレ
ジスト１４を除去した後、メタルＣＶＤ法等により絶縁
膜５の開口部内のみを埋め込むように高融点金属を選択
的に堆積させてゲート電極３と第２のゲート電極１３と
ダミー電極３ａとを形成し、ＨＦ（フッ酸）処理等によ
り絶縁膜５を選択的に除去し、続いて、上記ゲート電極
３とダミー電極３ａとをマスクとしてイオン注入により
低濃度にｎ型不純物を注入してｎ’型領域７を形成す
る。

【００４４】次に、図３(d) に示すように、基板１の上
部全面にレジストを形成し、これをパターニングしてゲ
ート電極３および第２のゲート電極１３のみ覆うような
形状の第３のレジスト２４を形成し、この第３のレジス
ト２４をマスクとしてＲＩＥ法等を用いてダミー電極３
ａを選択的に除去する。

【００４５】その後、第２のレジスト２４を除去し、上
記実施の形態１において示した図１(e) 以降の工程と同
様の工程により、ソース電極８およびドレイン電極９を
形成して、図４(e) に示すようなデュアルゲート型の半
導体装置を得る。

【００４６】この実施の形態４に係る半導体装置の製造
方法においては、上記実施の形態３に係る半導体装置の
製造方法と同様に、転写マスクを用いてフォトリソグラ
フィー技術により位置精度よく形成可能な開口部を有す
る絶縁膜５をマスクとして選択的にイオン注入を行って
ｎ⁺ 型領域６を形成することができるため、絶縁膜５に
開口部を形成する精度，すなわち、転写マスクの遮光帯
形成精度と同様の高い精度で、ｎ⁺ 型領域６の形成位置
の制御を行うことができ、利得制御が可能なデュアルゲ
ート電極を備えたＬＤＤ構造を有する半導体装置の製造
方法において、高精度にｎ⁺ 型領域の位置の制御を行う
ことができる効果がある。

【００４７】なお、この実施の形態４においては、上記
実施の形態３に係る半導体装置の製造方法において、ゲ
ート電極に隣接した領域上に、該ゲート電極と同一工程
により、第２のゲート電極を形成して、デュアルゲート
型の半導体装置を得る場合について説明したが、本発明
は、上記実施の形態１および２に係る半導体装置の製造
方法において、ゲート電極に隣接した領域上に、該ゲー
ト電極と同一工程により、第２のゲート電極を形成する
場合においても適用できるものであり、このような場合
においても上記実施の形態４と同様の効果を奏する。

【００４８】また、上記実施の形態１〜４においては、
基板としてＧａＡｓ基板を用いた半導体装置に適用した
場合について説明したが、本発明は、その他のＳｉ等の
基板を用いた半導体装置においても適用できるものであ
り、このような場合においても上記実施の形態４と同様
の効果を奏する。

【００４９】

【発明の効果】以上のように、この発明によれば、ゲー
ト電極と、該ゲート電極の両側に，該ゲート電極に対し
て所定の間隔を隔てて配置されたダミー電極とを形成す
る工程と、上記ゲート電極及びダミー電極の両側に、該
ゲート電極及びダミー電極を埋め込むように絶縁膜を堆
積させる工程と、上記ダミー電極のみを上記絶縁膜に対
して選択的に除去した後、上記絶縁膜をマスクとして、
ダミー電極が形成されていた領域の下部領域のみに選択
的に高濃度に第１導電型不純物を注入して高濃度不純物
領域を形成する工程と、上記絶縁膜を除去した後、上記
ゲート電極をマスクとして該ゲート電極下部の領域を除
いた領域に低濃度に第１導電型不純物を注入して低濃度
不純物領域を形成する工程と、上記高濃度不純物領域上
にそれぞれソース電極及びドレイン電極を形成する工程
とを備えるようにしたから、ＬＤＤ構造の高濃度ｎ型領
域を制御性良く形成することができ、高品質な半導体装
置を歩留りよく提供できる効果がある。

【００５０】また、この発明によれば、半導体基板上
に、ゲート電極を形成する領域上と、該ゲート電極形成
領域の両側の，該ゲート電極形成領域に対して所定の間
隔を隔てて位置する領域上とに開口部を有する絶縁膜を
形成する工程と、上記絶縁膜の開口部内のみにゲート電
極材料を堆積して、ゲート電極を形成する領域上の開口
部内にゲート電極を形成するとともに、その他の開口部
内にゲート電極と同じ材料からなるダミー電極を選択的
に形成する工程と、上記ダミー電極のみを除去した後、
上記絶縁膜をマスクとして上記ダミー電極が形成されて
いた領域の下部領域のみに高濃度に第１導電型不純物を
注入して高濃度不純物領域を形成する工程と、上記絶縁
膜を選択的に除去した後、上記ゲート電極をマスクとし
て該ゲート電極下部の領域を除いた領域に低濃度に第１
導電型不純物を注入して低濃度不純物領域を形成する工
程と、上記高濃度不純物領域上にそれぞれソース電極及
びドレイン電極を形成する工程とを備えるようにしたか
ら、ＬＤＤ構造の高濃度ｎ型領域を制御性良く形成する
ことができ、高品質な半導体装置を歩留りよく提供でき
る効果がある。

【００５１】また、この発明によれば、半導体基板上
に、ゲート電極を形成する領域上と、該ゲート電極形成
領域の両側の，該ゲート電極形成領域に対して所定の間
隔を隔てて位置する領域上とに開口部を有する絶縁膜を
形成する工程と、上記絶縁膜をマスクとして、上記絶縁
膜のゲート電極を形成する領域上の開口部以外の開口部
内に選択的に高濃度に第１導電型不純物を注入して高濃
度不純物領域を形成する工程と、上記絶縁膜の開口部内
のみにゲート電極材料を堆積して、ゲート電極を形成す
る領域上の開口部内にゲート電極を形成するとともに、
その他の開口部内にゲート電極と同じ材料からなるダミ
ー電極を選択的に形成する工程と、上記絶縁膜を除去し
た後、上記ゲート電極及びダミー電極をマスクとして該
ゲート電極及びダミー電極の下部領域を除いた領域に低
濃度に第１導電型不純物を注入して低濃度不純物領域を
形成する工程と、上記ダミー電極のみを除去する工程
と、上記高濃度不純物領域上にそれぞれソース電極およ
びドレイン電極を形成する工程とを備えるようにしたか
ら、ＬＤＤ構造の高濃度ｎ型領域を制御性良く形成する
ことができ、高品質な半導体装置を歩留りよく提供でき
る効果がある。

【００５２】また、この発明によれば、上記半導体装置
の製造方法において、ソース電極とドレイン電極との間
の，上記ゲート電極に対して所定の間隔を隔てて隣接し
た位置に、該ゲート電極と同一の工程により第２のゲー
ト電極を形成する工程を備えるようにしたから、デュア
ルゲート電極を有する半導体装置において、ＬＤＤ構造
の高濃度ｎ型領域を制御性良く形成することができ、高
品質な半導体装置を歩留りよく提供できる効果がある。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に係る半導体装置の製
造方法を示す断面図である。

【図２】 本発明の実施の形態２に係る半導体装置の製
造方法を示す断面図である。

【図３】 本発明の実施の形態３に係る半導体装置の製
造方法を示す断面図である。

【図４】 本発明の実施の形態４に係る半導体装置の製
造方法を示す断面図である。

【図５】 従来の半導体装置の製造方法を示す断面図で
ある。

【符号の説明】

１ ＧａＡｓ基板、２ ｎ型動作層、３ ゲート電極、
３ａ ダミー電極、４レジスト、５ 絶縁膜、６ 高濃
度ｎ型領域（ｎ⁺ 型領域）、７ 低濃度ｎ型領域（ｎ′
型領域）、８ ソース電極、９ ドレイン電極、１３
第２のゲート電極、１４ 第２のレジスト、２４ 第３
のレジスト。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板上に、ゲート電極と、該ゲー
   ト電極の両側に，該ゲート電極に対して所定の間隔を隔
   てて配置されたダミー電極とを形成する工程と、 上記ゲート電極及びダミー電極の両側に、該ゲート電極
   及びダミー電極を埋め込むように絶縁膜を堆積させる工
   程と、 上記ダミー電極のみを上記絶縁膜に対して選択的に除去
   した後、上記絶縁膜をマスクとして、ダミー電極が形成
   されていた領域の下部領域のみに選択的に高濃度に第１
   導電型不純物を注入して高濃度不純物領域を形成する工
   程と、 上記絶縁膜を除去した後、上記ゲート電極をマスクとし
   て該ゲート電極下部の領域を除いた領域に低濃度に第１
   導電型不純物を注入して低濃度不純物領域を形成する工
   程と、 上記高濃度不純物領域上にそれぞれソース電極及びドレ
   イン電極を形成する工程とを備えたことを特徴とする半
   導体装置の製造方法。
2. 【請求項２】 半導体基板上に、ゲート電極を形成する
   領域上と、該ゲート電極形成領域の両側の，該ゲート電
   極形成領域に対して所定の間隔を隔てて位置する領域上
   とに開口部を有する絶縁膜を形成する工程と、 上記絶縁膜の開口部内のみにゲート電極材料を堆積し
   て、ゲート電極を形成する領域上の開口部内にゲート電
   極を形成するとともに、その他の開口部内にゲート電極
   と同じ材料からなるダミー電極を選択的に形成する工程
   と、 上記ダミー電極のみを除去した後、上記絶縁膜をマスク
   として上記ダミー電極が形成されていた領域の下部領域
   のみに高濃度に第１導電型不純物を注入して高濃度不純
   物領域を形成する工程と、 上記絶縁膜を選択的に除去した後、上記ゲート電極をマ
   スクとして該ゲート電極下部の領域を除いた領域に低濃
   度に第１導電型不純物を注入して低濃度不純物領域を形
   成する工程と、 上記高濃度不純物領域上にそれぞれソース電極及びドレ
   イン電極を形成する工程とを備えたことを特徴とする半
   導体装置の製造方法。
3. 【請求項３】 半導体基板上に、ゲート電極を形成する
   領域上と、該ゲート電極形成領域の両側の，該ゲート電
   極形成領域に対して所定の間隔を隔てて位置する領域上
   とに開口部を有する絶縁膜を形成する工程と、 上記絶縁膜をマスクとして、上記絶縁膜のゲート電極を
   形成する領域上の開口部以外の開口部内に選択的に高濃
   度に第１導電型不純物を注入して高濃度不純物領域を形
   成する工程と、 上記絶縁膜の開口部内のみにゲート電極材料を堆積し
   て、ゲート電極を形成する領域上の開口部内にゲート電
   極を形成するとともに、その他の開口部内にゲート電極
   と同じ材料からなるダミー電極を選択的に形成する工程
   と、 上記絶縁膜を除去した後、上記ゲート電極及びダミー電
   極をマスクとして該ゲート電極及びダミー電極の下部領
   域を除いた領域に低濃度に第１導電型不純物を注入して
   低濃度不純物領域を形成する工程と、 上記ダミー電極のみを除去する工程と、 上記高濃度不純物領域上にそれぞれソース電極およびド
   レイン電極を形成する工程とを備えたことを特徴とする
   半導体装置の製造方法。
4. 【請求項４】 請求項１ないし３のいずれかに記載の半
   導体装置の製造方法において、 上記ソース電極とドレイン電極との間の，上記ゲート電
   極に対して所定の間隔を隔てて隣接した位置に、該ゲー
   ト電極と同一の工程により第２のゲート電極を形成する
   工程を備えたことを特徴とする半導体装置の製造方法。