JP2000091350A - 半導体電界効果トランジスタの製造方法 - Google Patents

半導体電界効果トランジスタの製造方法

Info

Publication number
JP2000091350A
JP2000091350A JP10258644A JP25864498A JP2000091350A JP 2000091350 A JP2000091350 A JP 2000091350A JP 10258644 A JP10258644 A JP 10258644A JP 25864498 A JP25864498 A JP 25864498A JP 2000091350 A JP2000091350 A JP 2000091350A
Authority
JP
Japan
Prior art keywords
region
ion implantation
ions
impurity
dummy gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10258644A
Other languages
English (en)
Inventor
Hidekazu Suzuki
秀和 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP10258644A priority Critical patent/JP2000091350A/ja
Publication of JP2000091350A publication Critical patent/JP2000091350A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 LDD構造を有する電界効果トランジスタを
製造するとき、ドレイン領域内に数段階の濃度の不純物
領域を形成する場合、工程数が増加するという問題があ
った。 【解決手段】 半導体基板1上にT字型ダミーゲート2
4を形成し、基板表面に対して斜め上方から複数回異な
った角度でイオン注入を行う。T字型ダミーゲート24
の絶縁膜21はイオン注入時のイオンを透過させない程
度の厚さを有していればよく、不純物濃度や不純物の注
入深さはイオン注入時の角度等で決まる。そのため、イ
オン注入時の条件を変えるだけで、ドレイン内に数段階
の濃度の不純物領域を形成することが可能であり、工程
数の増加を最小限に抑えることが可能である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体電界効果ト
ランジスタの製造方法に関する。
【0002】
【従来の技術】半導体を材料に用いた電界効果トランジ
スタ(以下FETと云う)、例えばGaAs等の化合物
半導体を材料に用いたFETは、超高速、高周波素子と
して用いられている。このようなFETにおいては、出
力特性を向上させるため、ドレイン電圧を高くするなど
の方法で、電流を多く流せるようにすることが必要であ
る。
【0003】通常、ドレイン領域内には不純物濃度が高
濃度の領域のみしか形成されておらず、チャネル領域か
らドレイン領域端部にかけて、不純物濃度が急峻に変化
する。そのため、ドレイン電圧を高くすると、チャネル
領域とドレイン領域端部の間の領域に電界が集中し、衝
突イオン化過程により余剰な電流が流れ、トランジスタ
素子の直流特性が悪化する場合がある。そこで、ドレイ
ン領域端部の電界の集中を緩和するために、ドレイン領
域内に不純物濃度が高濃度の領域と低濃度の領域とを形
成したLDD(Lightly Doped Drai
n)構造が、一般的に使用されている。
【0004】ドレイン領域内に不純物濃度が高濃度の領
域と低濃度の領域とを形成する方法として、例えば、図
1に示すように、T字型のダミーゲートをマスクにし、
イオン注入を行う方法がある。半導体基板1内にn型チ
ャネル領域5を形成した後、絶縁膜2及び4からなるT
字型ダミーゲート24を形成する。なお、T字型ダミー
ゲート24は絶縁膜4のエッチングレートが絶縁膜2よ
り高いことを利用して形成される。次に、T字型ダミー
ゲート24をマスクとして、n型不純物領域を生成する
イオン、例えば、Siイオンを注入し、高濃度不純物領
域9と低濃度不純物領域26とを、同時に、且つ、自己
整合的に形成する。この方法では、高濃度不純物領域9
と低濃度不純物領域26の不純物濃度及び深さはイオン
注入時の設定条件とT字型ダミーゲート24の絶縁膜2
の有する厚みで調整される。
【0005】また、図2に示すように、ダミーゲートを
細くしながらイオン注入を行うことで、ドレイン領域内
に不純物濃度が高濃度の領域と低濃度の領域とを形成す
る方法がある。半導体基板1内にn型チャネル領域5を
形成した後、アニール保護膜6を形成する。その後、レ
ジストを塗布し、リソグラフィ技術を利用してダミーゲ
ート7を形成する。次に、このダミーゲート7をマスク
として、n型不純物領域を生成するイオン、例えば、S
iイオンを注入し、高濃度不純物領域9を形成する(図
2(a))。次に、ダミーゲート7を等方的エッチング
により細くし、再度イオン注入を行う(図2(b))。
高濃度不純物領域9は、最初のイオン注入時と二度目の
イオン注入時にイオンが注入されるので高濃度領域とな
る。一方、不純物領域26は二度目のイオン注入時のみ
イオンが注入されるので、低濃度領域となる。その結
果、ドレイン領域内に高濃度不純物領域9と低濃度不純
物領域26が形成される。
【0006】
【発明が解決しようとする課題】一般的なLDD構造で
は、ドレイン領域内に不純物濃度の高濃度領域と低濃度
領域とが形成される。しかしながら、ドレイン領域内の
不純物濃度の変化を更に緩和するために、不純物濃度が
高濃度の領域と低濃度の領域との間の領域に、中濃度の
領域を形成する必要が生じる場合がある。また、更にド
レイン領域内の不純物濃度の変化を緩和したい場合は、
ドレイン領域内に更に数段階の濃度の領域を形成する必
要が生じる場合がある。
【0007】しかしながら、図1に示された方法では、
不純物濃度及び深さは注入時の設定条件とT字型ダミー
ゲート24の絶縁膜2の有する厚みで調整されるため、
ドレイン領域内に高濃度の領域と低濃度の領域以外の濃
度の領域を形成することができない。
【0008】また、図2に示された方法では、ドレイン
領域内に数段階の不純物領域を形成するためには、ダミ
ーゲート7をエッチングする工程とイオン注入を行う工
程を繰り返す必要があり、工程数が増えるという問題が
あった。
【0009】
【課題を解決するための手段】本発明は、半導体電界効
果トランジスタの製造方法であって、半導体基板上にT
字型のダミーゲートを形成する工程と、前記T字型のダ
ミーゲートをマスクとして、前記半導体基板面に対して
斜め上方より複数回異なった角度で、前記半導体基板に
不純物イオンを注入するイオン注入工程と、を含み、前
記ダミーゲートを形成した領域下のチャネル領域を挟ん
で対向するソース領域内およびドレイン領域内に、少な
くとも二段階の不純物濃度を有する不純物領域を形成す
ることを特徴とする。
【0010】また、本発明は、半導体電界効果トランジ
スタの製造方法であって、半導体基板上にマスクを形成
して、前記半導体基板に不純物イオンを注入する第一イ
オン注入工程と、前記半導体基板上に、T字型のダミー
ゲートを形成する工程と、前記T字型のダミーゲートを
マスクとして、前記半導体基板面に対して斜め上方より
複数回異なった角度で、前記半導体基板に不純物イオン
を注入する第二イオン注入工程と、を含み、前記ダミー
ゲートを形成した領域下のチャネル領域を挟んで対向す
るソース領域内およびドレイン領域内に、少なくとも三
段階の不純物濃度を有する不純物領域を形成することを
特徴とする。
【0011】
【発明の実施の形態】以下、本発明の実施の形態(以下
実施形態という)を、図面に従って説明する。
【0012】図3には、第一の実施形態の半導体電界効
果トランジスタの製造方法の工程別断面図が示されてい
る。
【0013】まず、半導体基板1にp型不純物領域を生
成するイオン、例えばBeイオンを注入エネルギー50
〜100keV、ドーズ量1×1012cm-2程度で注入
し、p型埋め込み領域3を形成する。その後、n型不純
物領域を生成するイオン、例えばSiイオンを注入エネ
ルギー10〜70keV、ドーズ量1×1013cm-2
度で注入し、n型チャネル領域5を形成する。次に、ア
ニール保護膜6を半導体基板上に堆積し、下層レジスト
20、絶縁膜21、上層レジスト22を順に堆積する
(図3(a))。次に、上層レジスト22にリソグラフ
ィ技術を適用し、所望のパターンを形成し、これをマス
クとして絶縁膜21をエッチングする。その後、下層レ
ジスト20を選択的にサイドエッチングし、T字型ダミ
ーゲート24を形成する(図3(b))。このとき、絶
縁膜21は次の工程で注入されるイオンを止めるのに十
分な厚さを有していればよい。また、第一の実施形態で
は、T字型ダミーゲート24は下層レジスト20と絶縁
膜21により構成される。しかし、絶縁膜21下の膜
は、絶縁膜21よりエッチングレートが高い材料の膜で
あればよく、例えば、レジストの代わりに絶縁膜21よ
りエッチングレートが高い絶縁膜を使用してもよい。
【0014】次に、T字型ダミーゲート24をマスクに
して、第一回目の斜めイオン注入を行い、n型不純物領
域30及び31を形成する(図3(c))。第一回目の
斜めイオン注入は、n型不純物領域を生成するイオン、
例えばSiイオンを、注入エネルギー180〜200k
eV、ドーズ量1.5×1013cm-2程度で、基板表面
に対して斜めの角度で注入する。このとき、絶縁膜21
は加速されたイオンを全く透過させないのに十分な程度
厚い。また、基板表面に対して斜めの角度でイオンが注
入される。よって、図3(c)に示すように、n型不純
物領域30は、注入イオンが絶縁膜21で遮断されない
領域である絶縁膜21の直下より内側の領域にも形成さ
れる。また、n型不純物領域31は、絶縁膜21直下よ
り外側の領域のみに形成される。
【0015】次に、再びT字型ダミーゲート24をマス
クにして、第二回目の斜めイオン注入を行う(図3
(d))。第二回目の斜めイオン注入は、n型不純物領
域を生成するイオン、例えばSiイオンを注入エネルギ
ー180〜200keV、ドーズ量1.5×1013cm
-2程度で、第一回目の斜めイオン注入とは異なった角度
で行われる。通常、第二回目の注入は第一回目の注入と
基板表面に対して逆の傾きで行われ、例えば第一回目の
斜めイオン注入の角度が基板表面に対して60度で行わ
れた場合、第二回目の斜めイオン注入の角度は第一回目
の斜めイオン注入と基板表面に逆向きの傾きを持つよう
な角度、すなわち120度で行われる。なお、第一回目
及び第二回目の斜めイオン注入時の注入角度は、60度
および120度であると限定したものではなく、所望の
不純物濃度や注入深さ等が得られる角度として適宜選択
される。
【0016】第二回目の斜めイオン注入では、第一回目
の斜めイオン注入同様に、絶縁膜21は加速されたイオ
ンを全く透過させないのに十分な程度厚い。また、基板
表面に対して斜めの角度でイオンが注入されるので、図
3(d)に示すように、図3(c)のn型不純物領域3
0側では、第二回目の斜めイオン注入では、絶縁膜21
の直下より外側の領域のみに不純物が注入される。ま
た、n型不純物領域31側では、注入イオンが絶縁膜2
1により遮断されない領域である絶縁膜21の直下より
内側の領域にも不純物が注入される。
【0017】その結果、図3(c)のn型不純物領域3
0側では、第一回目の斜めイオン注入時に不純物が注入
され、且つ、第二回目の斜めイオン注入時に絶縁膜21
に遮断されず不純物が注入された領域が高濃度不純物領
域32となる。また、第一回目の斜めイオン注入時に不
純物が注入され、且つ、第二回目の斜めイオン注入時に
絶縁膜21に遮断され不純物が注入されない領域が低濃
度不純物領域33となる。一方、図3(c)のn型不純
物領域31側では、第一回目の斜めイオン注入時に絶縁
膜21に遮断されず不純物が注入され、且つ、第二回目
の斜めイオン注入時に不純物が注入された領域が高濃度
不純物領域34となる。また、第一回目の斜めイオン注
入時に絶縁膜21に遮断され不純物が注入されず、且
つ、第二回目の斜めイオン注入時に不純物が注入される
領域が低濃度不純物領域35となる。
【0018】その後、選択的エッチングで絶縁膜21を
除去するか幅を細めて、ゲート金属薄膜を形成するため
のマスクとなる絶縁膜14を堆積した後、下層レジスト
20を除去し、アニールを行い、注入イオンを活性化さ
せる。そして、絶縁膜14をマスクとしてT字型ダミー
ゲート24下にあったアニール保護膜6をエッチング
し、半導体基板表面を露出させる。そして、レジストを
塗布しリソグラフィ技術を適用してゲート電極を形成し
ない領域のみレジストが残るようにパターンを形成し、
金属薄膜を堆積した後、リフトオフ法でレジストと共に
レジスト上の金属薄膜を除去し、ゲート電極16を形成
する(図3(e))。その後、ソース電極17及びドレ
イン電極18は別のマスクを用いて形成される(図3
(f))。
【0019】このように、第一の実施形態においては、
異なった角度でイオン注入を複数回行うことによって、
ドレイン領域内及びソース領域内に高濃度領域と低濃度
領域を有する、即ちLDD構造を有する電界効果トラン
ジスタを作ることができる。そして、本実施形態におい
ては、斜めイオン注入時の条件を変えるだけで、例え
ば、注入角度を変えるだけで、ドレイン領域内及びソー
ス領域内にさらに数段階の不純物濃度を持つ領域を形成
したり、不純物領域の基板内部への深さを制御すること
が可能であり、工程数の増加を最小限にすることができ
る。
【0020】また、図4には、第二の実施形態の半導体
電界効果トランジスタの製造方法の工程別断面図が示さ
れている。
【0021】まず、半導体基板1にp型不純物領域を生
成するイオン、例えばBeイオンを注入エネルギー50
〜100keV、ドーズ量1×1012cm-2程度で注入
し、p型埋め込み領域3を形成する。その後、n型不純
物領域を生成するイオン、例えばSiイオンを注入エネ
ルギー10〜70keV、ドーズ量1×1013cm-2
度で注入し、n型チャネル領域5を形成する。次に、ア
ニール保護膜6を半導体基板上に堆積し、レジスト40
を堆積する(図4(a))。レジスト40にリソグラフ
ィ技術を適用して所望のパターンを形成し、レジスト4
0をマスクにして、n型不純物領域を生成するイオン、
例えばSiイオンを注入エネルギー200keV、ドー
ズ量3×1013cm-2程度で注入し、n型不純物領域4
1を形成する(図4(b))。
【0022】次に、レジスト40を除去し、下層レジス
ト20、絶縁膜21、上層レジスト22を順に堆積する
(図4(c))。そして、上層レジスト22にリソグラ
フィ技術を適用し、所望のパターンを形成し、これをマ
スクとして絶縁膜21をエッチングする。その後、下層
レジスト20を選択的にサイドエッチングし、T字型ダ
ミーゲート24を形成する(図4(d))。このとき、
絶縁膜21は第一の実施形態同様に、次の工程で注入さ
れるイオンを止めるのに十分な厚さを有していればよ
い。また、第一の実施形態と同様に、T字型ゲートに
は、例えば、レジストの代わりに絶縁膜21よりエッチ
ングレートが高い絶縁膜を使用してもよい。
【0023】次に、T字型ダミーゲート24をマスクに
して、第一回目の斜めイオン注入を行い、n型不純物領
域42及び43を形成する(図4(e))。第一回目の
斜めイオン注入は、n型不純物領域を生成するイオン、
例えばSiイオンを、注入エネルギー180〜200k
eV、ドーズ量1.5×1013cm-2程度で、基板表面
に対して斜めの角度で行われる。このとき、絶縁膜21
は加速されたイオンを全く透過させないのに十分な程度
厚い。また、基板表面に対して斜めの角度でイオンが注
入されるので、図4(e)に示すように、n型不純物領
域42は、注入イオンが絶縁膜21で遮断されない領域
である絶縁膜21の直下より内側の領域にも形成され
る。また、n型不純物領域43は、絶縁膜21直下より
外側の領域のみに形成される。
【0024】次に、再びT字型ダミーゲート24をマス
クにして、第二回目の斜めイオン注入を行う(図4
(f))。第二回目の斜めイオン注入は、n型不純物領
域を生成するイオン、例えばSiイオンを注入エネルギ
ー180〜200keV、ドーズ量1.5×1013cm
-2程度で、第一回目の斜めイオン注入とは異なった角度
で行われる。通常、第二回目の注入は第一回目の注入と
基板表面に対して逆の傾きで行われ、例えば第一回目の
斜めイオン注入の角度が基板表面に対して60度で行わ
れた場合、第二回目の斜めイオン注入の角度は第一回目
の斜めイオン注入と基板表面に逆向きの傾きを持つよう
な角度、すなわち120度で行われる。なお、第一回目
及び第二回目の斜めイオン注入時の注入角度は、60度
および120度であると限定したものではなく、所望の
不純物濃度や注入深さ等が得られる角度として適宜選択
される。
【0025】第二回目の斜めイオン注入では、第一回目
の斜めイオン注入同様に、絶縁膜21は加速されたイオ
ンを全く透過させないのに十分な程度厚い。また、基板
表面に対して斜めの角度でイオンが注入されるので、図
4(f)に示すように、図4(e)のn型不純物領域4
2側では、第二回目の斜めイオン注入では、絶縁膜21
の直下より外側の領域のみに不純物が注入される。ま
た、n型不純物領域43側では、注入イオンが絶縁膜2
1により遮断されない領域である絶縁膜21の直下より
内側の領域にも不純物が注入される。
【0026】その結果、n型不純物領域41は、図4
(b)のイオン注入時と第一回目の斜めイオン注入時と
第二回目の斜めイオン注入時で不純物が注入されるの
で、最も高濃度な不純物領域となる。また、図4(e)
のn型不純物領域42側では、第一回目の斜めイオン注
入時に不純物が注入され、且つ、第二回目の斜めイオン
注入時に絶縁膜21に遮断されず不純物が注入された領
域が、n型不純物領域41の次に不純物濃度が高い中濃
度不純物領域44となる。また、第一回目の斜めイオン
注入時に不純物が注入され、且つ、第二回目の斜めイオ
ン注入時に絶縁膜21に遮断され不純物が注入されない
領域が、最も不純物濃度の低い低濃度不純物領域45と
なる。一方、図4(e)のn型不純物領域43側では、
第一回目の斜めイオン注入時に絶縁膜21に遮断されず
不純物が注入され、且つ、第二回目の斜めイオン注入時
に不純物が注入された領域が、n型不純物領域41の次
に不純物濃度が高い中濃度不純物領域47となる。ま
た、第一回目の斜めイオン注入時に絶縁膜21に遮断さ
れ不純物が注入されず、且つ、第二回目の斜めイオン注
入時に不純物が注入された領域が、最も不純物濃度の低
い低濃度不純物領域46となる。以上のように、第二の
実施形態では、中濃度不純物領域44,47と低濃度不
純物領域45,46とは、二回の斜めイオン注入により
自己整合的に形成されるが、最も高い不純物濃度を持つ
n型不純物領域41は図4(b)に示したように、リソ
グラフィ技術により形成される。
【0027】その後、選択的エッチングで絶縁膜21を
除去するか幅を細めて、ゲート金属薄膜を形成するため
のマスクとなる絶縁膜14を堆積した後、下層レジスト
20を除去し、アニールを行い、注入イオンを活性化さ
せる。そして、絶縁膜14をマスクとしてT字型ダミー
ゲート24下にあったアニール保護膜6をエッチング
し、半導体基板表面を露出させる。そして、レジストを
塗布しリソグラフィ技術を適用してゲート電極を形成し
ない領域のみレジストが残るようにパターンを形成し、
金属薄膜を堆積した後、リフトオフ法でレジストと共に
レジスト上の金属薄膜を除去し、ゲート電極16を形成
する(図4(g))。その後、ソース電極17及びドレ
イン電極18は別のマスクを用いて形成される(図4
(h))。
【0028】このように、第二の実施形態においては、
異なった角度でイオン注入を複数回行うことによって、
ドレイン領域内及びソース領域内に高濃度不純物領域と
中濃度不純物領域と低濃度不純物領域を有する、即ち三
段階の不純物濃度を有するLDD構造を持つ電界効果ト
ランジスタを作ることができる。また、第二の実施形態
においては、中濃度不純物領域44,47と低濃度不純
物領域45,46は図4(e)と図4(f)に示したよ
うに、斜めイオン注入で自己整合的に形成されるが、高
濃度領域であるn型不純物領域41は図4(b)で示し
たようにリソグラフィ技術を使用して形成されるため、
n型不純物領域41の位置は比較的に自由に決めること
ができる。このことを利用して、ドレイン領域とソース
領域の不純物濃度の分布が左右で非対称な電界効果トラ
ンジスタを作ることが可能である。また、本実施形態に
おいては、斜めイオン注入時の条件を変えるだけで、例
えば、注入角度を変えるだけで、ドレイン領域内及びソ
ース領域内にさらに数段階の不純物濃度を持つ領域を形
成したり、不純物領域の基板内部への深さを制御するこ
とが可能であり、工程数の増加を最小限にすることがで
きる。
【0029】
【発明の効果】以上のように、本発明では、斜めイオン
注入時のイオン注入の角度等を変えるだけで、ドレイン
領域内とソース領域内に複数の不純物濃度領域を形成す
ることが可能であり、工程数の増加を最小限にすること
ができる。
【図面の簡単な説明】
【図1】 従来のT字型ダミーゲートを用いたLDD構
造の形成方法の断面図である。
【図2】 従来のダミーゲートを用いたLDD構造の形
成方法の断面図である。
【図3】 本発明の第一の実施形態のT字型ダミーゲー
トを用いた電界効果トランジスタの製造方法の工程別断
面図である。
【図4】 本発明の第二の実施形態のT字型ダミーゲー
トを用いた電界効果トランジスタの製造方法の工程別断
面図である。
【符号の説明】
1 半導体基板、2,4,14,21 絶縁膜、3 p
型埋め込み領域、5n型チャネル領域、6 アニール保
護膜、7 ダミーゲート、9,32,34高濃度不純物
領域、16 ゲート電極、17 ソース電極、18 ド
レイン電極、20 下層レジスト、22 上層レジス
ト、24 T字型ダミーゲート、26,33,35,4
5,46 低濃度不純物領域、30,31,41,4
2,43n型不純物領域、40 レジスト、44,47
中濃度不純物領域。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上にT字型のダミーゲートを
    形成する工程と、 前記T字型のダミーゲートをマスクとして、前記半導体
    基板面に対して斜め上方より複数回異なった角度で、前
    記半導体基板に不純物イオンを注入するイオン注入工程
    と、を含み、 前記ダミーゲートを形成した領域下のチャネル領域を挟
    んで対向するソース領域内およびドレイン領域内に、少
    なくとも二段階の不純物濃度を有する不純物領域を形成
    することを特徴とする半導体電界効果トランジスタの製
    造方法。
  2. 【請求項2】 半導体基板上にマスクを形成して、前記
    半導体基板に不純物イオンを注入する第一イオン注入工
    程と、 前記半導体基板上に、T字型のダミーゲートを形成する
    工程と、 前記T字型のダミーゲートをマスクとして、前記半導体
    基板面に対して斜め上方より複数回異なった角度で、前
    記半導体基板に不純物イオンを注入する第二イオン注入
    工程と、を含み、 前記ダミーゲートを形成した領域下のチャネル領域を挟
    んで対向するソース領域内およびドレイン領域内に、少
    なくとも三段階の不純物濃度を有する不純物領域を形成
    することを特徴とする半導体電界効果トランジスタの製
    造方法。
JP10258644A 1998-09-11 1998-09-11 半導体電界効果トランジスタの製造方法 Pending JP2000091350A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10258644A JP2000091350A (ja) 1998-09-11 1998-09-11 半導体電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10258644A JP2000091350A (ja) 1998-09-11 1998-09-11 半導体電界効果トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2000091350A true JP2000091350A (ja) 2000-03-31

Family

ID=17323141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10258644A Pending JP2000091350A (ja) 1998-09-11 1998-09-11 半導体電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2000091350A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632731B2 (en) * 1998-01-09 2003-10-14 Sharp Laboratories Of America, Inc. Structure and method of making a sub-micron MOS transistor
CN103151267A (zh) * 2013-03-01 2013-06-12 溧阳市虹翔机械制造有限公司 一种nmos管的掺杂方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6632731B2 (en) * 1998-01-09 2003-10-14 Sharp Laboratories Of America, Inc. Structure and method of making a sub-micron MOS transistor
CN103151267A (zh) * 2013-03-01 2013-06-12 溧阳市虹翔机械制造有限公司 一种nmos管的掺杂方法

Similar Documents

Publication Publication Date Title
US5374575A (en) Method for fabricating MOS transistor
JP2905808B2 (ja) 半導体デバイスとその製造方法
US7348243B2 (en) Semiconductor device and method for fabricating the same
EP0127725A1 (en) Method of manufacturing a semiconductor device having lightly doped regions
US6429055B2 (en) Method for making SOI MOSFETS
JPH08250715A (ja) 半導体デバイスの製造方法
US6008100A (en) Metal-oxide semiconductor field effect transistor device fabrication process
JPS6318346B2 (ja)
JPH0346275A (ja) 半導体装置の製造方法
JP3049496B2 (ja) Mosfetの製造方法
JP2002518827A (ja) Mosトランジスタを含む半導体デバイスの製造方法
JP2000091350A (ja) 半導体電界効果トランジスタの製造方法
JPH0147016B2 (ja)
JPH0298143A (ja) Ldd構造ポリシリコン薄膜トランジスタの製造方法
JP2852901B2 (ja) Mosfetの製造方法
KR0179823B1 (ko) 반도체장치의 제조방법
JPH09191106A (ja) 半導体装置およびその製造方法
JPH0298142A (ja) 絶縁ゲート型電界効果トランジスタの製造方法
JPS59161870A (ja) 半導体装置の製造方法
JPS63131576A (ja) 半導体装置の製造方法
JPS6384162A (ja) 半導体装置の製造方法
KR100587379B1 (ko) 반도체 소자의 제조방법
JPH04346476A (ja) Mos型fetの製造方法
KR100206920B1 (ko) 반도체소자 제조방법
KR0147255B1 (ko) Mosfet의 제조방법